低相噪全pmos考比茲晶體振蕩器放大器電路的製作方法

2023-06-04 04:57:56

專利名稱：低相噪全pmos考比茲晶體振蕩器放大器電路的製作方法
技術領域：
本發明涉及一種低相噪全PMOS考比茲晶體振蕩器放大器電路，屬於考比茲晶體 振蕩器放大器電路的技術領域。
背景技術：
通信，計算機，導航系統，家電，電子鐘錶，都離不開時鐘電路。不同應用對於時鐘
電路的精度要求不同，價格成本要求不同，因此要求電路的形式也不同。時鐘生成電路有RC
遲豫振蕩器，環形振蕩器，電感電容串並聯諧振振蕩器。特殊材料例如石英晶體，可以等效
高品質電感電容串並聯諧振腔。石英晶體配合放大器電路可以構成穩定度很高的時鐘生成
電路，一般叫晶體振蕩器，簡稱晶振。放大器電路含有噪聲，會對晶振生成的時鐘穩定度造
成影響，或者說會使產生的時鐘周期造成抖動，表現在頻率上，就是所謂的相位噪聲。相位
噪聲作用很重要，例如，在無線通信接收機中，射頻信號被鎖相環生成的本振混頻到中頻乃
至基帶，本振所含的相位噪聲就會降低接收到的中頻或基帶信號信噪比。 晶振應用廣泛，通常鎖相環的參考時鐘就來自晶振，晶振放大器引入的相位噪聲
是鎖相環生成的時鐘信號中相位噪聲的重要組成部分。降低晶振放大器的噪聲，就能有利
於提高時鐘的穩定度。 石英晶體本身不會振動，必須依靠放大器電路來驅動。放大器電路與晶體連接前， 時鐘振幅為0。電路與晶體連接後，由於正反饋的作用和晶體高品質的選頻特性，電路中開 始出現振蕩。放大器設計合理的正常情況下，振幅會逐步增加直至穩定。振幅從0到90% 穩定振幅的過程一般稱為起振。如果放大器設計不合理，驅動能力太小，就會出現以下情況 中的一種情況l)晶體振蕩器不起振；2)晶體振蕩器起振，但是幅度較小，放大器貢獻的相 位噪聲過大；3)晶體振蕩器起振，但是幅度很小，以至於後面的電路無法形成可利用的時 鍾信號。 因此，設計晶體振蕩器放大器電路，首先要保證起振，然後要保證穩定振幅達到設 計要求，放大器電路噪聲導致的相位噪聲要滿足設計要求。 綜上所述，晶體振蕩器放大器電路需要1)核心放大器，其初始驅動能力要達到起 振條件；2)振幅檢測電路；3)振幅控制電路。這些電路連在一起，構成一個負反饋系統。好 的設計，該反饋系統不會振動，穩定振幅達到設計要求，放大器電路噪聲導致的相位噪聲要 滿足設計要求。 現有放大器電路有的功耗大，有的電路特別複雜，有的相位噪聲大，有的成本高。

發明內容
技術問題本發明目的是針對背景技術中所述的現有技術中存在的缺陷提供一種 低相噪全PM0S考比茲晶體振蕩器放大器電路。
技術方案本發明為實現上述目的，採用如下技術方案 本發明低相噪全PM0S考比茲晶體振蕩器放大器電路，包括振蕩器放大電路，其特徵在於還包括起振偏置電路、振幅與峰值檢測電路、振幅比較電路和振幅控制電路，其中振 幅控制電路串接振幅比較電路後接振蕩器放大電路的輸入端，振蕩器放大電路的輸出端串 接振幅與峰值檢測電路後接振幅比較電路的輸入端，起振偏置電路的輸出端接振蕩器放大 電路的輸入端，晶體分別接振蕩器放大電路、振幅控制電路與振幅與峰值檢測電路的輸入
丄山順。 有益效果 本發明1)功耗小，振幅控制電路不需直流偏置，2)起振偏置電路簡單，且保證晶 振起振，3)相位噪聲小，4)振幅可通過改變電流或電阻來調整，5)負反饋系統簡單且穩定 有效。


圖l:本發明原理框圖。
圖2 :本發明電路原理圖。
具體實施例方式
下面結合附圖對發明的技術方案進行詳細說明 如圖1所示，本發明低相噪全PM0S考比茲晶體振蕩器放大器電路，由保證起振的 優化起振偏置電路和無功耗的穩定有效的振幅控制電路以及振蕩器放大電路、振幅與峰值 檢測電路和振幅比較電路構成，其中振幅控制電路串接振幅比較電路後接振蕩器放大電路 的輸入端，振蕩器放大電路的輸出端串接振幅與峰值檢測電路後接振幅比較電路的輸入 端，起振偏置電路的輸出端接振蕩器放大電路的輸入端，晶體分別接振蕩器放大電路、振幅 控制電路與振幅與峰值檢測電路的輸入端。 如圖2所示，所述振蕩器放大電路由第三、第四電容C3、 C4以及第一、第二 M0S管 M1、M2構成，其中第三電容C3的一端分別接晶體的一端、第一M0S管M1的柵極和振幅與峰 值檢測電路的輸入端，第三電容C3的另一端分別接第四電容C4的一端、第一 MOS管Ml的 漏極和第二 MOS管M2的源極，第四電容C4的另一端分別與晶體的另一端、第一 M0S管Ml 的源極連接接地，第二M0S管M2的漏極接直流電源vdd，第二M0S管M2的柵極分別與起振 偏置電路和振幅比較電路的輸出端連接。 所述振幅與峰值檢測電路由第五M0S管M5、第九電阻R9以及第九、第十電容C9、 C10構成，其中第五M0S管M5的源極接直流電源vdd，第五M0S管M5的柵極分別接接振蕩 器放大電路和晶體，第五M0S管M5的漏極分別接第九電阻R9的一端和第十電容C10的一 端，第九電阻R9的另一端分別接振幅比較電路的輸入端和第九電容C9的一端，第九電容C9 的另一端與第十電容C10的另一端連接接地。 所述起振偏置電路包括第九M0S管M9和第二電流源12，其中第九M0S管M9的漏 極接直流電源vdd，第九M0S管M9的柵極分別接第九M0S管M9的源極和第二電流源12的 輸入端，第二電流源12的輸出端接地。 所述振幅控制電路包括第四M0S管M4、第一電阻Rl和第一電流源11 ，其中第一電 阻R1的一端接晶體，第一電阻(Rl)的另一端分別接第四M0S管M4的柵極和源極以及第一 電流源Il的輸入端，第一電流源Il的輸出端接地，第四M0S管M4的漏極接振幅比較電路
4的輸入端。
圖2中C2是晶體的電路模型，其他部分是放大器電路。
a)晶體振蕩器放大器核心電路由Ml和M2兩個PM0S構成
b)M9， 12和Rll用於設定起振時放大器用電；
c) II， M4， RIO用於設定放大器主管子Ml的偏置電壓； d)NMOS管M5和電容CIO用於檢測振蕩器電壓的正峰值，R9和C9構成低通濾波 器，減少峰值的波動。如果振幅超過一定值，電壓上升並反饋給M2以減少放大器電流，從而 減少振幅。 振幅約為2(VTN+I1*R10) 1)啟動點依靠電流鏡和12，穩定可靠； 2)PM0S源極跟隨器自動設定直流電壓，電流鏡設定電流，工作點穩定； 3)匹配重複偏置電路由R10， M6和電流源II構成。通過設定M1的柵電壓，自動
設定其他參數，保證電流鏡管子M2有足夠電壓空間，增加輸出阻抗，降低損耗； 4)起振時不對電源電壓變化做反映，偏置點電壓Vbias = Vdd_Il*R10-| Vtp | ，Vd_
m2 = Vdd-I1*R10， Vds_M2 = I1*R10，損耗無電源電壓無關； 5)無功耗振幅控制電路由NMOS M6，電容及電阻構成，控制M2電流。振幅控制電
路只檢測最高電壓，由於無洩放通路，電壓只能單方向變化，輸出只能保持不變或上升； 6)增加II或者R10有利於提高起振可靠性，同時增大振幅； 7)全PM0S放大器提供低相噪，保證最小1/f噪聲； 8)振幅控制電路和啟動電路通過電阻電容隔離，簡單高效； 9)pmos電流源偏置，減少高頻電流進入電源； 10)nmos背柵可以接地，增加vtn，增大振幅，不需要深n阱。
權利要求
一種低相噪全PMOS考比茲晶體振蕩器放大器電路，包括振蕩器放大電路，其特徵在於還包括起振偏置電路、振幅與峰值檢測電路、振幅比較電路和振幅控制電路，其中振幅控制電路串接振幅比較電路後接振蕩器放大電路的輸入端，振蕩器放大電路的輸出端串接振幅與峰值檢測電路後接振幅比較電路的輸入端，起振偏置電路的輸出端接振蕩器放大電路的輸入端，晶體分別接振蕩器放大電路、振幅控制電路與振幅與峰值檢測電路的輸入端。
2. 根據權利要求1所述的低相噪全PMOS考比茲晶體振蕩器放大器電路，其特徵在於 所述振蕩器放大電路由第三、第四電容(C3、C4)以及第一、第二M0S管(M1、M2)構成，其中 第三電容(C3)的一端分別接晶體的一端、第一MOS管(Ml)的柵極和振幅與峰值檢測電路 的輸入端，第三電容(C3)的另一端分別接第四電容(C4)的一端、第一MOS管(Ml)的漏極 和第二MOS管(M2)的源極，第四電容(C4)的另一端分別與晶體的另一端、第一MOS管(Ml) 的源極連接接地，第二MOS管(M2)的漏極接直流電源(vdd)，第二MOS管(M2)的柵極分別 與起振偏置電路和振幅比較電路的輸出端連接。
3. 根據權利要求1所述的低相噪全PM0S考比茲晶體振蕩器放大器電路，其特徵在於所 述振幅與峰值檢測電路由第五MOS管(M5)、第九電阻(R9)以及第九、第十電容(C9、C10)構 成，其中第五MOS管(M5)的源極接直流電源(vdd)，第五MOS管(M5)的柵極分別接接振蕩 器放大電路和晶體，第五MOS管(M5)的漏極分別接第九電阻(R9)的一端和第十電容(C10) 的一端，第九電阻(R9)的另一端分別接振幅比較電路的輸入端和第九電容(C9)的一端，第 九電容(C9)的另一端與第十電容(C10)的另一端連接接地。
4. 根據權利要求1所述的低相噪全PMOS考比茲晶體振蕩器放大器電路，其特徵在於 所述起振偏置電路包括第九MOS管(M9)和第二電流源(12)，其中第九M0S管(M9)的漏極 接直流電源(vdd)，第九MOS管(M9)的柵極分別接第九MOS管(M9)的源極和第二電流源 (12)的輸入端，第二電流源(12)的輸出端接地。
5. 根據權利要求1所述的低相噪全PMOS考比茲晶體振蕩器放大器電路，其特徵在於 所述振幅控制電路包括第四MOS管(M4)、第一電阻(Rl)和第一電流源(Il)，其中第一電阻 (Rl)的一端接晶體，第一電阻(Rl)的另一端分別接第四MOS管(M4)的柵極和源極以及第 一電流源(II)的輸入端，第一電流源(II)的輸出端接地，第四MOS管(M4)的漏極接振幅 比較電路的輸入端。
6. 根據權利要求2所述的低相噪全PM0S考比茲晶體振蕩器放大器電路，其特徵在於所 述第一 MOS管(Ml)為PMOS管。
7. 根據權利要求2所述的低相噪全PM0S考比茲晶體振蕩器放大器電路，其特徵在於所 述第二 M0S管(M2)為PMOS管。
全文摘要
本發明公布了一種低相噪全PMOS考比茲晶體振蕩器放大器電路，屬考比茲晶體振蕩器放大器電路。本發明包括振蕩器放大電路、括起振偏置電路、振幅與峰值檢測電路、振幅比較電路和振幅控制電路，其中振幅控制電路串接振幅比較電路後接振蕩器放大電路的輸入端，振蕩器放大電路的輸出端串接振幅與峰值檢測電路後接振幅比較電路的輸入端，起振偏置電路的輸出端接振蕩器放大電路的輸入端，晶體分別接振蕩器放大電路、振幅控制電路與振幅與峰值檢測電路的輸入端。本發明功耗小、起振偏置電路簡單、相位噪聲小、振幅可通過改變電流或電阻來調整、負反饋系統簡單且穩定有效。
文檔編號H03B5/02GK101789758SQ20101010108
公開日2010年7月28日 申請日期2010年1月22日 優先權日2010年1月22日
發明者何程明 申請人:蘇州銳調科技有限公司