一種實現主晶片與擴展晶片通信的系統及方法
2023-06-19 20:54:46 2
專利名稱：一種實現主晶片與擴展晶片通信的系統及方法
技術領域：
本發明涉及現代微處理器及其應用系統的設計，尤其涉及實現微處理器主晶片及擴展晶片通信的系統及方法。
背景技術：
隨著現代微處理器性能需求的增長和集成電路製造工藝的進步，有些系統晶片已採用65nm、45nm甚至更高工藝進行設計。
然而，在高速I/O接口電路中，例如SATA/PCIe/USB控制器的物理接口(PHY)部件，在65nm工藝(或更高工藝，後文均以65nm為例)下不僅設計複雜度高，而且設計、製造、 封裝和測試的成本也很高。由於I/O控制器不需要頻繁的升級工藝，因此通過將高速I/O控制器及其PHY部件放入採用130nm工藝設計的擴展晶片中實現，不僅有利於提升基於65nm 工藝的系統晶片的流片(Tape Out)成功率，而且在後續工藝升級過程中，還可以復用高速 I/O擴展晶片，節省了面向新工藝再次購買高速I/O PHY部件的成本。
因此，需要提供一種用於主晶片和擴展晶片之間進行片間信息傳輸的系統級通信方法及其採用的協議，並對主晶片與擴展晶片的通信實現模塊設計，從而為系統晶片的開發構築良好的可擴展性和兼容性。發明內容
本發明所要解決的技術問題是提供一種實現主晶片與擴展晶片通信的系統及方法，能夠提升主晶片生產的成功率，降低微處理器系統的生產成本。
為了解決上述技術問題，本發明提供了一種實現主晶片與擴展晶片通信的系統， 包括通過數據通路連接的主晶片裝置和擴展晶片裝置，其中
主晶片裝置，用於通過第一協議橋模塊將主晶片總線傳輸的數據轉換成數據通路協議的包由數據通路輸出，和/或將由數據通路傳輸的外部的包解析成主晶片總線格式的數據傳輸給處於第一納米工藝的主晶片；
擴展晶片裝置，用於通過第二協議橋模塊將擴展晶片總線傳輸的數據轉換成數據通路協議的包由數據通路輸出，和/或將由數據通路傳輸的外部的包解析成擴展晶片總線格式的數據傳輸給處於第二納米工藝的擴展晶片。
進一步地，數據通路協議的包的格式包括包命令域和包內容域，其中
包命令域，用於傳輸包命令字；
包內容域，用於對應於包命令字傳輸相應的包內容。
進一步地，數據通路協議的包含有信息包、讀寫請求包、寫響應包、讀寫數據包、復位包以及復位響應包中的一種或多種；其中
信息包，通過信息包命令字表示傳輸的包是信息包，通過包緩存狀態域作為包內容域傳輸每一個接收包緩存隊列的狀態信息；
讀寫請求包，通過讀寫請求包命令字表示傳輸的包是讀寫請求包，包內容域含有第一標識域、讀/寫通道地址域以及控制信息域，其中，通過第一標識域標識主設備發出的讀交易或寫交易，通過讀/寫通道地址域表示讀交易的地址或寫交易的地址，通過控制信息域表示讀地址通道或寫地址通道上相應的控制信息；
寫響應包，通過寫響應包命令字表示傳輸的包是寫響應包，包內容域含有第二標識域及寫響應域，其中，通過第二標識域標識傳輸的寫響應信息，通過寫響應域傳輸寫響應 fn息；
讀寫數據包，通過讀數據包命令字表示傳輸的包是讀數據包，通過寫數據包命令字表示傳輸的包是寫數據包，包內容域含有第三標識域和數據域，其中，通過第三標識域標識讀交易數據或寫交易數據，通過數據域傳輸讀交易的數據或傳輸寫交易的數據；
復位包，通過復位包命令字表示傳輸的包是復位包，通過復位信息作為所述包內容域傳輸開始復位的信息；
復位響應包，通過復位響應包命令字表示傳輸的包是復位響應包，通過復位響應信息作為包內容域傳輸完成復位的信息。
進一步地，第一協議橋模塊或第二協議橋模塊包括發送部分和接收部分，發送部分包括依次連接的包轉換模塊、包發送緩存隊列模塊、仲裁模塊以及第一物理接口部件，接收部分包括依次連接的第二物理接口部件、解碼模塊、包接收緩存隊列模塊以及包解析模塊，其中
包轉換模塊，用於將相應晶片總線傳輸的數據轉換成數據通路協議的包，輸出給包發送緩存隊列模塊；
包發送緩存隊列模塊，用於提供多個類型的發送緩存隊列，將數據通路協議的包按包類型緩存在相應類型的發送緩存隊列中；
仲裁模塊，用於從包發送緩存隊列模塊緩存在發送緩存隊列裡的包仲裁出一個包；
第一物理接口部件，用於將仲裁模塊仲裁出的包通過數據通路發送；
第二物理接口部件，用於將從數據通路接收的包輸出給解碼模塊；
解碼模塊，用於將輸入的包解碼成所述數據通路協議的包，輸出給包接收緩存隊列模塊；
包接收緩存隊列模塊，用於提供多個類型的接收緩存隊列，將數據通路協議的包按包類型緩存在相應類型的接收緩存隊列中；
包解析模塊，用於將包接收緩存隊列模塊緩存在接收緩存隊列裡的數據通路協議的包解析成晶片總線格式的數據輸出給相應晶片。
進一步地，主晶片總線的結構和擴展晶片總線的結構均採用AXI總線的結構；第一納米工藝的級別高於第二納米工藝的級別。
為了解決上述技術問題，本發明提供了一種實現主晶片與擴展晶片通信的方法， 包括
處於第一納米工藝的主晶片裝置通過第一協議橋模塊將主晶片總線傳輸的數據轉換成數據通路協議中的包，通過數據通路輸出；處於第二納米工藝的擴展晶片裝置通過第二協議橋模塊將擴展晶片總線傳輸的數據轉換成數據通路協議中的包，通過數據通路輸出ο
進一步地，該方法還包括
主晶片裝置通過第一協議橋模塊將通過數據通路輸入的外部的包解析成主晶片總線格式的數據，傳輸給處於第一納米工藝的主晶片；擴展晶片裝置通過第二協議橋模塊將通過所述數據通路輸入的外部的包解析成擴展晶片總線格式的數據，傳輸給處於第二納米工藝的擴展晶片。
進一步地，數據通路協議的包的格式包括包命令域和包內容域，其中
包命令域，用於傳輸包命令字；
包內容域，用於對應於包命令字傳輸相應的包內容。
進一步地，數據通路協議的包含有信息包、讀寫請求包、寫響應包、讀寫數據包、復位包以及復位響應包中的一種或多種；其中
信息包，通過信息包命令字表示傳輸的包是信息包，通過包緩存狀態域作為所述包內容域傳輸每一個接收包緩存隊列的狀態信息；
讀寫請求包，通過讀寫請求包命令字表示傳輸的包是讀寫請求包，包內容域含有第一標識域、讀/寫通道地址域以及控制信息域，其中，通過第一標識域標識主設備發出的讀交易或寫交易，通過讀/寫通道地址域表示讀交易的地址或寫交易的地址，通過控制信息域表示讀地址通道或寫地址通道上相應的控制信息；
寫響應包，通過寫響應包命令字表示傳輸的包是寫響應包，包內容域含有第二標識域及寫響應域，其中，通過第二標識域標識傳輸的寫響應信息，通過寫響應域傳輸寫響應 fn息；
讀寫數據包，通過讀數據包命令字表示傳輸的包是讀數據包，通過寫數據包命令字表示傳輸的包是寫數據包，包內容域含有第三標識域和數據域，其中，通過第三標識域標識讀交易數據或寫交易數據，通過數據域傳輸讀交易的數據或傳輸寫交易的數據；
復位包，通過復位包命令字表示傳輸的包是復位包，通過復位信息作為所述包內容域傳輸開始復位的信息；
復位響應包，通過復位響應包命令字表示傳輸的包是復位響應包，通過復位響應信息作為包內容域傳輸完成復位的信息。
進一步地，主晶片裝置通過第一協議橋模塊將主晶片總線傳輸的數據轉換成數據通路協議中的包，通過數據通路輸出；或者，擴展晶片裝置通過第二協議橋模塊將擴展晶片總線傳輸的數據轉換成數據通路協議中的包，通過數據通路輸出，具體包括
將相應晶片總線傳輸的數據轉換成數據通路協議的包，並將數據通路協議的包按包類型緩存在相應類型的發送緩存隊列中；
當多個發送緩存隊列裡均有包時，從發送緩存隊列裡的包裡仲裁選出一個包，通過第一物理接口經數據通路發送。
進一步地，主晶片裝置通過第一協議橋模塊將通過數據通路傳輸的外部的包解析成主晶片總線格式的數據，傳輸給處於第一納米工藝的主晶片；或者，擴展晶片裝置通過第二協議橋模塊將通過數據通路傳輸的外部的包解析成擴展晶片總線格式的數據，傳輸給處於第二納米工藝的擴展晶片，具體包括
通過第二物理接口從數據通路接收外部的包；
將外部的包解碼成所述數據通路協議的包，並將數據通路協議的包按包類型緩存在相應類型的接收緩存隊列中；
將緩存在接收緩存隊列中所述通路協議的包解析成相應晶片總線格式的數據傳輸給相應晶片。
進一步地，主晶片總線的結構和所述擴展晶片總線的結構均採用AXI總線的結構；第一納米工藝的級別高於所述第二納米工藝的級別。
本發明根據ARM公司提出的AXI (Advanced extensible Interface)總線協議規定的總線交易信號時序，將主晶片和擴展晶片間數據轉換成包格式的數據，並作為兩種晶片間傳輸數據的UniLink協議分別對主晶片和擴展晶片之間的數據打包和解包，實現系統中主晶片和擴展晶片的靈活配置，從而能夠在不增加通信時間的前提下降低主晶片和擴展晶片的生產成本及功耗。
圖1為本發明的實現主晶片與擴展晶片通信系統實施例的結構框圖2為將圖1中主晶片的協議橋模塊1實施例和擴展晶片的協議橋模塊2實施例的結構展開的示意圖加為圖2所示的協議橋模塊具體實例的原理框圖(附圖中圖2置於圖加之後)；
圖3為本發明實現主晶片和擴展晶片通信的數據通路協議的格式；
圖3a為圖3所示的數據通路協議中信息包的一般格式；
圖北為圖3a所示信息包的一個具體實例的格式；
圖4為圖3所示的數據通路協議中讀寫請求包的一般格式；
圖如為圖4所示的讀寫請求包一個具體實例的格式；
圖5為本發明的實現主晶片和擴展晶片之間通信的寫響應包格式；
圖fe為圖5所示的寫響應包一個具體實例的格式；
圖6為圖3所示的數據通路協議中讀寫數據包的一般格式；
圖6a為圖6所示的讀寫數據包的一個具體實例的格式；
圖7為圖3所示的數據通路協議中復位包的一般格式；
圖7a為圖7所示的復位包的一個具體實例的格式；
圖8為本發明的擴展晶片發送給主晶片的復位響應包實施例的格式；
圖9為本發明的實現主晶片和擴展晶片之間通信的復位時序圖10為本發明的實現主晶片和擴展晶片之間通信的復位流程圖。
具體實施方式
以下結合附圖和優選實施例對本發明的技術方案進行詳細地闡述。應該理解，以下例舉的實施例僅用於說明和解釋本發明，而不構成對本發明技術方案的限制。
本發明提供的實現主晶片與擴展晶片通信的系統實施例，其結構如圖1所示，包括通過數據通路連接的主晶片裝置和擴展晶片裝置，其中
主晶片裝置，用於通過協議橋模塊1將主晶片總線傳輸的數據轉換成數據通路協議的包由數據通路輸出，和/或將由數據通路傳輸的外部的包解析成主晶片總線格式的數據提供給處於第一納米工藝的主晶片；
擴展晶片裝置，用於通過協議橋模塊2將擴展晶片總線傳輸的數據轉換成數據通路協議的包由數據通路輸出，和/或將由數據通路傳輸的外部的包解析成擴展晶片總線格式的數據，提供給處於第二納米工藝的擴展晶片。
主晶片裝置協議橋模塊1或擴展晶片裝置中協議橋模塊2實施例的結構，均如圖2 中所示。由於協議橋模塊1和協議橋模塊2是對稱的，故在此可只討論其中任何一個模塊， 直到在涉及到晶片線寬(例如主晶片採用65nm工藝，擴展晶片為130nm工藝)時，才分成面向主晶片裝置的模塊和面向擴展晶片裝置的模塊。因此，以下將以其中任何一個作為通用的協議橋模塊實施例進行結構展開描述。
協議橋模塊實施例包括發送部分(協議橋模塊1中箭頭向下)和接收部分(協議橋模塊1中箭頭向上)，其中發送部分包括依次連接的包轉換模塊、包發送緩存隊列模塊、 仲裁模塊以及PHY部件1 ；接收部分包括依次連接的PHY部件2、解碼模塊、包接收緩存隊列模塊以及包解析模塊，其中
包轉換模塊，用於將相應晶片總線傳輸的數據轉換成數據通路協議的包，輸出給包發送緩存隊列模塊；
包發送緩存隊列模塊，用於提供多個類型的發送緩存隊列，將輸入的數據通路協議的包按包類型緩存在相應類型的發送緩存隊列中；
仲裁模塊，用於從包發送緩存隊列模塊緩存在各發送緩存隊列裡的包中仲裁選出一個包(仲裁策略譬如選用Round-Robin和優先級等算法)；
PHY部件1，用於將仲裁模塊仲裁選出的包通過數據通路發送；
PHY部件2，用於將從數據通路接收的包輸出給解碼模塊；
解碼模塊，用於將輸入的包解碼成數據通路協議的包，輸出給包接收緩存隊列模塊；
包接收緩存隊列模塊，用於提供多個類型的接收緩存隊列，將輸入的數據通路協議的包按包類型緩存在相應類型的接收緩存隊列中；
包解析模塊，用於將包接收緩存隊列模塊緩存在各接收緩存隊列中通路協議的包解析成相應晶片總線格式的數據，輸出給相應晶片。
在上述系統實施例中，第一納米工藝的級別高於第二納米工藝的級別；其中，第一納米工藝譬如為65nm，第二納米工藝譬如為130nm工藝；或者第一納米工藝為45nm工藝， 第二納米工藝譬如為65nm。
在上述系統實施例中，主晶片總線和擴展晶片總線均採用AXI總線結構，請參見圖1和圖2。
本發明根據AXI總線協議規定的總線交易信號時序，設計了將主晶片和擴展晶片相互通信的數據轉換成同一種包格式的包，用這種包格式的包作為兩種晶片間傳輸數據的數據通路協議，以達到主晶片和擴展晶片靈活配置的目的(例如，用不同工藝實現的主晶片和擴展晶片之間的數據傳輸)。
在上述系統實施例中，數據通路協議的包的一般格式如圖3所示，包括包命令域和包內容域，其中
包命令域，用於傳輸各自不同的包命令字；
包內容域，用於對應於不同的包命令字傳輸相應的包內容。
在上述系統實施例中，數據通路協議的包含有信息包、讀寫請求包、寫響應包、讀寫數據包、復位包以及復位響應包中的一種或多種。
在上述系統實施例中，數據通路協議中的信息包的一般格式如圖3a所示，包括信息包命令字和包隊列狀態域，其中
信息包命令字，用於表示傳輸的包是信息包；
包緩存狀態域，用於對應於信息包命令字傳輸每一個接收包緩存隊列的狀態信肩、ο
在上述系統實施例中，協議橋模塊1和協議橋模塊2分別採用AXI-UniLink協議， 數據通路採用高速差分信號的雙數據速率(DDR，Double Data Rate)PAD技術，則信息包的一個具體實施例UniLink信息包的格式如圖北所示，包括3位的信息包命令字和5位的包緩存隊列狀態域，其中
信息包命令字CMD = 3』 bOOO表示傳輸的包是信息包；
5位包緩存隊列狀態域通過每一位表示一個包緩存隊列的狀態，當該位為第一電平(譬如為高電平)表示相應的包緩存隊列(FIFO)的狀態為快空(almost empty)，當該位為第二電平(譬如為低電平)表示相應的FIFO的狀態為滿(full)。
以主晶片裝置發送給擴展晶片裝置的信息包為例說明，可參見圖加。主晶片裝置的協議橋模塊1中有5個上行通道的FIFO (箭頭朝上)，分別對應於作為AXI總線主設備時的讀數據FIFO和寫響應FIFO，作為從設備時的讀地址FIFO、寫地址FIFO和寫數據FIFO， 因此需要5位來表明每一個通道的FIFO的狀態是almost empty還是full，由此來告知擴展晶片是否繼續上行發送相應的包。
主晶片如果沒有下行數據要發送，即當數據通路空閒時，則依照各通道FIFO的狀態決定是否輸出almost empty信號形成信息包中相應的狀態位，以下行信息包的形式告知擴展晶片可上行發送給主晶片的包種類。
擴展晶片裝置的協議橋模塊2採用5個計數器來記錄主晶片裝置中各個FIFO空閒區的大小1)當擴展晶片接收到主晶片發送過來的信息包，且對應的包緩存隊列狀態位為1，則將相應計數器的初始值設為相應FIFO的總大小(表示相應FIFO為空)；2)每當向主晶片發送一種類型的包，將相應的計數器減1 ；3)當該計數器減為0時，表明主晶片中存放此類型包的FIFO已滿，則不再向主晶片發送此類型的包，直至又收到主晶片發送的信息包後將計數器重置。
由於擴展晶片裝置中的協議橋模塊2和主晶片裝置中的協議橋模塊1是對稱的， 因此擴展晶片發送給主晶片的信息包以及主晶片對收到的信息包的處理，類似於上面講述的主晶片發送給擴展晶片的信息包時擴展晶片的處理。
在擴展晶片接收數據時需要通知主晶片其接收FIFO的狀態，協議橋模塊2中有5 個FIFO分別對應於作為主設備時的讀數據FIFO和寫響應FIFO，作為從設備時的讀地址 FIFO、寫地址FIFO和寫數據FIFO，因此需要5位來表明每一個FIFO的狀態是almost empty 還是滿，由此來告知主晶片是否繼續下行發送相應的包。
為了節省DDR PAD上的信號數量，通過UniLink信息包方式除了傳輸包緩存隊列的狀態外，還傳輸擴展晶片上的中斷信息，因此需要在上行的UniLink信息包中加入中斷信息域，如圖北所示的第二個字節為中斷信息域(InterrUpt[7:0])。因為下行沒有中斷信息，所以下行的UniLink信息包的第二個字節為保留位(Reserved)。
數據通路協議中的讀寫請求包的一般格式如圖4所示，包括請求包命令字、標識域1以及讀/寫通道地址域和控制信息域，其中
請求包命令字，用於表示傳輸的包是讀或寫請求包；
標識域1，用於標識主設備發出的讀交易或寫交易；
讀/寫通道地址域，用於表示讀交易的地址或寫交易的地址；
控制信息域，用於表示讀/寫地址通道上相應的控制信息。
讀寫請求包的一個具體實例UniLink讀寫請求包的格式如圖如所示，包括3位的請求包命令字、1個字節的標識域、4個字節的讀/寫通道地址域以及控制信息域，其中
當請求包命令字為CMD = 3』 b010，表示傳輸的包是讀交易請求包；當請求包命令字為CMD = 3』 bOOl，表示傳輸的包是寫交易請求包；
8位標識域(ID[7:0])，通過低4位([3:0])區分同一主設備的發出的 outstanding交易，通過高4位([7:4])區分發出交易的不同主設備；
4個字節的讀/寫通道地址域(address)，針對讀請求命令字CMD = 3，b010傳輸讀交易的32位地址，針對寫請求命令字CMD = 3』 bOOl傳輸寫交易的32位地址；
控制信息域通過多個控制信息域表示讀地址通道或寫地址通道上相應的控制信息，包括緩存類型(Cache)、鎖定類型(Lock)、突髮長度(Length)、保護類型(ftx)t)、突發類型(Burst)及尺寸(Size)，它們均為AXI總線協議規定的總線交易相應的控制信號，與本發明無關，故此不必敘述。
數據通路協議中的寫響應包的一般格式如圖5所示，包括寫響應命令字、寫響應域以及標識域2，其中
寫響應命令字，用於表示傳輸的包是寫響應包；
標識域2，用於標識傳輸的寫響應信息；
寫響應域，用於傳輸寫響應信息。
寫響應包的一個具體實例UniLink寫響應包的格式如圖所示，包括3位的寫響應包命令字、8位的標識域以及2位的寫響應域，其中
寫響應包命令字(CMD = 3』 bOll)表示傳輸的包是寫響應包；
8位標識域(ID[7:0])，與讀寫請求包的標識域1的寫交易標識相對應，表明從設備響應的是哪個寫交易；
2位寫響應域(RESP[1:0])表示寫交易的狀態(具體內容參見AXI總線協議)。
數據通路協議中的讀寫數據包的一般格式如圖6所示，包括數據包命令字、標識域3以及數據域，其中
數據包命令字，用於通過讀數據命令字表示傳輸的包是讀數據包，通過寫數據命令字表示傳輸的包是寫數據包；
標識域3，用於標識讀交易數據或寫交易數據；
數據域，用於針對讀數據命令字傳輸讀交易的數據，或針對寫數據命令字傳輸寫交易的數據。
數據包的一個具體實例UniLink數據包的格式如圖6a所示，包括3位的數據包命令字、8位的標識域以及4個字節的數據域，其中
當數據包命令字為CMD = 3』 blOO，表示傳輸的包是讀數據包；當數據包命令字為 CMD = 3』 blOl，表示傳輸的包是寫數據包；
8位標識域(ID[7:0])，與讀寫請求包中的標識域相對應，表明傳輸的是哪個讀/ 寫交易的數據；
數據域(data)，針對讀數據命令字CMD = 3』 blOO傳輸讀數據通道的32位數據， 針對寫數據命令字CMD = 3』 blOl傳輸寫數據通道的32位數據。
此外，該UniLink數據包還通過多個控制信息域表示讀數據通道或寫數據通道上相應的控制信息，包括STRB/RRSEP及Last多個信息，它們均為AXI總線協議規定的總線交易相應的控制信號，與本發明無關，故不必描述。
在上述系統實施例中，在協議橋模塊1、協議橋模塊2傳輸數據包之前，需要進行復位操作，協議橋模塊1完成復位操作後發送復位包給擴展晶片；協議橋模塊2接收到復位包後開始復位操作，完成復位操作後發送復位響應包通知協議橋模塊1。
數據通路協議中的復位包的一般格式如圖7所示，包括復位包命令字、復位信息， 其中
復位包命令字，用於表示傳輸的包是復位包；
復位信息，用於傳輸開始復位的信息。
當主晶片完成延遲鎖相環(DLL，Delay-Locked Loop)初始化後，通過復位包的復位信息通知擴展晶片開始復位。
上述復位包的復位信息是多位的，這樣設計是為了保證即使主晶片與擴展晶片的時間不同步，擴展晶片也能檢測到復位包。
復位包的一個具體實例UniLink復位包的格式如圖7a所示，包括3位的復位包命令字CMD = 3』 bill和四位全部為1的復位信息。
數據通路協議中復位響應包的一般格式可包括復位響應包命令字、多位復位信息，其中
復位響應包命令字，用於表示傳輸的包是復位響應包；
多位復位信息，用於擴展晶片通知主晶片完成復位操作。
復位響應包的具體實施例如圖8所示，包括3位的復位響應包命令字CMD = 3』 bllO和5位全部為1的復位響應信息。
本發明針對上述系統實施例，相應地還提供實現主晶片與擴展晶片通信的方法實施例，涉及通過數據通路連接的主晶片裝置和擴展晶片裝置，該方法包括
主晶片裝置通過協議橋模塊1將主晶片總線傳輸的數據轉換成數據通路協議中的包，通過數據通路輸出；擴展晶片裝置通過協議橋模塊2將擴展晶片總線傳輸的數據轉換成數據通路協議中的包，通過數據通路輸出。
上述方法實施例還包括
主晶片裝置通過協議橋模塊1將通過數據通路傳輸的外部的包解析成各自總線格式的數據，提供給處於第一納米工藝的主晶片；擴展晶片裝置通過協議橋模塊2將通過數據通路傳輸的外部的包解析成各自總線格式的數據，提供給處於第二納米工藝的擴展晶片。
在上述方法實施例中，主晶片裝置通過協議橋模塊1將主晶片總線傳輸的數據轉換成數據通路協議中的包，通過數據通路輸出；或者，擴展晶片裝置通過協議橋模塊2將擴展晶片總線傳輸的數據轉換成數據通路協議中的包，通過數據通路輸出，具體包括
將相應晶片總線傳輸的數據轉換成數據通路協議的包，並將數據通路協議的包按包類型緩存在相應類型的發送緩存隊列中；
當多個發送緩存隊列裡均有包時，從發送緩存隊列裡的包中仲裁出一個包，通過 PHY部件1經數據通路發送。
在上述方法實施例中，主晶片裝置通過協議橋模塊1將通過數據通路傳輸的外部的包解析成各自總線格式的數據，提供給處於第一納米工藝的主晶片；或者，擴展晶片裝置通過協議橋模塊2將通過數據通路傳輸的外部的包解析成各自總線格式的數據，提供給處於第二納米工藝的擴展晶片，具體包括
通過PHY部件2從數據通路接收外部的包；
將外部的包解碼成數據通路協議的包，並將數據通路協議的包按包類型緩存在相應類型的接收緩存隊列中；
將緩存在各接收緩存隊列中通路協議的包解析成相應晶片總線格式的數據傳輸到相應晶片總線上。
在上述方法實施例中，
數據通路協議的包的格式包括包命令域和包內容域，其中
包命令域，用於傳輸各自不同的包命令字；
包內容域，用於對應於不同的包命令字傳輸不同的通信內容。
在上述方法實施例中，數據通路協議的包含有信息包、讀寫請求包、寫響應包、讀寫數據包、復位包以及復位響應包中的一種或多種。
在上述方法實施例中，信息包的格式包括信息包命令字和作為包內容域的包隊列狀態域，其中
信息包命令字，用於表示傳輸的包是信息包；
包緩存狀態域，用於傳輸每一個接收包緩存的狀態信息。
在上述方法實施例中，讀寫請求包的格式包括請求包命令字，包內容域含有標識域1以及讀/寫通道的地址域和控制信息域，其中
請求包命令字，用於表示傳輸的包是讀或寫請求包；
標識域1，用於標識主設備發出的讀交易或寫交易；
讀/寫通道地址域，用於表示讀通道的地址或寫通道的地址；
控制信息域，用於表示讀/寫通道的地址域相應的控制信息。
在上述方法實施例中，寫響應包的格式包括寫響應命令字，包內容域包括寫響應域以及標識域2，其中
寫響應命令字，用於表示傳輸的包是寫響應包；
標識域2，用於標識發出的寫響應信息；
寫響應域，用於傳輸寫響應信息。
在上述方法實施例中，讀寫數據包的格式至少包括數據包命令字，包內容域包括數據域以及標識域3，其中
數據包命令字，用於通過讀數據命令字表示傳輸的包是讀數據包，通過寫數據命令字表示傳輸的包是寫數據包；
標識域3，用於標識讀交易數據或寫交易數據；
數據域，用於針對讀數據命令字傳輸讀通道上的數據，或針對寫數據命令字傳輸寫通道上的數據。
上述方法實施例中，在協議橋模塊1、協議橋模塊2傳輸數據包之前，還包括
協議橋模塊1完成復位操作後發送復位包給擴展晶片；
協議橋模塊2接收到復位包後開始復位操作，完成復位操作後發送復位響應包通知協議橋模塊1。
數據通路協議中的復位包包括復位包命令字、復位信息域，其中
復位包命令字，用於表示傳輸的包是復位包；
復位信息域，用於通過復位信息通知擴展晶片開始復位。
在上述方法實施例中，
數據通路協議中復位響應包的一般格式可包括復位響應包命令字、復位響應信息域，其中
復位響應包命令字，用於表示傳輸的包是復位響應包；
復位響應信息域，用於通過復位響應信息通知主晶片已完成復位。
如圖10所示，表示了主晶片裝置和擴展晶片裝置的復位流程實施例，它是在系統上電、啟動時鐘及維持穩定條件後執行的，包括如下步驟
110 主晶片裝置配置寄存器；
120 完成DLL初始化；
130:主晶片裝置發送復位包至擴展晶片裝置，並得到擴展晶片裝置返回的復位響應包；
主晶片發送復位包給擴展晶片；擴展晶片接收到復位包後開始復位操作，完成復位操作後發送復位響應包通知主晶片。
140 判斷是否進行Data_eye_training，是則執行下一步驟，否則結束流程；
根據寄存器配置情況，選擇是否對主晶片和擴展晶片的讀寫數據通道進行Data Eye Training操作，即針對PHY接口為保證數據通路能正確採集數據而引入的電路結構相應的操作。Data Eye Training可以用於對讀通道及寫通道的dqs (具體描述參見JDEC標準)進行調整；通過對讀寫通路dqs進行延遲調整，以獲得數據傳輸的最大噪聲容限及最小數據錯誤率。
150:進行 Data Eye Training，結束流程。
主晶片裝置和擴展晶片裝置通信前的復位時序如圖9所示，其中CK為時鐘信號， RESETS為復位信號。主晶片裝置的復位包括相關寄存器的初始配置和DLL初始化；主晶片裝置完成復位後發送復位包；擴展晶片裝置收到復位包並檢測到復位信息(復位信息域中的所有位均為1)，開始復位操作，包括對PHY部件中所有寄存器的初始化等，在等待擴展晶片復位需要的最大時間間隔後，完成復位操作，並向主晶片裝置返回復位響應包，然後開始 Data Eye Training iifMo
在上述方法施例中，第一納米工藝的級別高於第二納米工藝的級別；其中，第一納米工藝譬如為65nm工藝，第二納米工藝譬如為130納米工藝；或者第一納米工藝為45nm工藝，第二納米工藝譬如為65nm。在上述方法實施例中，主晶片總線和擴展晶片總線均採用 AXI總線接口。
本發明的實施例只為說明本發明的技術構思及特點，其目的在於讓熟悉此項技術的人員能夠了解本發明的內容並據以實施，凡根據本發明實質所作的等效變化或修飾，都應涵蓋在本發明的保護範圍之內。
權利要求
1.一種實現主晶片與擴展晶片通信的系統，包括通過數據通路連接的主晶片裝置和擴展晶片裝置，其特徵在於主晶片裝置，用於通過第一協議橋模塊將主晶片總線傳輸的數據轉換成數據通路協議的包由數據通路輸出，和/或將由數據通路傳輸的外部的包解析成主晶片總線格式的數據傳輸給處於第一納米工藝的主晶片；擴展晶片裝置，用於通過第二協議橋模塊將擴展晶片總線傳輸的數據轉換成數據通路協議的包由數據通路輸出，和/或將由數據通路傳輸的外部的包解析成擴展晶片總線格式的數據傳輸給處於第二納米工藝的擴展晶片。
2.按照權利要求1所述的系統，其特徵在於，所述數據通路協議的包的格式包括包命令域和包內容域，其中包命令域，用於傳輸包命令字；包內容域，用於對應於所述包命令字傳輸相應的包內容。
3.按照權利要求2所述的系統，其特徵在於，所述數據通路協議的包含有信息包、讀寫請求包、寫響應包、讀寫數據包、復位包以及復位響應包中的一種或多種；其中信息包，通過信息包命令字表示傳輸的包是信息包，通過包緩存狀態域作為所述包內容域傳輸每一個接收包緩存隊列的狀態信息；讀寫請求包，通過讀寫請求包命令字表示傳輸的包是讀寫請求包，所述包內容域含有第一標識域、讀/寫通道地址域以及控制信息域，其中，通過第一標識域標識主設備發出的讀交易或寫交易，通過讀/寫通道地址域表示讀交易的地址或寫交易的地址，通過控制信息域表示讀地址通道或寫地址通道上相應的控制信息；寫響應包，通過寫響應包命令字表示傳輸的包是寫響應包，所述包內容域含有第二標識域及寫響應域，其中，通過第二標識域標識傳輸的寫響應信息，通過寫響應域傳輸寫響應 fn息；讀寫數據包，通過讀數據包命令字表示傳輸的包是讀數據包，通過寫數據包命令字表示傳輸的包是寫數據包，所述包內容域含有第三標識域和數據域，其中，通過第三標識域標識讀交易數據或寫交易數據，通過數據域傳輸讀交易的數據或傳輸寫交易的數據；復位包，通過復位包命令字表示傳輸的包是復位包，通過復位信息作為所述包內容域傳輸開始復位的信息；復位響應包，通過復位響應包命令字表示傳輸的包是復位響應包，通過復位響應信息作為所述包內容域傳輸完成復位的信息。
4.按照權利要求1至3任一項所述的系統，其特徵在於，第一協議橋模塊或第二協議橋模塊包括發送部分和接收部分，發送部分包括依次連接的包轉換模塊、包發送緩存隊列模塊、仲裁模塊以及第一物理接口部件，接收部分包括依次連接的第二物理接口部件、解碼模塊、包接收緩存隊列模塊以及包解析模塊，其中包轉換模塊，用於將相應晶片總線傳輸的數據轉換成所述數據通路協議的包，輸出給包發送緩存隊列模塊；包發送緩存隊列模塊，用於提供多個類型的發送緩存隊列，將所述數據通路協議的包按包類型緩存在相應類型的發送緩存隊列中；仲裁模塊，用於從包發送緩存隊列模塊緩存在所述發送緩存隊列裡的包仲裁出一個包；第一物理接口部件，用於將仲裁模塊仲裁出的包通過所述數據通路發送；第二物理接口部件，用於將從所述數據通路接收的包輸出給解碼模塊；解碼模塊，用於將輸入的包解碼成所述數據通路協議的包，輸出給包接收緩存隊列模塊；包接收緩存隊列模塊，用於提供多個類型的接收緩存隊列，將所述數據通路協議的包按包類型緩存在相應類型的接收緩存隊列中；包解析模塊，用於將包接收緩存隊列模塊緩存在所述接收緩存隊列裡的所述數據通路協議的包解析成晶片總線格式的數據輸出給相應晶片。
5.按照權利要求1至3任一項所述的系統，其特徵在於，所述主晶片總線的結構和所述擴展晶片總線的結構均採用AXI總線的結構；所述第一納米工藝的級別高於所述第二納米工藝的級別。
6.一種實現主晶片與擴展晶片通信的方法，其特徵在於，包括處於第一納米工藝的主晶片裝置通過第一協議橋模塊將主晶片總線傳輸的數據轉換成數據通路協議中的包，通過數據通路輸出；處於第二納米工藝的擴展晶片裝置通過第二協議橋模塊將擴展晶片總線傳輸的數據轉換成所述數據通路協議中的包，通過數據通路輸出ο
7.按照權利要求6所述的方法，其特徵在於，還包括所述主晶片裝置通過第一協議橋模塊將通過所述數據通路輸入的外部的包解析成主晶片總線格式的數據，傳輸給處於第一納米工藝的主晶片；所述擴展晶片裝置通過第二協議橋模塊將通過所述數據通路輸入的外部的包解析成擴展晶片總線格式的數據，傳輸給處於第二納米工藝的擴展晶片。
8.按照權利要求6或7所述的方法，其特徵在於，所述數據通路協議的包的格式包括包命令域和包內容域，其中包命令域，用於傳輸包命令字；包內容域，用於對應於所述包命令字傳輸相應的包內容。
9.按照權利要求8所述的方法，其特徵在於，所述數據通路協議的包含有信息包、讀寫請求包、寫響應包、讀寫數據包、復位包以及復位響應包中的一種或多種；其中信息包，通過信息包命令字表示傳輸的包是信息包，通過包緩存狀態域作為所述包內容域傳輸每一個接收包緩存隊列的狀態信息；讀寫請求包，通過讀寫請求包命令字表示傳輸的包是讀寫請求包，所述包內容域含有第一標識域、讀/寫通道地址域以及控制信息域，其中，通過第一標識域標識主設備發出的讀交易或寫交易，通過讀/寫通道地址域表示讀交易的地址或寫交易的地址，通過控制信息域表示讀地址通道或寫地址通道上相應的控制信息；寫響應包，通過寫響應包命令字表示傳輸的包是寫響應包，所述包內容域含有第二標識域及寫響應域，其中，通過第二標識域標識傳輸的寫響應信息，通過寫響應域傳輸寫響應 fn息；讀寫數據包，通過讀數據包命令字表示傳輸的包是讀數據包，通過寫數據包命令字表示傳輸的包是寫數據包，所述包內容域含有第三標識域和數據域，其中，通過第三標識域標識讀交易數據或寫交易數據，通過數據域傳輸讀交易的數據或傳輸寫交易的數據；復位包，通過復位包命令字表示傳輸的包是復位包，通過復位信息作為所述包內容域傳輸開始復位的信息；復位響應包，通過復位響應包命令字表示傳輸的包是復位響應包，通過復位響應信息作為所述包內容域傳輸完成復位的信息。
10.按照權利要求6所述的方法，其特徵在於，所述主晶片裝置通過第一協議橋模塊將主晶片總線傳輸的數據轉換成數據通路協議中的包，通過數據通路輸出；或者，所述擴展晶片裝置通過第二協議橋模塊將擴展晶片總線傳輸的數據轉換成數據通路協議中的包，通過數據通路輸出，具體包括將相應晶片總線傳輸的數據轉換成數據通路協議的包，並將所述數據通路協議的包按包類型緩存在相應類型的發送緩存隊列中；當多個發送緩存隊列裡均有所述包時，從所述發送緩存隊列裡的包裡仲裁選出一個包，通過第一物理接口經所述數據通路發送。
11.按照權利要求6所述的方法，其特徵在於，所述主晶片裝置通過第一協議橋模塊將通過所述數據通路傳輸的外部的包解析成主晶片總線格式的數據，傳輸給處於第一納米工藝的主晶片；或者，所述擴展晶片裝置通過第二協議橋模塊將通過所述數據通路傳輸的外部的包解析成擴展晶片總線格式的數據，傳輸給處於第二納米工藝的擴展晶片，具體包括通過第二物理接口從所述數據通路接收所述外部的包；將所述外部的包解碼成所述數據通路協議的包，並將所述數據通路協議的包按包類型緩存在相應類型的接收緩存隊列中；將緩存在所述接收緩存隊列中所述通路協議的包解析成相應晶片總線格式的數據傳輸給相應晶片。
12.按照權利要求6、7、9至11任一項所述的方法，其特徵在於，所述主晶片總線的結構和所述擴展晶片總線的結構均採用AXI總線的結構；所述第一納米工藝的級別高於所述第二納米工藝的級別。
全文摘要
本發明披露了一種實現主晶片與擴展晶片通信的系統及方法，其中系統包括通過數據通路連接的主晶片裝置和擴展晶片裝置通過協議橋模塊1將主晶片總線傳輸的數據轉換成數據通路協議的包由數據通路輸出，和/或將由數據通路傳輸的外部的包解析成主晶片總線格式的數據傳輸給處於第一納米工藝的主晶片；擴展晶片裝置通過協議橋模塊2將擴展晶片總線傳輸的數據轉換成數據通路協議的包由數據通路輸出，和/或將由數據通路傳輸的外部的包解析成擴展晶片總線格式的數據傳輸給處於第二納米工藝的擴展晶片。本發明實現了主、擴展晶片的靈活配置，從而降低晶片的生產成本及功耗。
文檔編號G06F13/40GK102508808SQ20111036015
公開日2012年6月20日 申請日期2011年11月14日 優先權日2011年11月14日
發明者佟冬, 馮毅, 程旭, 謝明利 申請人:北京北大眾志微系統科技有限責任公司