在電子設備中執行相移控制以實現時鐘恢復的方法及裝置與流程
2023-06-20 04:15:51
【
技術領域：
】本發明涉及時鐘恢復領域，尤其涉及在電子設備中執行相移控制以實現時鐘恢復的方法及裝置。
背景技術：
：由於可減少採樣器(sampler)的時間預算(timingbudget)或降低噪聲規格需求，子速率(sub-rate)串並轉換器(Serializer/Deserializer，SerDes)(例如，半速率，四分之一速率，八分之一速率等)或交叉(interleave)模擬數字轉換器(Analog-to-DigitalConvertor，ADC)架構在超高速(ultra-high)串並轉換器或模擬數字轉換器應用中已經變為主流。然而隨著技術的發展，將產生一些副作用。例如，當前技術可能存在高功率消耗、大面積、低時鐘恢復(timingrecovery)等缺陷。因此，需要一種新的方法及相應的架構來獲得低功率消耗、小面積和更好的時鐘恢復。技術實現要素：本發明公開了在電子設備中執行相移控制以實現時鐘恢復的方法及裝置，可獲得更低的功率消耗、更小面積以及更好的時鐘恢復。本發明提供的在電子設備中執行相移控制以實現時鐘恢復的方法，可包括：產生振蕩器的輸出信號，其中，根據一組數字控制信號選擇性地將一組時鐘信號合併至所述振蕩器來控制所述振蕩器的所述輸出信號的相移，其中，所述相移與所述一組數字控制信號相對應，且所述一組數字控制信號攜帶一組數字權重用於選擇性地混頻所述一組時鐘信號；根據所述振蕩器的所述輸出信號對所述電子設備的接收器的接收器輸入信號執行時鐘恢復和採樣以從所述接收器輸入信號再現數據，其中，所述再現的數據由所述接收器的數據總線再現，且根據來自所述數字總線的反饋信號產生所述一組數字控制信號。本發明提供的在電子設備中執行相移控制以實現時鐘恢復的裝置，所述裝置包括所述電子設備的至少一部分，所述裝置可包括：振蕩器，用於產生輸出信號；至少一個混頻電路，與所述振蕩器電連接，用於對所述振蕩器的所述輸出信號執行相移控制，其中，所述至少一個混頻電路包括時鐘接收端用於接收一組時鐘信號，且所述至少一個混頻電路根據一組數字控制信號選擇性地將所述一組時鐘信號合併至所述振蕩器來控制所述振蕩器的所述輸出信號的相移，其中，所述相移與所述一組數字控制信號相對應，且所述一組數字控制信號攜帶一組數字權重用於選擇性地混頻所述一組時鐘信號；時鐘產生器，用於產生所述一組時鐘信號；採樣電路，設置在所述電子設備的接收器中，用於根據所述振蕩器的所述輸出信號對所述電子設備的接收器的接收器輸入信號執行時鐘恢復和採樣以從所述接收器輸入信號再現數據，其中，所述再現的數據由所述接收器的數據總線再現，且根據來自所述數字總線的反饋信號產生所述一組數字控制信號。由上可知，本發明所提供的在電子設備中執行相移控制以實現時鐘恢復的裝置和方法，產生振蕩器的輸出信號，其中，根據一組數字控制信號選擇性地將一組時鐘信號合併至所述振蕩器來控制所述振蕩器的所述輸出信號的相移，以及，根據所述振蕩器的所述輸出信號對所述電子設備的接收器的接收器輸入信號執行時鐘恢復和採樣以對所述接收器輸入信號進行再現。基於此，本發明的裝置和相應的方法可獲得更低的功率消耗，更小面積，以及更好的時鐘恢復。【附圖說明】圖1為本發明的一個實施例的用於在電子設備中執行相移控制以實現時鐘恢復的裝置10的示意圖。圖2為本發明的一個實施例的用於在電子設備中執行相移控制以實現時鐘恢復的裝置10′的示意圖。圖3根據本發明的一個實施例提供圖1-2中任一個所示的數字控制相移振蕩器16的一種電流模式控制方案。圖4根據本發明的一個實施例示出了圖3所示的注入電路INJ+和INJ-中的任一個的子電路。圖5為本發明的另一個實施例的用於在電子設備中執行相移控制以實現時鐘恢復的裝置20的示意圖。圖6根據本發明的一個實施例示出圖5中所示的電壓控制相移振蕩器26的一種控制方案。【具體實施方式】在說明書及權利要求當中使用了某些詞彙來指稱特定的組件。本領域技術人員應可理解，硬體製造商可能會用不同的名詞來稱呼同一個組件。本說明書及權利要求並不以名稱的差異來作為區分組件的方式，而是以組件在功能上的差異來作為區分的準則。在通篇說明書及權利要求當中所提及的「包含」及「包括」為一開放式的用語，故應解釋成「包含但不限定於」。「大體上」是指在可接受的誤差範圍內，本領域技術人員能夠在一定誤差範圍內解決所述技術問題，基本達到所述技術效果。此外，「耦接」一詞在此包含任何直接及間接的電性連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電性連接於該第二裝置，或通過其它裝置或連接手段間接地電性連接至該第二裝置。以下所述為實施本發明的較佳方式，目的在於說明本發明的精神而非用以限定本發明的保護範圍，本發明的保護範圍當視後附的權利要求所界定者為準。圖1為本發明的一個實施例的用於在電子設備中執行相移控制以實現時鐘恢復的裝置10的示意圖。其中，裝置10可包括所述電子設備的至少一部分(例如，一部分或全部)。作為舉例，所述裝置可包括上述電子設備的一部分，更具體而言，所述裝置可包括所述電子設備中的至少一個硬體電路，例如至少一個集成電路(integratedcircuit，IC)以及這些集成電路的關聯電路。在另一個例子中，所述裝置可為所述整個電子設備。在另一個例子中，所述裝置可包括包括有前述電子設備的系統(例如，包括所述電子設備的無線通信系統)。所述電子設備包括但不限於，多功能行動電話(multifunctionalmobilephone)，平板電腦(tablet)，以及手提電腦(laptopcomputer)。如圖1所示，裝置10可包括可通過一種或多種採樣架構實施的採樣電路12(例如，可為「模擬數字轉換器(2路交叉(2-wayinterleave)/4路交叉(4-wayinterleave)/8路交叉(8-wayinterleave))或邊緣/數據採樣器(全速率(Full-rate)/半速率(Half-rate)/四分之一速率(Quarter-rate)/八分之一速率(Oct-rate))」)。在一個實施例中，採樣電路12可包括具有2路交叉、4路交叉、8路交叉中任一個的ADC。在另一個實施例中，採樣電路12可包括具有全速率、半速率、四分之一速率、八分之一速率中任一個的邊緣/數據採樣器。此外，裝置10可包括模擬前端電路11，解串器(deserializer)13、相位檢測器14、數字低通濾波器(LowerPassFilter，LPF)15，至少一個數字控制相移振蕩器(一個或多個數字控制相移振蕩器(DigitalControlPhaseShiftOscillator，DCPSO))，這些數字控制相移振蕩器可統稱為數字控制相移振蕩器16，且還可包括時鐘產生器(clockgenerator)18。此外，圖1所示的架構中的組件(例如，模擬前端電路11、採樣電路12、解串器13、相位檢測器14、數字低通濾波器15、數字控制相移振蕩器16、時鐘產生器18)可設置在所述電子設備的接收器(Receiver)(可簡記為「RX」)中。所述接收器可接收接收器輸入信號(也即，RX輸入信號)以獲取所述接收器輸入信號攜帶的數據。作為舉例，所述電子設備的處理電路可通過所述接收器的至少一個數據端(例如，一個或多個數據端)，例如所述接收器的數據總線，耦接於所述接收器，並用於對來自所述數字總線的數據執行後續處理。在一些實施例中，裝置10可僅包括圖1所示的架構的一部分，例如，模擬前端電路11和解串器13為可選部件。根據圖1所示的實施例，數字控制相移振蕩器16可包括振蕩器和至少一個電連接於所述振蕩器的混頻電路(例如，一個或多個混頻電路)。作為舉例，所述振蕩器可為包括多個級(stages)的環形振蕩器，該多個級可視為所述振蕩器的振蕩電路。所述振蕩器可產生一個或多個輸出信號，且數字控制相移振蕩器16可對一個或多個輸出信號中的任意輸出信號進行移相。最終，數據控制相移振蕩器16可輸出具有N個相位(為便於理解，可標記為「N-相位」)的輸出信號中的一個或多個，其中符號「N」可表示一個正整數。在本實施例中，前述的至少一個混頻電路(例如，一個或者多個混頻電路)可包括一組時鐘接收端用於接收對應一組相位的一組時鐘信號，例如，具有X個相位(為便於理解，可標記為「X-相位」)的時鐘信號，其中，符號「X」可表示一個正整數。作為舉例，時鐘產生器18可產生所述一組時鐘信號，例如那些具有X個相位的時鐘信號，並將所述一組時鐘信號輸出至數字控制相移振蕩器16。此外，前述的至少一個混頻電路可對所述振蕩器的輸出信號執行相移。作為舉例，前述的至少一個混頻電路可根據來自數字低通濾波器15的一組數字控制信號選擇性地將時鐘產生器18的一組時鐘信號合併至數字控制相移振蕩器16的一個振蕩器以控制所述振蕩器的輸出信號的相移，其中，所述相移對應於所述一組數字控制信號，且所述數字控制信號攜帶一組數字權重用於選擇性地混頻所述一組時鐘信號。基於圖1所示的架構，採樣電路12可根據數字控制相移振蕩器16的輸出信號(也即，前述的數字控制相移振蕩器16內的所述振蕩器的輸出信號)可對接收器輸入信號執行時鐘恢復和採樣，以從所述接收器輸入信號中再現(reproduce)所述數據，其中，圖1所示的迴路(例如，由採樣電路12、解串器13、相位檢測器14、數字低通濾波器15以及數字控制相移振蕩器16所形成的迴路)可視為一個時鐘恢復迴路，且所述再現的數據可自所述接收器的前述的至少一個數據端再現，例如，本實施例的數據總線的數據端。此外，所述一組數字控制信號可根據來自所述數據總線的反饋信號產生。作為舉例，數字低通濾波器15可對所述反饋信號的衍生物執行低通濾波以產生所述一組數字控制信號。更特別的，相位檢測器14可對來自所述接收器的數據總線的所述反饋信號進行相位檢測並產生相位檢測結果，其中，所述反饋信號的衍生物可包括所述相位檢測結果。圖2為本發明的一個實施例的用於在電子設備中執行相移控制以實現時鐘恢復的裝置10′的示意圖。其中，本實施例的裝置10′可包括圖1所示的架構中的部分組件。與圖1所示的架構相比，本實施例省略了前端電路11和解串器13。此外，在本實施例中，採樣電路12可直接接收所述接收器輸入信號，且所述數據總線可為串行而非並行。此外，相位檢測器14可直接與採樣電路12電連接。作為舉例，所述電子設備的處理電路可通過所述接收器的前述的至少一個數據端，例如本實施例的所述數據總線的所述數據端，耦接於所述接收器，用於對來自所述數字總線的數據執行後續處理。基於圖2所示的架構，採樣電路12可根據數字控制相移振蕩器16的輸出信號(也即，前述的數字控制相移振蕩器16內的所述振蕩器的輸出信號)對接收器的輸入信號執行時鐘恢復並進行採樣，以從所述接收器的輸入信號中再現(reproduce)所述數據，其中，圖2所示的迴路(例如，由採樣電路12、相位檢測器14、數字低通濾波器15以及數字控制相移振蕩器16所形成的迴路)可視為一個時鐘恢復迴路，且所述再現的數據可自所述接收器的前述的至少一個數據端再現，例如，本實施例的數據總線的數據端。此外，所述一組數字控制信號可根據來自所述數據總線的反饋信號產生。作為舉例，數字低通濾波器15可對所述反饋信號的衍生物執行低通濾波以產生所述一組數字控制信號。更特別的，相位檢測器14可對來自所述接收器的數據總線的所述反饋信號進行相位檢測以產生相位檢測結果，其中，所述反饋信號的衍生物可保所述相位檢測結果。根據一些實施例，例如圖1-2所示的實施例中的任一種，數字控制相移振蕩器16可根據申請號為14/968,926的美國非臨時專利申請的技術啟示而實現(例如，申請號為14/968,926的美國非臨時專利申請的一個或多個實施例所述的用於在電子設備中執行相移控制的裝置，例如，所述申請號為14/968,926的美國非臨時專利申請的圖1所示的裝置100，圖3-4中任一個所示的架構，圖5-6中任一個所示的數字控制相移振蕩器，圖7所示的裝置100SE，圖8所示的裝置100DF，圖9所示的裝置100SE′，圖10所示的裝置100DF′)。請參閱所述申請號為14/968,926的美國非臨時專利申請以獲取一些實施細節。通過使用數字控制相移振蕩器16，本發明的裝置(例如，裝置10或裝置10′)和相應的方法(例如，用於控制裝置10或裝置10′操作的方法)可確保所述電子設備的整體性能。與現有技術相比，本發明的裝置和相應的方法可獲得更低的功率消耗，更小面積，以及更好的時鐘恢復。最終，現有技術的問題將不再存在。圖3根據本發明的一個實施例提供圖1-2中任一個所示的數字控制相移振蕩器16的一種電流模式控制方案，其中，級310-1、310-2、…、310-NS可以看作是對圖1-2中任一個所示的數字控制相移振蕩器16中所示的多個級的舉例。在本實施例中，數字控制相移振蕩器16中所述多個級中的每個級(如圖3所示的級310-1、310-2、…、310-Ns中的任一級)可以包括電流模式放大器。根據一些實施例，數字控制相移振蕩器16中所述多個級中的每個級可以包括電壓模式放大器。根據一些實施例，所述多個級中的每個級可包括單端放大器或差分放大器。根據本實施例，前述的至少一個混頻電路，例如圖3所示的注入電路INJ+和INJ-可包括一組可調電流源(如圖3上方所示的電流源1和電流源2，和圖3下方所示的電流源3和電流源4)，且可以進一步包括一組開關單元(如圖3中分別緊挨著這些可調電流源的開關單元)。作為舉例，所述一組開關單元耦接於所述一組可調電流源和本實施例的振蕩器電路之間，更特別的，耦接於所述一組可調電流源和級310-1、310-2、…、310-Ns中的至少一個級(如一個或多個級)之間，其中，用於獲取所述一組時鐘信號的所述一組時鐘接收端可為分別為這些開關單元的開關控制端。此外，時鐘信號ck(π+π*(0/Nx))的相位為(π+π*(0/Nx))，時鐘信號ck(π+π*(1/Nx))的相位為(π+π*(1/Nx))，時鐘信號ck(π*(0/Nx))的相位為(π*(0/Nx))，時鐘信號ck(π*(1/Nx))的相位為(π*(1/Nx))，這可作為所述一組時鐘信號的舉例。根據本實施例，裝置10可使用分別對應所述一組時鐘信號(例如，時鐘信號ck(π+π*(0/Nx))，時鐘信號ck(π+π*(1/Nx))，時鐘信號ck(π*(0/Nx))，時鐘信號ck(π*(1/Nx)))的一組可調電流源(例如，圖3中電流源1對應時鐘信號ck(π+π*(0/Nx))，電流源2對應時鐘信號ck(π+π*(1/Nx))，電流源3對應時鐘信號ck(π*(0/Nx))，以及電流源4對應時鐘信號ck(π*(1/Nx)))，並根據所述一組數字權重控制信號來選擇性地將所述一組時鐘信號混頻至所述振蕩器電路。作為舉例，本實施例的數字權重控制信號可攜帶一組數字權重，例如，數字權重{{(1-W),W},{(1-W),W}}，因此，分別對應所述一組時鐘信號(例如，時鐘信號ck(π+π*(0/Nx))，時鐘信號ck(π+π*(1/Nx))，時鐘信號ck(π*(0/Nx))，時鐘信號ck(π*(1/Nx)))的一組可調電流源可產生電流((1-W)*I)、(W*I)、((1-W)*I)和(W*I)(例如，圖3中電流源1可產生電流((1-W)*I)，電流源2可產生電流(W*I)，電流源3可產生電流((1-W)*I)，電流源4可產生電流(W*I))。此外，所述一組可調電流源由所述一組數字權重控制信號所控制，且所述一組可調電流源中的每一個選擇性地根據所述一組數字權重控制信號中與之相應的數字權重控制信號(例如，所述數字權重控制信號中攜帶數字權重{{(1-W),W},{(1-W),W}}的數字權重控制信號)將所述一組時鐘信號中的相應的一個時鐘信號(例如，一組時鐘信號時鐘信號ck(π+π*(0/Nx))，時鐘信號ck(π+π*(1/Nx))中相應的時鐘信號)混頻至所述混頻器電路。值得說明的是，在圖3所示的實施例中，數字控制相移振蕩器16中所述多個級中的每個級(如圖3所示的級310-1、310-2、…、310-Ns中的任一級)可以包括差分放大器，其中，圖3所示的該組差分輸出信號S_OUT+和S_OUT-的至少一部分(如一部分或全部)如S_OUT+和/或S_OUT-均可以作為圖1-2中任一個所示的輸出信號的舉例。為簡潔起見，本實施例與其他實施例的相似之處不再贅述。根據一些實施例，數字控制相移振蕩器16中所述多個級中的每個級(如圖3所示的級310-1、310-2、…、310-Ns中的任一級)可以包括單端放大器。為簡潔起見，這些實施例與其他實施例的相似之處不再贅述。通常，級310-1、310-2、…、310-Ns中的級數量Ns與前述的N個相位中的相位數量N可不相關。作為舉例，在一些實施例中，級310-1、310-2、…、310-Ns中的級數量Ns與N個相位中的相位數量N可不相同。這僅僅是闡述的需要，並不表示對本發明範圍的限定。在其他一些實施例中，級310-1、310-2、…、310-Ns中的級數量Ns與N個相位中的相位數量N可相同。此外，有關於前述的一些時鐘信號的相位(例如，時鐘信號ck(π+π*(0/Nx))的相位為(π+π*(0/Nx))，時鐘信號ck(π+π*(1/Nx))的相位為(π+π*(1/Nx))，時鐘信號ck(π*(0/Nx))的相位為(π*(0/Nx))，時鐘信號ck(π*(1/Nx))的相位為(π*(1/Nx)))的相位參數Nx可與前述X個相位中的相位數量X相關。作為舉例，在一些實施例中，有關於這些時鐘信號的相位的相位參數Nx可與X個相位中的相位數量X相同。這僅僅是闡述的需要，並不表示對本發明範圍的限定。在其他一些實施例中，有關於這些時鐘信號的相位的相位參數Nx可與X個相位中的相位數量X不相同。此外，有關於前述的一些時鐘信號的相位(例如，時鐘信號ck(π+π*(0/Nx))的相位為(π+π*(0/Nx))，時鐘信號ck(π+π*(1/Nx))的相位為(π+π*(1/Nx))，時鐘信號ck(π*(0/Nx))的相位為(π*(0/Nx))，時鐘信號ck(π*(1/Nx))的相位為(π*(1/Nx)))的相位參數Nx可與前述的N個相位中的相位數量N不相關。作為舉例，在一些實施例中，有關於這些時鐘信號的相位的相位參數Nx可與N個相位中的相位數量N不相同。這僅僅是闡述的需要，並不表示對本發明範圍的限定。在其他一些實施例中，有關於這些時鐘信號的相位的相位參數Nx可與N個相位中的相位數量N相同。圖4根據本發明的一個實施例示出了圖3所示的注入電路INJ+和INJ-中的任一個的子電路。圖4所示的子電路可用於實施所述注入電路INJ+的兩個分支(例如，所述注入電路INJ+左邊的分支和右邊的分支)中的任意一個分支，以及可用於實施所述注入電路INJ-的兩個分支(例如，所述注入電路INJ-左邊的分支和右邊的分支)中的任意一個分支。作為舉例，圖4所示的架構的四個副本，例如，第一子電路，第二子電路，第三子電路以及第四子電路，可分別用於實施所述注入電路INJ+的兩個分支中的左邊的分支，所述注入電路INJ+的兩個分支中的右邊的分支，所述注入電路INJ-的兩個分支中的左邊的分支，所述注入電路INJ-的兩個分支中的右邊的分支。關於所述第一子電路，第一子電路的端VB可接收相位為(π+π*(0/Nx))的時鐘信號ck(π+π*(0/Nx))，而第一子電路的(NR+1)個開關{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)個金屬氧化物半導體場效應電晶體(MetalOxideSemiconductorFieldEffectTransistors，MOSFETs))可根據時鐘信號ck(π+π*(0/Nx))執行切換操作。此外，第一子電路的端{B[0],B[1],…,B[NR]}可接收對應於所述注入電路INJ+的兩個分支中的左邊的分支的數字權重控制信號，且用於該左邊分支的數字權重(1-W)可等於所述(NR+1)個開關{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)個MOSFET)中導通的開關的數量NR-ON(1)和所有的開關的總的數量(NR+1)的比值，其中，符號「NR-ON(1)」可表示區間範圍[0,NR+1]中的一個整數。作為舉例，假設用於該左邊分支的數字權重(1-W)不等於0。最終，數字NR-ON(1)可為區間範圍[0,NR+1]中的一個正整數。在一個實施例中，假設用於該左邊分支的數字權重(1-W)和用於注入電路INJ+的兩個分支中的另一個的分支(右邊的分支)的數字權重W均不等於0。最終，數字NR-ON(1)可為區間範圍[0,NR]中的一個正整數。關於所述第二子電路，第二子電路的端VB可接收相位為(π+π*(1/Nx))的時鐘信號ck(π+π*(1/Nx))，而第二子電路的(NR+1)個開關{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)個金屬氧化物半導體場效應電晶體(MetalOxideSemiconductorFieldEffectTransistors，MOSFETs))可根據時鐘信號ck(π+π*(1/Nx))執行切換操作。此外，第二子電路的端{B[0],B[1],…,B[NR]}可接收對應於所述注入電路INJ+的兩個分支中的右邊的分支的數字權重控制信號，且用於該右邊分支的數字權重W可等於所述(NR+1)個開關{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)個MOSFET)中導通的開關的數量NR-ON(2)和所有的開關的總的數量(NR+1)的比值，其中，符號「NR-ON(2)」可表示區間範圍[0,NR+1]中的一個整數。作為舉例，假設用於該右邊分支的數字權重W不等於0。最終，數字NR-ON(2)可為區間範圍[0,NR+1]中的一個正整數。在一個實施例中，假設用於該右邊分支的數字權重W和用於注入電路INJ+的兩個分支中的另一個的分支(左邊的分支)的數字權重(1-W)均不等於0。最終，數字NR-ON(2)可為區間範圍[0,NR]中的一個正整數。關於所述第三子電路，第三子電路的端VB可接收相位為(π*(0/Nx))的時鐘信號ck(π*(0/Nx))，而第三子電路的(NR+1)個開關{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)個金屬氧化物半導體場效應電晶體(MetalOxideSemiconductorFieldEffectTransistors，MOSFETs))可根據時鐘信號ck(π*(0/Nx))執行切換操作。此外，第三子電路的端{B[0],B[1],…,B[NR]}可接收對應於所述注入電路INJ-的兩個分支中的左邊的分支的數字權重控制信號，且用於該左邊分支的數字權重(1-W)可等於所述(NR+1)個開關{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)個MOSFET)中導通的開關的數量NR-ON(3)和所有的開關的總的數量(NR+1)的比值，其中，符號「NR-ON(3)」可表示區間範圍[0,NR+1]中的一個整數。作為舉例，假設用於該左邊分支的數字權重(1-W)不等於0。最終，數字NR-ON(3)可為區間範圍[0,NR+1]中的一個正整數。在一個實施例中，假設用於該左邊分支的數字權重(1-W)和用於注入電路INJ-的兩個分支中的另一個的分支(右邊的分支)的數字權重W均不等於0。最終，數字NR-ON(3)可為區間範圍[0,NR]中的一個正整數。關於所述第四子電路，第四子電路的端VB可接收相位為(π*(1/Nx))的時鐘信號ck(π*(1/Nx))，而第三子電路的(NR+1)個開關{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)個金屬氧化物半導體場效應電晶體(MetalOxideSemiconductorFieldEffectTransistors，MOSFETs))可根據時鐘信號ck(π*(1/Nx))執行切換操作。此外，第四子電路的端{B[0],B[1],…,B[NR]}可接收對應於所述注入電路INJ-的兩個分支中的右邊的分支的數字權重控制信號，且用於該右邊分支的數字權重W可等於所述(NR+1)個開關{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)個MOSFET)中導通的開關的數量NR-ON(4)和所有的開關的總的數量(NR+1)的比值，其中，符號「NR-ON(4)」可表示區間範圍[0,NR+1]中的一個整數。作為舉例，假設用於該右邊分支的數字權重W不等於0。最終，數字NR-ON(4)可為區間範圍[0,NR+1]中的一個正整數。在一個實施例中，假設用於該右邊分支的數字權重W和用於注入電路INJ-的兩個分支中的另一個的分支(左邊的分支)的數字權重(1-W)均不等於0。最終，數字NR-ON(4)可為區間範圍[0,NR]中的一個正整數。根據本實施例，前述的第一子電路、第二子電路、第三子電路以及第四子電路中的每一個均可視為電流接收器(currentsink)。通過使用所述第一子電路、所述第二子電路、所述第三子電路以及所述第四子電路，圖3所示的注入電路INJ+和INJ-可根據所述一組數字權重控制信號，例如，攜帶數字權重{{(1-W),W},{(1-W),W}}的數字權重控制信號，選擇性地將所述一組時鐘信號，例如時鐘信號ck(π+π*(0/Nx))，時鐘信號ck(π+π*(1/Nx))，時鐘信號ck(π*(0/Nx))，時鐘信號ck(π*(1/Nx))，混頻至所述振蕩器電路。為簡潔起見，本實施例與其他實施例的相似之處不再贅述。通常，對應於所述(NR+1)個開關{MS(0),MS(1),…,MS(NR)}的子路徑的數量Ns與前述的相位數量N可不相關。作為舉例，在一些實施例中，對應於所述(NR+1)個開關{MS(0),MS(1),…,MS(NR)}的子路徑的數量Ns與N個相位中的相位數量N可不相同。這僅僅是闡述的需要，並不表示對本發明範圍的限定。在其他一些實施例中，對應於所述(NR+1)個開關{MS(0),MS(1),…,MS(NR)}的子路徑的數量Ns與N個相位中的相位數量N可相同。此外，對應於所述(NR+1)個開關{MS(0),MS(1),…,MS(NR)}的子路徑的數量Ns與前述的有關於一些時鐘信號的相位的相位參數Nx(例如，圖3所示的時鐘信號ck(π+π*(0/Nx))的相位為(π+π*(0/Nx))，時鐘信號ck(π+π*(1/Nx))的相位為(π+π*(1/Nx))，時鐘信號ck(π*(0/Nx))的相位為(π*(0/Nx))，時鐘信號ck(π*(1/Nx))的相位為(π*(1/Nx)))可不相關。作為舉例，在一些實施例中，對應於所述(NR+1)個開關{MS(0),MS(1),…,MS(NR)}的子路徑的數量Ns與有關於上述的一些時鐘信號的相位的相位參數Nx可不相同。這僅僅是闡述的需要，並不表示對本發明範圍的限定。在其他一些實施例中，對應於所述(NR+1)個開關{MS(0),MS(1),…,MS(NR)}的子路徑的數量Ns與有關於上述的一些時鐘信號的相位的相位參數Nx可相同。根據一些實施例，可根據所述一組數字控制信號選擇性地將所述一組時鐘控制信號合併至所述多個級中的一個特定級來控制數字控制相移振蕩器16中的振蕩器(更特別的，為所述振蕩器電路)的輸出信號的相移。作為舉例，可根據所述一組數字控制信號選擇性地將所述一組時鐘控制信號中的至少一部分(例如，一部分或全部)注入至所述特定級來控制數字控制相移振蕩器16中的振蕩器(更特別的，為所述振蕩器電路)的輸出信號的相移，其中，前述的所述一組時鐘信號的至少一部分的信號數量與所述一組數字控制信號攜帶的一組數字權重值相對應。為簡潔起見，這些實施例與其他實施例的相似之處不再贅述。根據一些實施例，可根據所述一組數字控制信號選擇性地將所述一組時鐘控制信號合併至所述多個級中的一個特定級以及根據另一組數字控制信號選擇性地將另一組時鐘控制信號合併至所述多個級中的另一個級，來控制數字控制相移振蕩器16中的振蕩器(更特別的，為所述振蕩器電路)的輸出信號的相移。作為舉例，可根據所述一組數字控制信號選擇性地將所述一組時鐘控制信號中的至少一部分(例如，一部分或全部)注入至所述特定級以及根據所述另一組數字控制信號選擇性地將所述另一組時鐘控制信號中的至少一部分(例如，一部分或全部)注入至所述另一個級，來控制數字控制相移振蕩器16中的振蕩器(更特別的，為所述振蕩器電路)的輸出信號的相移，其中，前述的所述一組時鐘信號的至少一部分的信號數量與所述一組數字控制信號攜帶的一組數字權重值相對應，前述的所述另一組時鐘信號的至少一部分的信號數量與所述另一組數字控制信號攜帶的一組數字權重值相對應。作為舉例，所述另一組時鐘信號與所述一組時鐘信號相同。為簡潔起見，這些實施例與其他實施例的相似之處不再贅述。圖5為本發明的另一個實施例的用於在電子設備中執行相移控制以實現時鐘恢復的裝置20的示意圖。其中，本實施例的裝置20可包括圖1所示的架構中的部分組件。與圖1所示的架構相比，裝置20可包括一個內嵌有模擬相位旋轉器的混合低通濾波器電路25用於替代前述的數字低通濾波器15，還可包括一個電壓控制相移振蕩器26用於替代前述的數字控制相移振蕩器16。此外，由於混合低通濾波器電路25裝備有模擬相位旋轉器，因此前述的一組數字控制信號可被替換為來自混合低通濾波器電路25的一組模擬控制信號，其中，相移與所述一組模擬控制信號相對應，且所述一組模擬控制信號攜帶有一組模擬權重用於替換前述的一組數字權重，並用於選擇性混頻所述一組時鐘信號。作為舉例，類似於數字控制相移振蕩器16，電壓控制相移振蕩器26也可包括一組時鐘接收端和多個級，以及還包括具有模擬控制端的一個或多個混頻電路(例如，一個或多個具有模擬控制端的注入電路)。前述的具有模擬控制端的一個或多個混頻電路可用於根據所述一組模擬控制信號選擇性地將所述一組時鐘信號混頻至所述多個級中的一個級或多個級。此外，圖5所示的迴路(例如，由採樣電路12、解串器13、相位檢測器14、混合低通濾波器電路25以及電壓控制相移振蕩器26所形成的迴路)可視為時鐘恢復迴路。為簡潔起見，本實施例與其他實施例的相似之處不再贅述。圖6根據本發明的一個實施例示出圖5中所示的電壓控制相移振蕩器26的一種控制方案。作為舉例，圖3所示的注入電路INJ+和INJ-可替換為圖6所示的架構中處於下半部分的模擬注入電路INJ，用於實現圖5所示的電壓控制相移振蕩器26。根據本實施例，時鐘信號CK0具有相位0°，時鐘信號CK180具有相位180°，時鐘信號CK(x)具有相位x°，時鐘信號CK(x+180)具有相位(x+180)°可作為所述一組時鐘信號的舉例，且用於接收時鐘信號CK0，CK180，CK(x)，以及CK(x+180)的時鐘端可作為電壓控制相移振蕩器26的一組時鐘接收端的舉例。此外，電壓控制端VC和VCB可作為前述的電壓控制相移振蕩器26的一個或多個混頻電路的模擬控制端的舉例。如圖6所示，模擬注入電路的不同分支可共享與這些分支電連接的電流源IWI的電流IWI。為簡潔起見，本實施例與其他實施例的相似之處不再贅述。本發明所述描述的裝置和技術的各部分可獨立使用，或合併使用，或以本發明前面並未描述的其他方式使用，因此，本發明不限於前面所描述的或附圖所示出的組件的應用或排布。例如，一個實施例中描述的部件也可與其他實施例描述的部件以任何方式進行組合。權利要求書中用以修飾元件的「第一」、「第二」，「第三」等序數詞的使用本身未暗示任何優先權、優先次序、各元件之間的先後次序、或所執行方法的時間次序，而僅用作標識來區分具有相同名稱(具有不同序數詞)的不同元件。本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何本領域技術人員，在不脫離本發明的精神和範圍內，當可做些許的更動與潤飾，因此本發明的保護範圍當視權利要求所界定者為準。當前第1頁1 2 3