矽通孔的射頻測試結構及寄生提取方法
2023-06-11 06:20:16 1
矽通孔的射頻測試結構及寄生提取方法
【專利摘要】本發明公開了一種矽通孔的射頻測試結構，由測試結構一和開路去嵌結構二組成。測試結構一包括GSG焊盤結構的埠一和埠二，埠一和二的信號端和通過頂層金屬一短路連接，被測試矽通孔設置於埠一和二的信號端之間，被測試矽通孔的頂部和頂層金屬一連接、底部和背面金屬二連接；埠一和二的地端都分別通過接地矽通孔陣列和背面金屬二相連。開路去嵌結構二和測試結構一去除了頂層金屬一和被測試矽通孔後的結構相同。本發明還公開了一種矽通孔的射頻測試結構的寄生提取方法。本發明能提高矽通孔的寄生電阻和寄生電感的測試的準確性，能減少測試結構的面積，降低工藝成本。
【專利說明】矽通孔的射頻測試結構及寄生提取方法
【技術領域】
[0001]本發明涉及半導體集成電路製造領域，特別是涉及一種矽通孔的射頻測試結構。本發明還涉及一種矽通孔的射頻測試結構的寄生提取方法。
【背景技術】
[0002]矽通孔(Through Si via，TSV)工藝是一種新興的集成電路製作工藝，將製作在矽片上表面的電路通過矽通孔中填充的金屬連接至矽片背面，結合三維封裝工藝，使得IC布局從傳統二維並排排列發展到更先進三維堆疊，這樣元件封裝更為緊湊，通過縮短晶片引線距離，可以極大的提高電路的頻率特性和功率特性。矽通孔工藝應用廣泛，適合用作多方面器件性能提升。如將其用於無線區域網與手機中功率放大器，將極大的提高電路的頻率特性和功率特性。
[0003]評價矽通孔的主要參數是寄生電感和寄生電阻，由於寄生電感和寄生電阻比較小，對測試的要求非常高。目前業界常用的測試結構使用兩個TSV串聯的方法來測試並提取，如圖1A所示，是現有矽通孔的射頻測試結構的俯視圖；現有矽通孔的射頻測試結構101包括由一信號端102a和兩個地端102b組成呈地-信號-地(GSG)結構的埠一，以及由一信號端103a和兩個地端103b組成呈地-信號-地(GSG)結構的埠二，信號端102a、103a以及地端102b、103b都是由金屬刻蝕形成。信號端102a和金屬條104a相連，信號端102b和金屬條104b相連。如圖1B所示，是沿圖1A中的CC』線的剖面圖；第一個TSV105a和第二個TSV105b設置在信號端102a和信號端103a之間，其中第一個TSV105a的頂部和金屬條104a相連，第二個TSV105b的頂部和金屬條104b相連，第一個TSV105a和第二個TSV105b的底部都和底部金屬106相連。通過在信號端102a和信號端103a之間加入射頻信號實現對兩個TSV105a和105b的測試。
[0004]現有矽通孔的射頻測試結構還要包括一個開路去嵌結構和一個通路去嵌結構，如圖1C所示，是現有矽通孔的射頻測試結構的開路去嵌結構的俯視圖；開路去嵌結構107包括由一信號端108a和兩個地端108b組成呈地信號地(GSG)結構的埠一，以及由一信號端109a和兩個地端109b組成呈地-信號-地(GSG)結構的埠二。開路去嵌結構107和射頻測試結構101的區別在於:開路去嵌結構107的信號端108a和信號端109a沒有TSV以及和TSV連接的金屬條和背面金屬。
[0005]如圖1D所示，是現有矽通孔的射頻測試結構的通路去嵌結構的俯視圖；通路去嵌結構110包括由一信號端Illa和兩個地端Illb組成呈地-信號-地(GSG)結構的埠一，以及由一信號端112a和兩個地端112b組成呈地-信號-地(GSG)結構的埠二。通路去嵌結構110和開路去嵌結構107的區別在於:通路去嵌結構110的信號端108a和信號端109a還連接由金屬條113。[0006]上述現有結構能夠提取到比較精確的寄生電感和寄生電阻，但是也存在著一些缺陷，導致測試結果會有一定誤差，兩個TSV串聯後會產生互感，這部分很難去除，雖然可以通過加大兩個TSV之間的距離的方法來減小或消除互感影響，但是這也會增加兩個TSV背面連接部分的寄生電阻，而且還會增加面積；另外從去嵌方面看，該方法需要配備一個開路結構和一個通路結構，去嵌結構多，佔用晶片的面積也多，成本較高。
【發明內容】
[0007]本發明所要解決的技術問題是提供一種矽通孔的射頻測試結構，能提高矽通孔的寄生電阻和寄生電感的測試的準確性，能減少測試結構的面積，降低工藝成本。為此，本發明還提供一種矽通孔的射頻測試結構的寄生提取方法。
[0008]為解決上述技術問題，本發明提供的矽通孔的射頻測試結構由測試結構一和開路去嵌結構二組成。
[0009]所述測試結構一包括埠 一和埠二，所述埠 一和所述埠 二都分別由一個地-信號-地焊盤組成，所述埠一的信號端和兩個地端的距離大於等於150微米，所述埠二一的信號端和兩個地端的距離大於等於150微米；所述埠一的信號端和所述埠二的信號端通過頂層金屬一短路連接，被測試矽通孔設置於所述埠一的信號端和所述埠二的信號端之間，所述被測試矽通孔的頂部和所述頂層金屬一連接、所述被測試矽通孔的底部和形成於矽片背面的背面金屬二連接；所述埠一和所述埠二的各所述地端都分別通過一接地矽通孔陣列和所述背面金屬二相連。
[0010]所述開路去嵌結構二和所述測試結構一去除了所述頂層金屬一和所述被測試矽通孔後的結構相同。
[0011]進一步的改進是，所述接地矽通孔陣列的面積至少為所述被測試矽通孔的面積的兩倍。
[0012]進一步的改進是，所述接地矽通孔陣列和所述被測試矽通孔之間的距離為200微米以上。
[0013]進一步的改進是，所述背面金屬二為一塊狀結構。
[0014]為解決上述技術問題，本發明提供的矽通孔的射頻測試結構的寄生提取方法包括如下步驟:
[0015]步驟一、測試所述測試結構一的埠一和埠二之間的散射參數一，並將該散射參數一轉化為導納參數一。
[0016]步驟二、測試所述開路去嵌結構二的埠一和埠二之間的散射參數二，並將該散射參數二轉化為導納參數二。
[0017]步驟三、將所述導納參數一減去所述導納參數二得到開路去嵌後導納參數三，將所述導納參數三轉換為阻抗參數，由所述阻抗參數的實部得到所述被測試矽通孔的寄生電阻、由所述阻抗參數的虛部得到所述被測試矽通孔的寄生電感。
[0018]本發明測試結構中僅需設置一個被測試矽通孔就能實現矽通孔的寄生參數的提取，能夠消除現有技術中採用兩個被測試矽通孔時矽通孔之間會產生互感所造成的誤差，所以本發明能夠提高矽通孔的寄生電阻和寄生電感的測試的準確性。本發明採用一個被測試矽通孔還能夠減少測試結構的面積，降低工藝成本。本發明只需採用一個開路去嵌結構就能實現去嵌，相對於現有技術中的去嵌結構需要開路和閉路兩種去嵌結，本發明的去嵌結構所佔用的晶片面積更小，從而能進一步的減少測試結構的面積，降低工藝成本。【專利附圖】
【附圖說明】
[0019]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0020]圖1八是現有矽通孔的射頻測試結構的俯視圖；
[0021]圖18是沿圖1八中的線的剖面圖；
[0022]圖1(:是現有矽通孔的射頻測試結構的開路去嵌結構的俯視圖；
[0023]圖10是現有矽通孔的射頻測試結構的通路去嵌結構的俯視圖；
[0024]圖2八是本發明實施例矽通孔的射頻測試結構的測試結構一的俯視圖；
[0025]圖28是沿圖2八中的…線的剖面圖；
[0026]圖2(:是沿圖2八中的88』線的剖面圖；
[0027]圖20是本發明實施例矽通孔的射頻測試結構的開路去嵌結構二的俯視圖；
[0028]圖3八是本發明實施例矽通孔的射頻測試結構的測試結構一的等效電路圖；
[0029]圖38是本發明實施例矽通孔的射頻測試結構的測試結構一的開路去嵌後的等效電路圖；
[0030]圖4八是本發明實施例方法提取的寄生電感和仿真的對比曲線；
[0031]圖48是本發明實施例方法提`取的寄生電阻和仿真的對比曲線。
【具體實施方式】
[0032]如圖2八所示，是本發明實施例矽通孔的射頻測試結構的測試結構一的俯視圖；如圖28所示，是沿圖2八中的線的剖面圖；如圖2(:所示，是沿圖2八中的88』線的剖面圖；如圖20所示，是本發明實施例矽通孔的射頻測試結構的開路去嵌結構二的俯視圖。本發明實施例矽通孔的射頻測試結構由測試結構一1和開路去嵌結構二 8組成。
[0033]所述測試結構一 1包括埠一和埠二，所述埠一由一信號端23和兩個地端26組成，呈地-信號-地(630結構；所述埠二由一信號端33和兩個地端36組成，呈地-信號-地(⑶幻結構；信號端23和33和地端26和36都是由形成於矽片正面的金屬焊盤組成。
[0034]所述埠一的信號端23和兩個地端26的距離大於等於150微米，所述埠二一的信號端33和兩個地端36的距離大於等於150微米。所述信號端23和所述信號端33呈一直線，所述信號端23和所述信號端33兩側的所述地端26和對應的地端36的也分別位
於一直線上。
[0035]所述埠一的信號端23和所述埠二的信號端33通過頂層金屬一 4短路連接，被測試矽通孔5設置於所述埠一的信號端23和所述埠二的信號端33之間，所述被測試矽通孔5的頂部和所述頂層金屬一 4連接、所述被測試矽通孔5的底部和形成於矽片背面的背面金屬二7連接。
[0036]所述埠一和所述埠二的各所述地端26和36都分別通過一接地矽通孔陣列6和所述背面金屬二 7相連。
[0037]所述接地矽通孔陣列6的面積至少為所述被測試矽通孔5的面積的兩倍。所述接地矽通孔陣列6和所述被測試矽通孔5之間的距離為200微米以上。
[0038]所述背面金屬二 7為一塊狀結構，通過同一塊狀結構將所述接地矽通孔陣列6和所述被測試矽通孔5的底部連接在一起。[0039]所述開路去嵌結構二 8和所述測試結構一 I去除了所述頂層金屬一 4和所述被測試矽通孔5後的結構相同。所述開路去嵌結構二 8的埠一由一信號端9a和兩個地端9b組成，呈地-信號-地(GSG)結構；所述埠 二由一信號端IOa和兩個地端IOb組成，呈地-信號-地(GSG)結構；信號端9a和IOa和地端IOb和IOb都是由金屬焊盤組成。所述埠一和所述埠二的各所述地端9b和IOb都分別通過一接地矽通孔陣列11和背面金屬二相連。
[0040]本發明實施例中通過背面金屬二 7的設置能保證測試過程中測試結構的背面能夠和測試機臺的底座良好接觸，所述測試結構一 I通過四個地端2b和3b接地，能夠保證所述被測試矽通孔5良好接地。
[0041]所述接地矽通孔陣列6和所述被測試矽通孔5之間的距離設置為200微米以上，能夠消除所述接地矽通孔陣列6和所述被測試矽通孔5之間的影響；同時將所述接地矽通孔陣列6和所述被測試矽通孔5之間的距離設置為200微米以上，並不會帶來增加測試結構的面積的問題，因為現有常用的GSG焊盤結構的測試埠最普遍的探針其信號端到接地端的距離為150微米，這樣要保證所述接地矽通孔陣列6和所述被測試矽通孔5之間的距離為200微米以上，所述信號端2a和3a到所述被測試矽通孔5的連線距離不需要很長，不會影響到測試結構的面積。
[0042]另外，因為所述接地矽通孔陣列6都是由多個矽通孔組成的陣列結構，且所述接地矽通孔陣列6的面積設置為為所述被測試矽通孔5的面積的兩倍以上，以及考慮到背面金屬二能夠和測試機臺的底座良好接觸，這樣本發明的地端2b和3b的寄生效應可以忽略不計。
[0043]如圖3A所示，是本發明實施例矽通孔的射頻測試結構的測試結構一的等效電路圖；該等效電路包括:
[0044]第一寄生電容Coxl，為所述信號端2a和所述矽片襯底之間的寄生電容。
[0045]第二寄生電容Cox2，為所述信號端3a和所述矽片襯底之間的寄生電容。
[0046]第一寄生電阻R1，為所述信號端2a和所述被測試矽通孔5之間的所述頂層金屬一4的寄生電阻。
[0047]第二寄生電阻R2，為所述信號端3a和所述被測試矽通孔5之間的所述頂層金屬一4的寄生電阻。
[0048]第一寄生電感LI，為所述信號端2a和所述被測試矽通孔5之間的所述頂層金屬一4的寄生電感。
[0049]第二寄生電感L2，為所述信號端2a和所述被測試矽通孔5之間的所述頂層金屬一4的寄生電感。
[0050]矽通孔寄生電阻RTSV，為所述被測試矽通孔5的寄生電阻。
[0051]矽通孔寄生電感LTSV，為所述被測試矽通孔5的寄生電感。
[0052]如圖3B所示，是本發明實施例矽通孔的射頻測試結構的測試結構一的開路去嵌後的等效電路圖。和圖3A所示的等效電路圖相比，開路去嵌後的等效電路圖去除了所述第一寄生電容Coxl和所述第二寄生電容Cox2。
[0053]本發明實施例矽通孔的射頻測試結構的寄生提取方法包括如下步驟:
[0054]步驟一、測試所述測試結構一 I的埠一和埠二之間的散射參數一 S，並將該散射參數一 3轉化為導納參數一 X。
[0055]步驟二、測試所述開路去嵌結構二 8的埠一和埠二之間的散射參數二 30，並將該散射參數二 30轉化為導納參數二 10。
[0056]步驟三、將所述導納參數一 X減去所述導納參數二得到開路去嵌後導納參數三 將所述導納參數三轉換為阻抗參數20』。由所述阻抗參數20』的實部得到所述
被測試矽通孔5的寄生電阻奶^、由所述阻抗參數的虛部得到所述被測試矽通孔5的寄生電感；即:
[0057]1/137=1111叫((20, 12十20，21〉/2 0)，其中。=2 X 1 X 打一!^，:^6(? 為頻率。
[0058]1^X87=1-681 ((20, 12十20，21〉/2)。`
[0059]如圖4八所示，是本發明實施例方法提取的寄生電感和仿真的對比曲線；如圖48所示，是本發明實施例方法提取的寄生電阻和仿真的對比曲線。圖4八和圖48中所對應的被測試矽通孔為由長為35微米，寬為2.5微米，深度為100微米，間距為4微米的8根矽通孔組成的陣列，被測試矽通孔的材料為鎢。圖4八和圖48中對應的點線為根據本發明實施例的測試結構經過本發明方法的實際測量得到的開路去嵌以後的數據。圖4八和圖48中線狀曲線的數據為使用21乂軟體仿真的被測被測試矽通孔的數據，仿真時僅仿真被測試矽通孔、不包括則試焊盤和連線等。由圖4八和圖48可以看出，本發明實施例的測量結果和仿真結構吻合得非常好。所以本發明實施例能夠提高矽通孔的寄生電阻和寄生電感的測試的準確性。
[0060]以上通過具體實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護範圍。
【權利要求】
1.一種矽通孔的射頻測試結構，其特徵在於:射頻測試結構由測試結構一和開路去嵌結構二組成； 所述測試結構一包括埠 一和埠二，所述埠 一和所述埠 二都分別由一個地-信號-地焊盤組成，所述埠一的信號端和兩個地端的距離大於等於150微米，所述埠二一的信號端和兩個地端的距離大於等於150微米；所述埠一的信號端和所述埠二的信號端通過頂層金屬一短路連接，被測試矽通孔設置於所述埠 一的信號端和所述埠 二的信號端之間，所述被測試矽通孔的頂部和所述頂層金屬一連接、所述被測試矽通孔的底部和形成於矽片背面的背面金屬二連接；所述埠一和所述埠二的各所述地端都分別通過一接地矽通孔陣列和所述背面金屬二相連； 所述開路去嵌結構二和所述測試結構一去除了所述頂層金屬一和所述被測試矽通孔後的結構相同。
2.如權利要求1所述的矽通孔的射頻測試結構，其特徵在於:所述接地矽通孔陣列的面積至少為所述被測試矽通孔的面積的兩倍。
3.如權利要求1所述的矽通孔的射頻測試結構，其特徵在於:所述接地矽通孔陣列和所述被測試矽通孔之間的距離為200微米以上。
4.如權利要求1所述的矽通孔的射頻測試結構，其特徵在於:所述背面金屬二為一塊狀結構。
5.如權利要求1所述的矽通孔的射頻測試結構的寄生提取方法，其特徵在於，包括如下步驟: 步驟一、測試所述測試結構一的埠一和埠二之間的散射參數一，並將該散射參數一轉化為導納參數一； 步驟二、測試所述開路去嵌結構二的埠一和埠二之間的散射參數二，並將該散射參數二轉化為導納參數二； 步驟三、將所述導納參數一減去所述導納參數二得到開路去嵌後導納參數三，將所述導納參數三轉換為阻抗參數，由所述阻抗參數的實部得到所述被測試矽通孔的寄生電阻、由所述阻抗參數的虛部得到所述被測試矽通孔的寄生電感。
【文檔編號】H01L23/544GK103839921SQ201210487424
【公開日】2014年6月4日 申請日期:2012年11月26日 優先權日:2012年11月26日
【發明者】黃景豐 申請人:上海華虹宏力半導體製造有限公司