利用檢測閘門氧化矽層中氮化物含量的半導體元件製成方法
2023-06-11 20:37:11 1
專利名稱：利用檢測閘門氧化矽層中氮化物含量的半導體元件製成方法
技術領域：
本發明涉及半導體器件的工藝及集成電路的製造。具體地說，本發明涉及一種生成閘門氧化矽層，內含有氮化物並以檢測氮化物濃度決定生成薄的閘門層於MOS結構，應用於邏輯元件。
背景技術：
我們可認知此發明應用更廣泛的運用價值，例如，此發明可用於各類式元件像動態隨機存取存儲器，靜態隨機存取存儲器，(SRAM)，專用集成電路(ASIC)，微處理器，微控制器，Flash存儲器及其他。
集成電路或「IC」，涉及將無數相連通的元件組製造於單一晶體片上含不百萬的元件。現今的IC所提供的表現度及設計複雜度是遠遠超過以往的想像。為要取得複雜度的改善及增加線路密度(即，單位晶片面積內能被裝入的元件數目)，最小化元件的大小規格，又稱為元件的「身量規格」(Geometry)，因代代IC而變得愈來愈小。
增加線路的密度不但改變IC的複雜度及表現度更提供了最低價的元件器給顧客。一座IC製造廠，須花費動輒百萬，或十億，美元的造價。各廠有其相對的晶圓處理量，而每一片晶圓又有其相對的元件數。因此，若我們能將各個IC做得愈小，更多的元件就將可作入單一晶片，於是增加該製造廠的元件產出量。
而要將元件做小，因每個製程有其極限，故是個很難的挑戰。也就是說，一種製程組合方式通常只能做到小某種大小規格，再過，則須要不改變製程或改變元件鋪展的設計。有一種極限例子就是閘門氧化矽層阻擋住雜質促閘門外擴散至其下通道的能力，這種能力決定了三相電晶體元件的可靠度(reliability)。
同可作例證的是，離子滲入雜質能促閘門間游離入通道間造成負面影響。硼雜質常使用於滲入閘門，因其原子小且移動率快，常滲入閘門區內。這種硼遷移常始於閘門層，包括多晶矽層，穿過氧化矽層，到達通道(channel)區內。因硼乃帶電雜質，它們通常影響三相電晶體元件之起始電壓(ThveShold Voltage)值造成其值之平移，其他限制包括高的價電子滯留(T rapping)率，P-型通道次起始(sub-threshold)電壓反轉值之惡化(degradation)，較差的三相電晶體的可靠度，極其他。
由上觀之，改良製程以製造更佳半島元件是件必要之事。
發明內容
本發明涉及及半導體器件的工藝及其集成電路的製造。具體說，本發明涉及一種生成閘門氧化矽層，內含氮化物，並以隨時檢測氮化物濃度方式生成的薄的閘門層於MOS元件結構中應用於存儲元件體。我們可認知此發明有更廣泛的運用價值。例如，此發明可應用於各類型元件體像靜態隨機存取存儲器(SRAM)，特殊用途集成電路元件體(ASIC)，微處理器，微控制器，Flash存儲器及其他。
在一具體實施例中，本發明提供一種製程方法用於生產製造集成電路元件體。
此製程方法包括將一片測試晶圓(test wafer)引入生產晶圓流程的晶圓群去形成一個製程實驗組。每片組內晶圓都是經過閘門氧化層生長的製程。此乃步驟將整組的晶圓插入生產閘門氧化矽製程作介電層生長，即閘門氧化層。此方法，形成氮氧化矽層物質於預定的厚度低於40埃(Angstrons)，在預定的溫度在含氮物及含氧物形成氣體中，個別的或混合的。此方法，促整生產組中取出測試晶圓，作第二層的氧化，形成氮氧化矽層後第二個厚度，此厚度多少非常大取決於氮在氮氧化矽層中的含量。此方法，判定在第一預定厚度及第而厚度間厚度值的差別。一個步驟，可茲以氮含量在整組間的差異分布，來決定在第一厚度預定後其晶圓的氮含量。
在另一具體實施例中，本發明提供另一種製程方法用於生產製造集成電路元件體。此方法包括準備一群測試晶片，可依號辨認為由1到N，其中N是整數且大於1。任一測試晶片上都包括預先決定好厚度的電介質材料。此預先決好的厚度基本上在所有測試晶片上都是一樣的。此方法包括引入預先設計好氮含量濃度值到一群不同濃度值的晶片組並辨視其值為1到N。此方法繼續從1到N以不同濃度引入到不同的測試晶片標示為1到N，直到所有預定濃度都以被從1到N個別引入到測試晶片標號或1到N。此方法是將所有測試晶片接著接受到一個氧化的環境，以選擇好的狀況，使讓電介質層能再生長在測試晶片上。此種測試晶片的再生長是依其預定電介質氮含量濃度而決定的。此方法測量每一個測試晶片的電介質材料厚度從1到N。其厚度值則依測試晶片歸類為1到N。此方法建立對應關係從厚度值指標1到N，個別對應到預定氮濃度指標1到N。
非常多的益處可由此發明取代傳統方法。例如，此方法利用傳統測量技術而簡易好用。在其他含蓄體，此發明提高更高的良率，其以每晶片上晶粒數為單位。更加的，此方法提供一種製作程序和傳統的製程技術和設備均為匹配。優先的，此方法應將可應用於不同的元件生產。譬如存儲器，ASIC，微處理器和其他元件。從不同的含蓄體，此方法都將得到更多不同的優勢。這些或其他優勢，將於此節或特別的下節介紹。
有關此發明的目的、特徵及優點如將於比照細節描述及隨同的附圖作更詳盡描述如下
圖1是依本發明一個實施例的半導體元件的簡明切面圖。
圖2是依本發明的另一實施例的半導體元件的簡明切面圖。
圖3是依本發明一個實施例的簡明的檢測圖表。
圖4是依本發明一個實施例的簡明的檢測圖表。
圖5是依本發明一個實施例的簡明厚度圖表投射相對氮化物含量，由圖4的方法測量取得。
具體實施例方式
本發明涉及半導體器件的工藝及集成電路的製造。具體地說，本發明涉及一種生成閘門氧化矽層，內含氮肥化物成份，並以檢測氮化物濃度生成閘門層於MOS元件結構中應用於存儲器生成。我們可認知此發明應有更廣泛的運用價值，例如，此發明可應用於各類元件像靜態隨機存取存儲器(SRAM)，特殊用途集成電路元件(ASIC)，微處理器，微控制器，Flash存儲器及其他。
圖1是依本發明一個實施例的半導體元件的簡明切面圖100。此圖僅作例子，不能僅依之而局限本發明申求有效的範圍。本領域技術人員，可從此發明悟出許多其他的新變數，改造方式和新取代方法。
如圖所示，圖100包含各項特徵如閘門體101，包括含硼成份雜質，連同極/集極區域完整定義一個MOS三相電晶體。此含硼成份雜質從閘門區擴散透過閘門之下。在系列製程熱效應107下，上述擴散作用會頻繁發生。含硼成份的雜質，通常很小，常聚集堆在通道區109門，由於有此硼雜質擴散的現象，製程的限制就很多。此限制包含須考慮發生正向起始電壓(Threshold Voltage)的平移，次起始(Sub-threshold)切換值的增加，電子井陷的增加，及其他許多可靠度的問題。基於此，許多技術都研發來設法減少甚或阻止任何硼遷移到通道區的發生。這些技術都將在本文中被介紹、描述、尤其於以下文。
圖2是依本發明另一實施例的半導體元件的簡明切面圖。此圖僅作例證，不能依此而局限本發明有效的範圍。本技術領域者，不難從此發明而認出許多其他新變數，改造方式和取代方法。如圖所示，圖項包括形成氮氧化矽層201於閘門替之下。依之，含硼雜質被保留在閘門區203而大量減少進入通道區其直接位於閘門閘門區之下。通常我們很困難去控制多少量的含氮分子進入氮氧化矽層膜內。亦即，雜質濃度很難測量，而且只能被生量線外特別檢測系統來測量，其造成負擔和困難。依之，這樣一來的層膜幾乎無法在合理的準確度內測量它們的厚度尤其當膜是如此薄到傳統使用閘門層的結構的厚度。因此，我們研發了一個技巧以檢測氮成份在膜內的濃度利用到下列方法且描述於下。
依本發明一個實施例，一種檢測氮成份雜質濃度在閘門層膜中的方法。在此說明提供如下1、提供半導體基底晶元片於生產流程伴隨生產晶片或不隨生產晶片；2、形成氧化層於基底上使用水蒸氣(即，低於750℃)；3、引入含一氧化氮NO(或二氧化氮NO2)的氣體，在預先設足溫度下，以將含氮分子注入到氧化層；4、維持薄膜厚度在預先決定數值稍低於30埃(Augstrom)，而其厚度在其他晶片有不同氮成份濃度者，都大致相同在同一範圍；5、進行快速熱氧化在此已氮化(Nitrided)薄膜上，以使它長厚數些達到最後厚度，此長厚已知令受多少氮分子成份存留在氧化矽膜中的影響。
6、利用精圓測量儀(ellipsometer)量測膜最後厚度；7、利用氮含量檢測分析製成交叉圖表對應厚度增長(thickness difference)從最後厚度比照定的厚度。
8、判定含氮分子在氧化矽膜內的濃度；9、利用此檢測步驟，結果調整必須改變的製程；10、再作上步驟去判定適合的氮分子濃度；11、若必須繼續其他步驟；上法是一連續步驟用來準備對應薄膜內氮分子濃度和熱工時間(或厚度)的關係。此關係資料將用來判定在任一閘門介電質層中氮分子的濃度。此方法更多細節，陳述於下列圖表中。
圖3是依本發明一個實施例的簡化圖式的檢測方法300。此圖僅作例子，不能依此而局限本發明的有效範圍。本技術領域者，不難從此發明而認出許多其他變數，改造方式和取代方法。首先，此方法準備一半導體基底片，用來作閘門層氧化形成。此方法形成閘門氧化層於一預定的厚度於基底片上利用到水蒸氣(即少於750℃)301。此方法亦引入一氧化氮NO(或二氧化氮NO2)等含氮物質在低溫時注入此含氮分子於氧化層膜。此層膜收受第一次熱工305而形成第一厚度A1321，其厚度受第一次熱工預定溫度的影響。在此，厚度是用一橢圓儀來測量，可像RudolphInstruments。所造的儀器，但也可以像其他。氮濃度的數值是由SIMS來決定，這些連續步驟，重複施作，以其他熱工時間(即，307，309，311)，形成其他厚度(即，A2323，A3325，A4327)和相關的濃度(即，333，335，337)。
圖4是依本發明一個實施例的簡示圖說明檢測的方法。此圖僅作例子，不能依此而局限本發明的有效範圍。本技術領域者，不難從此發明而認出許多其他變數，改造方法和取代方法。參見圖4，每一個基底(即，A1321，A2232，A3325，A4327)均接受快火熱工氧化(Rapid therinal Oxidation)或慢火爐熱氧化去形成在氮氧化矽上的厚度。最佳晶片上都相似。此製程的實施直到每個基底晶片都形成另加的氧化矽厚度a1，a2，a3，a4，其相對的總厚度則是B1403，B2405，B3407，B4409。使用更簡便方式，以橢圓儀測量各晶片總厚度。
僅供於例證，我提供了下列的關係a1＝B1-A1在此，a1是從快火熱工氧化或慢火爐熱氧化後薄膜厚度；B1是再氧化了氮氧化矽層後的總厚度；A1是氮化氧化矽層後的總厚度；此方法決定a1411，a2413，a3412，a4421。下一方法，對應再氧化後層的厚度於其相對的濃度值。由圖5作展示，它是一個簡易厚度圖投射出相對應的氮濃度使用到本發明領域內的圖4方法。此圖僅作例子，不能依此而局限本發明的有效範圍，本技術領域者，不難從此發明而認出許多其他變數，改造方式和取代方法。如示，此垂直的軸表示厚度以埃作單位，而此水平軸，交叉於垂直軸，表示的是氮分子成份的濃度。此方法建立一方式能投照厚度的增加到相對應的濃度切深，依照以上描述的所有程序步驟。
即是，這方法決定測試片厚度於垂直軸上，而決定濃度切深於橫軸上，而此法可供決定製程的氮濃度是否須調整改變。
權利要求
1.一種製造集成電路的工藝方法；此方法包括引入一測試晶片到生產流線晶片群中去形成一組製程實驗組，每個晶片都須尚未經閘門層介電質生成的製程步驟，導入此實驗組於閘門介電層生成的流程，形成氮氧化矽的薄膜到預定厚度不多於40埃，其於形成之溫度及氮成份，氧成份氣體的種類先須預選固定，把測試晶片從製作流程中取出施於第二次氧化步驟到前有氮氧化矽層膜增長出第二厚度。此第二厚度之值非常大是取決於氮成份在氮氧化矽層中的濃度；量出預定厚度和第二厚度間之差值；對照此差值到一組群資料其含氮濃度值在其預定薄膜厚度下已經整理採得。
2.如權利要求1所述的工藝方法，其特徵在於，第二氧化步驟是以快火熱工氧化於含氧成份的氣體中而完成。
3.如權利要求2所述的工藝方法，其特徵在於，第二厚度值是要比預定厚度值大。
4.如權利要求1所述的工藝方法，其特徵在於，其製程是指在流程線上的製程作產品生產用。
5.如權利要求1所述的工藝方法，其特徵在於，其第二氧化步驟是以高於900℃，操作於含氧分子成份的氣體環境中，
6.如權利要求1所述的工藝方法，其特徵在於，建立一關係標示圖，以標示厚度差值相對於氮濃度值；
7.如權利要求1所述的工藝方法，其特徵在於，是以至少橢圓儀來決定厚度。
8.如權利要求1所述的工藝方法，其特徵在於，所述氮氧化矽是以先形成氮氧化矽於晶片基底上後引入含氮物去形成氮氧化矽膜。
9.如權利要求1所述的工藝方法，其特徵在於，所述生成氮氧化矽層是包括離子植入氮成份物質進入氮氧化矽長於晶片之上。
10.如權利要求1所述的工藝方法，其特徵在於，所述測試晶片是所謂非產品用晶片。
11.一種製造集成電路存儲器元件的方法，其包括準備一群組測試晶片，可辯認號數從1到N，其中N是一個大於1的整數，各測試晶片都包括預定厚度的電介質長於測試晶片上，此預定厚度的介質層在每晶片上應大致一定厚度值，引入預定濃度量的氮成份到一群組中晶片，各有不同濃度，可辨認號數從1到N，其中N是一個大於1的整數而此預定的濃度號從1到N，將各個被引入於測試晶片標號從1到N，將各個測試晶片送入一個氧化的環境，在特定氧化狀況下去生長介電質層在每片晶片，已知生長結果是因各個測試晶片中預定氮濃度值的多少而改變，測量介電質材料的厚度於每個晶片從1到N，其厚度在每個晶片上不同各以辨視號從1到N；投射厚度值標從1到N對應到個別預定濃度標從1到N。
12.如權利要求11所述的方法，其特徵在於，其氧化生長環境是以快火熱工氧化製程進行。
13.如權利要求11所述的方法，其特徵在於，其N是一試片整數，至少大於5。
14.如權利要求11所述的方法，其特徵在於，其關係式建立是以厚度對應濃度。
15.如權利要求11所述的方法，其特徵在於，其各測試晶片是一矽晶片有同樣特性。
16.一種集成電路元件製程方法，其包括引入一測試晶片於一閘門介質形成的製程，形成一氮氧化矽層至預定的厚度小於40埃，在預定的製程溫度，使用含氮成份物質於測試片上，使之第二次氧化此氮氧化矽膜去形成增加的氧化膜於第二厚度，此第二厚度的生成，已知非常大取決於氮成份物質在氮氧化矽中的含量濃度，決定一種參數值即最少是第二厚度，利用此參數值去決定氮成份濃度在氮氧化矽膜中的數值。
17.如權利要求11所述的方法，其特徵在於，其所述參數是一厚度值04第二厚度值。
18.如權利要求11所述的方法，其特徵在於，其測試晶片是以連同在生產晶片及流程中進行。
19.如權利要求18所述的方法，其特徵在於，其測試晶片和生產流程晶片是同時置於閘門介電質形成的製程中進行。
20.如權利要求19所述的方法，其特徵在於，測試晶片是由正常生產晶片而來，二流程間測試是在操作在不須太大影響正常生產流線的進程下進行。
全文摘要
本發明涉及一種集成電路元件的製程方法，包括引入測試晶片到生產流線的晶片群中去形成一各個製程實驗室組，每個晶片都須尚未受閘門層介電質生長的製程步驟。此方法導入實驗組晶片於閘門介電質生產的製程，即，閘門氧化程。此方法形成氮氧化矽薄膜到預定的厚度不多於40埃。利用預定的製程溫度及引入含氮成分物質，含氧成分物質個別的或混合的，製程環境。此方法是將測試晶片從生產流程中取出，施此第二次氧化步驟於之前的氮氧化矽薄膜至增長出第二厚度，其值大受在氮氧化矽中氮濃度成分的影響。此方法決定厚度值差即第一預定值厚度與第二生成厚度值的差別。另加一步驟即以此值差投應於一群組氮濃度數值表去決定在該薄膜厚度，其氮濃度數值為何。
文檔編號H01L23/544GK1581464SQ0314209
公開日2005年2月16日 申請日期2003年8月6日 優先權日2003年8月6日
發明者遊智星 申請人:中芯國際集成電路製造(上海)有限公司