電子式互感器合併單元的ieee1588時間同步系統的製作方法

2023-06-11 22:33:31 1

專利名稱：電子式互感器合併單元的ieee1588時間同步系統的製作方法
技術領域：
電子式互感器合併單元的IEEE1588時間同步系統
技術領域：
本實用新型屬於網絡通訊技術領域，特別涉及一種高壓交直流電壓電流測量的電子式互感器合併單元的時間同步系統。
背景技術：
電力系統的現場設備由於溫度變化、電磁幹擾、振蕩器老化，甚至還包括計算機負載等多種原因，多數設備的時鐘是不精確的，而且時間誤差是累積的，隨著時間的推移，設備之間的時間同步問題也凸現出來，特別是在一些對時間精度要求比較嚴格的領域，如變電站、電力監控系統等，使得這一問題更加突出。合併單元的同步問題在電力系統自動化設備中是相當重要的，來自不同設備間隔的電壓電流信息同步就是時鐘同步，它是電子式互感器標準化接口的核心問題。因此，目前電力系統採用的時鐘同步技術，由於其特定的應用環境以及系統中其他各方面的影響，使其同步精度未能達到很高的精度要求。為了進一步提高電力系統運行管理水平，滿足系統快速發展的要求，並提高對系統的控制能力和故障分析能力，採用統一的技術方案建設一個完善的時間同步網絡，就成為電力系統的一個選擇和努力的方向，而建成的時間同步網絡也將成為電網中一個支撐網絡的重要基礎。要做到這時鐘同步這一點，首先必須提供一個統一的系統時鐘，使整個控制系統內部各個站點的時鐘保持同步。根據國網《智能變電站導則》電力系統自動化設備的同步對時方式發展方向是IEEE 1588對時系統，IEEE 1588的基本功能是使分布式網絡內的最精確時鐘與其他時鐘保持同步，用於對標準乙太網或其他採用多播技術的分布式總線系統中的傳感器、 執行器以及其他終端設備中的時鐘進行亞微秒級同步。

實用新型內容本實用新型的目的在於提供一種電子式互感器合併單元的IEEE1588時間同步系統，用於電力系統智能設備合併單元的精確對時。為了實現上述目的，本實用新型採用如下技術方案一種電子式互感器合併單元的IEEE1588時間同步系統，包括乙太網收發器、CPU 和FPGA ;所述乙太網收發器連接CPU和FPGA。本實用新型進一步的改進在於所述乙太網收發器的型號為DP83640。本實用新型進一步的改進在於所述CPU的型號為MPC8272。本實用新型進一步的改進在於所述FPGA的型號為XC3S1200E。本實用新型進一步的改進在於所述乙太網收發器包括乙太網物理層接口模塊、 IEEE1588報文處理單元、IEEE1588控制模塊和IEEE1588時鐘模塊；所述乙太網物理層接口模塊連接CPU和IEEE1588報文處理單元；IEEE1588報文處理單元連接IEEE1588控制模塊；IEEE1588控制模塊連接CPU、IEEE1588時鐘模塊和FPGA ；IEEE1588時鐘模塊連接CPU。相對於現有技術，本實用新型具有以下優點本實用新型一種電子式互感器合併單元的IEEE1588時間同步系統，採用DP83640乙太網收發器，可以準確的獲得網絡報文時間戳，並在MPC8272處理器上實現了 PTP協議，實現了亞微秒級的同步精度，實現了合併單元與其它電力設備之間精確同步；本實用新型系統成本低廉，擴張性良好。

圖I為本實用新型硬體框圖。圖2為本實用新型PTP時鐘同步方法圖。圖3為本實用新型IEEE 1588高精度同步實現機製圖。
具體實施方式
以下結合附圖對本實用新型做進一步詳細描述圖I為本實用新型硬體框圖。如圖I所示，本實用新型系統包括乙太網收發器、 CPU和FPGA。乙太網收發器包括乙太網物理層接口模塊(PHY)、IEEE1588報文處理單元、 IEEE1588控制模塊和IEEE1588時鐘模塊。其硬體組成為MPC8272+XC3S1200E+DP83640，其中 MPC8272 為 Motorola 公司基於PowerPC的微處理器(CPU)，負責節點作業系統以及PTP協議棧的運行。XC3S1200E Sxilinx的現場可編程門陣列晶片(FPGA)，負責校準其本地時間，直接提供時間信息。 DP83640為國家半導體公司的高精度乙太網收發器，負責在物理層對時鐘同步報文打上精確時間標記。所有器件都掛載在CPU上，系統運行後MPC8272啟動運行，CPU通過從並模式寫入FPGA運行程序，同時用MDIO接口初始化DP83640晶片的IEEE1588控制模塊，這樣整個系統處於了正常運行狀態。合併單元在收到主鐘的報文後，首先通過DP83640的PHY模塊，報文經過IEEE1588報文處理單元後加入了硬體時間戳，再經過MII接口進入CPU，我們採用實施多任務作業系統VXWorks6. 0，它能保證對時算法高效率的完成，再通過MII接口發送乙太網數據包，在發包過程中由報文處理模塊加入硬體時間戳，計算後的時鐘補償值通過IEEE1588控制模塊傳入FPGA，FPGA調整自身的晶振頻率最終實現準確對時，並發出 PPS (秒脈衝)。圖2為本實用新型PTP時鐘同步方法圖。如圖2所示，該方法包括步驟I、一個新的IEEE1588設備在網絡中聽從主時鐘，發出一個自己的時鐘指標， 每一個網絡中的設備將自己的精度指標與主時鐘比較，最高指標的主時鐘將開始發出時間數據包；步驟2、一旦主時鐘被定義，主時鐘將向所有的從時鐘發出同步信息，並註上發送信息時的自己的時鐘(tl)；步驟3、主時鐘向所有的從時鐘發出第二個信息(跟隨信息)，告訴它們時間(tl) 是向它們發出的同步信息時主時鐘的時間；步驟4、每一個從時鐘在收到同步信息時標註時間(t2)；步驟5、在一個隨機的間隔(每2 30同步脈衝)，每個從時鐘發出一個延時請求 (Delay_req)信息到主時鐘，並註上發送信息時自己的時間(t3)；步驟6、主時鐘在從每隔從時鐘收到延時請求信息(Delay_req)時，註上自己的時間(t4)；步驟7、主時鐘將用信息向每個從時鐘發出接收時間(t4)；[0025]步驟8、每個從時鐘利用時間tl、t2、t3、t4計算出主從時鐘間的偏移量和傳輸延遲，進而升級自己的時鐘與主時鐘的時間相符，於是整個網絡被同步。圖3為本實用新型IEEE 1588高精度同步實現機製圖。如圖3所示，本實用新型所指的聞精度同步包括主時鐘通過位於底層的時標生成器獲得精確信息後，發送FolloW_Up報文，該跟隨報文精確反映了 Sync報文的發送時刻。從時鐘利用時標生成器可以精確測量Sync報文的接收時刻。這種精確時刻的保證是因為時間標籤信息是在接近於物理層的介質獨立接口處(MII) 「加蓋」的。同樣，Delay_Req報文和Delay_ReSp報文的傳輸時刻也能實現精確的時間標記。圖2中圓圈表示同步報文的時標生成處。相對於主-從時鐘偏移量測量，主-從通信路徑延遲測量並不是周期性執行地，而是較長的時間間隔才執行一次，這樣可以減少網絡負載和終端設備的處理任務。正是由於這種軟、硬體結合的方案，消除了協議堆棧延時的不定性，使得IEEE1588協議可以達到亞微秒級的時間同步精度。
權利要求1.一種電子式互感器合併單元的IEEE1588時間同步系統，其特徵在於，包括乙太網收發器、CPU和FPGA ;所述乙太網收發器連接CPU和FPGA。
2.根據權利要求I所述的一種電子式互感器合併單元的IEEE1588時間同步系統，其特徵在於，所述乙太網收發器的型號為DP83640。
3.根據權利要求I所述的一種電子式互感器合併單元的IEEE1588時間同步系統，其特徵在於，所述CPU的型號為MPC8272。
4.根據權利要求I所述的一種電子式互感器合併單元的IEEE1588時間同步系統，其特徵在於，所述FPGA的型號為XC3S1200E。
5.根據權利要求I至4中任一項所述的一種電子式互感器合併單元的IEEE1588時間同步系統，其特徵在於，所述乙太網收發器包括乙太網物理層接口模塊、IEEE1588報文處理單元、IEEE1588控制模塊和IEEE1588時鐘模塊；所述乙太網物理層接口模塊連接CPU和 IEEE1588報文處理單元；IEEE1588報文處理單元連接KEE1588控制模塊JEEE1588控制模塊連接CPU、IEEE1588時鐘模塊和FPGA ；IEEE1588時鐘模塊連接CPU。
專利摘要本實用新型涉及一種電子式互感器合併單元的IEEE1588時間同步系統，包括乙太網收發器、CPU和FPGA；所述乙太網收發器連接CPU和FPGA；所述乙太網收發器的型號為DP83640。本實用新型一種電子式互感器合併單元的時間同步裝置，採用DP83640乙太網收發器，可以準確的獲得網絡報文時間戳，並在MPC8272處理器上實現了PTP協議，實現了亞微秒級的同步精度，實現了合併單元與其它電力設備之間精確同步；本實用新型系統成本低廉，擴張性良好。
文檔編號H04L7/00GK202353572SQ20112047947
公開日2012年7月25日 申請日期2011年11月25日 優先權日2011年11月25日
發明者何鵬, 白世軍, 董瑞, 路平, 陳凱 申請人:中國西電電氣股份有限公司