用於模擬存儲器單元的編程及擦除方案的製作方法

2023-06-12 00:30:41 1

用於模擬存儲器單元的編程及擦除方案的製作方法
【專利摘要】本發明公開了一種用於在包括多個模擬存儲器單元的存儲器中進行數據存儲的方法，該方法包括基於存儲在所述存儲器中的至少一個所述存儲器單元中的一個或多個數據值來設置應用於一組所述存儲器單元的迭代過程的參數。根據所設置的參數，在該組所述存儲器單元中執行所述迭代過程。
【專利說明】用於模擬存儲器單元的編程及擦除方案

【技術領域】
[0001] 本發明整體涉及數據存儲，並且具體地涉及用於模擬存儲器單元的編程及擦除的 方法和系統。

【背景技術】
[0002] 多種類型的存儲器設備例如快閃記憶體存儲器採用模擬存儲器單元的陣列來存儲數據。 每個模擬存儲器單元保持一定級別的給定物理量，諸如電荷或電壓，該給定物理量表示單 元內存儲的數據。此物理量的級別也稱為存儲值或模擬值。例如，在快閃記憶體存儲器中，每個模 擬存儲器單元保持一定量的電荷。可能模擬值的範圍通常被分為若干區域，每個區域與表 示一個或多個數據位值的編程狀態相對應。通過寫入與所期望的一個或多個位對應的標稱 模擬值來將數據寫入模擬存儲器單元。
[0003] 通常稱為單級單元（SLC)設備的一些存儲器設備在每個存儲器單元中存儲單個 信息位，即，可以對每個存儲器單元進行編程以呈現兩種可能的存儲狀態。通常稱為多級單 元（MLC)設備的較高密度設備每存儲器單元存儲兩位或更多位，S卩，可對其編程來呈現不 止兩種可能的存儲狀態。
[0004] 例如，在2003年4月的IEEE論文集第91卷第4期第489-502頁，由Bez等人發 表的"Introduction to Flash Memory"中描述了快閃記憶體設備，該文獻以引用方式併入本文。 例如，在美國紐約州紐約市召開的1996年IEEE國際電子設備會議（IEDM)的論文集中第 169-172 頁，由 Eitan 等人發表的"Multilevel Flash Cells and their Trade-Offs"描述 了多級快閃記憶體單元和設備，該文獻以引用方式併入本文。該論文比較了幾種多級快閃記憶體單元，例 如共接地、DIN0R、AND、N0R和NAND單元。
[0005] 1999年9月21-24日在日本東京召開的1999年國際固態設備與材料（SSDM)研討 會，其論文集中第 522-524 頁，由 Eitan 等人在 "Can NR0M，a2_bit, Trapping Storage NVM Cell, Give a Real Challenge to Floating Gate Cells?"中描述了稱為氮化物只讀存儲 器（NR0M)的另一種類型的模擬存儲器單元，該論文以引用方式併入本文。2002年2月3-7 日在美國加利福尼亞州舊金山市召開的2002年IEEE國際固態電路會議（ISSCC2002)，其論 文集中第 100-101 頁，由 Maayan 等人在 "A512Mb NR0M Flash Data Storage Memory with 8 MB/s Data Rate"中也描述了 NR0M單元，該論文以引用方式併入本文。模擬存儲器單元 的其他示例性類型是浮柵（FG)單元、鐵電RAM(FRAM)單元、磁性RAM(MRAM)單元、電荷擷取 快閃記憶體（CTF)和相變RAM (PRAM，也稱為相變存儲器-PCM)單元。例如，2004年5月16-19日， 在塞爾維亞與蒙特內哥羅的尼斯召開的第24屆關於微電子學的國際會議（MIEL)，其論文集中第1 卷第 377-384 頁，由 Kim 和 Koh 在 "Future Memory Technology including Emerging New Memories"中描述了 FRAM、MRAM和PRAM單元，該論文以引用方式併入本文。
[0006] 用於對模擬存儲器單元進行編程及擦除的各種方法在本領域中是已知的。一些存 儲器設備使用迭代編程和校驗（P&V)過程，其將脈衝序列施加於一組存儲器單元並在序列 期間校驗編程的值。


【發明內容】

[0007] 本文所描述的本發明的一個實施例提供了一種用於數據存儲的方法。該方法包括 通過執行將脈衝序列施加於一組模擬存儲器單元中的存儲器單元的迭代過程而將該組模 擬存儲器單元設置為相應的模擬值。在迭代過程期間，評估迭代過程的進展，並響應於所評 估的進展來修改迭代過程的參數。根據修改的參數繼續迭代過程。
[0008] 在一些實施例中，執行迭代過程包括利用數據對組中的存儲器單元進行編程。在 其他實施例中，執行迭代過程包括擦除該組存儲器單元。
[0009] 在一個實施例中，評估進展包括評估所述組中已因脈衝而達到相應的預期模擬值 的存儲器單元的數量超過預定數量。修改參數可包括修改序列中連續脈衝之間的振幅或持 續時間的增量。在另一個實施例中，評估進展包括評估施加於組中的存儲器單元的脈衝數 量超過預定數量。
[0010] 在公開的實施例中，修改參數包括：修改序列中連續脈衝之間的振幅或持續時間 的增量；序列中初始脈衝的振幅或持續時間；施加於該組存儲器單元的編程字線電壓；施 加於另一組存儲器單元的未選擇的字線電壓；施加於組中旨在接收後續脈衝的存儲器單元 的編程位線電壓；和/或施加於組中旨在被禁止接收後續脈衝的存儲器單元的抑制位線電 壓。
[0011] 修改參數可包括根據施加於組中旨在接收後續脈衝的存儲器單元的編程位線電 壓來修改：施加於該組存儲器單元的編程字線電壓；施加於另一組存儲器單元的未選擇的 字線電壓；或施加於組中旨在被禁止接收後續脈衝的存儲器單元的抑制位線電壓。
[0012] 根據本發明的一個實施例，還提供包括存儲器和存儲電路系統的用於數據存儲的 裝置。存儲器包括多個模擬存儲器單元。存儲電路被配置為通過執行將脈衝序列施加於一 組模擬存儲器單元中的存儲器單元的迭代過程，將該組模擬存儲器單元設置為相應的模擬 值，評估迭代過程的進展，響應於所評估的進展來修改迭代過程的參數，以及根據修改的參 數繼續執行迭代過程。
[0013] 根據本發明的一個實施例，還提供了一種用於在包括多個模擬存儲器單元的存儲 器中進行數據存儲的方法。該方法包括基於在存儲器中的至少一個存儲器單元中存儲的一 個或多個數據值來設置應用於一組存儲器單元的迭代過程的參數。根據所設置的參數，在 該組存儲器單元中執行迭代過程。
[0014] 在一個實施例中，執行迭代過程包括利用數據對所述組中的存儲器單元進行編 程。在另一個實施例中，執行迭代過程包括擦除該組存儲器單元。在一個實施例中，設置所 述參數包括將來自至少一個存儲器單元的數據值複製到另一存儲位置，並基於所複製的數 據值來設置參數。
[0015] 在另一個實施例中，設置所述參數包括：設置在迭代過程中連續脈衝之間的振幅 或持續時間的增量；在迭代過程中初始脈衝的振幅或持續時間；施加於一組存儲器單元的 編程字線電壓；施加於另一組存儲器單元的未選擇的字線電壓；施加於所述組中旨在接收 後續脈衝的存儲器單元的編程位線電壓；和/或施加於所述組中旨在被禁止接收後續脈衝 的存儲器單元的抑制位線電壓。
[0016] 根據本發明的一個實施例，還提供了包括存儲器和存儲電路系統的用於數據存儲 的裝置。存儲器包括多個模擬存儲器單元。存儲電路系統被配置為基於在存儲器中的至少 一個存儲器單元中存儲的一個或多個數據值來設置應用於一組存儲器單元的迭代過程的 參數，並根據所設置的參數來執行該組存儲器單元中的迭代過程。
[0017] 根據本發明的一個實施例，還提供了一種用於在包括多個模擬存儲器單元的存儲 器中進行數據存儲的方法。該方法包括通過執行編程操作利用數據對一個或多個存儲器單 元進行編程。評估在所編程的存儲器單元上執行的編程操作的性能測量。在執行編程操作 後，基於編程操作的性能測量來配置擦除操作，並通過執行所配置的擦除操作來擦除存儲 器的一組存儲器單元。
[0018] 在一些實施例中，評估所述性能測量包括測量編程操作的持續時間。在一個實施 例中，配置所述擦除操作包括：設置在擦除操作中連續擦除脈衝之間的振幅或持續時間的 增量；在擦除操作中初始脈衝的振幅或持續時間；在擦除操作期間施加的字線電壓；和/或 在擦除操作期間施加的位線電壓。
[0019] 在一個實施例中，評估所述性能測量包括確定應用於所編程的存儲器單元的編程 和擦除周期的數量，並且配置所述擦除操作包括基於所確定的編程和擦除周期的數量來配 置擦除操作。
[0020] 根據本發明的一個實施例，還提供了包括存儲器和存儲電路系統的用於數據存儲 的裝置。存儲器包括多個模擬存儲器單元。存儲電路系統被配置為通過執行編程操作利用 數據對一個或多個存儲器單元進行編程，評估在所編程的存儲器單元上執行的編程操作的 性能測量，並在執行編程操作後基於編程操作的性能測量來配置擦除操作，以及通過執行 所配置的擦除操作來擦除存儲器的一組存儲器單元。
[0021] 根據本發明的一個實施例，還提供了一種用於在包括多個模擬存儲器單元的存儲 器中進行數據存儲的方法。該方法包括向一組存儲器單元應用將該組中的存儲器單元設置 為相應的模擬值的操作。評估應用於該組存儲器單元的操作的性能測量。基於所評估的操 作的性能測量來評估存儲器中包括該組的存儲塊的健康狀態。
[0022] 應用所述操作可包括利用數據對所述組中的存儲器單元進行編程。作為另外一種 選擇，應用所述操作可包括擦除該組存儲器單元。在一個實施例中，評估所述性能測量包括 測量所述操作的持續時間。在另一個實施例中，評估所述健康狀態包括當性能測量偏離預 定範圍時將存儲塊標記為壞。在另一個實施例中，評估所述健康狀態包括當性能測量偏離 預定範圍時將存儲塊標記為需經受額外的評估。在另一個實施例中，評估所述健康狀態包 括根據性能測量為存儲塊中的後續數據存儲設置存儲配置。
[0023] 根據本發明的一個實施例，還提供了包括存儲器和存儲電路系統的用於數據存儲 的裝置。存儲器包括多個模擬存儲器單元。存儲電路被配置為向一組存儲器單元應用將該 組中的存儲器單元設置為相應的模擬值的操作，評估應用於該組存儲器單元的操作的性能 測量，並且基於所評估的操作的性能測量來評估存儲器中包括該組的存儲塊的健康狀態。
[0024] 通過下面的本發明實施例詳細描述以及結合附圖，將更全面地理解本發明，其 中：

【專利附圖】

【附圖說明】
[0025] 圖1為根據本發明實施例的示意性地示出存儲器系統的框圖；
[0026] 圖2為根據本發明實施例的示意性地示出模擬存儲器單元陣列的電路圖；
[0027] 圖3A為根據本發明實施例的示意性地示出對一組模擬存儲器單元進行編程的方 法的圖示；
[0028] 圖3B為根據本發明實施例的示意性地示出對一組模擬存儲器單元進行擦除的方 法的圖示；
[0029] 圖4為根據本發明實施例的示意性地示出用於編程或擦除一組模擬存儲器單元 的方法的流程圖；
[0030] 圖5為根據本發明實施例的示意性地示出用於編程一組模擬存儲器單元的方法 的流程圖；
[0031] 圖6為根據本發明實施例的示意性地示出用於擦除一組模擬存儲器單元的方法 的流程圖；並且
[0032] 圖7為根據本發明實施例的示意性地示出用於評估一組模擬存儲器單元的健康 水平的方法的流程圖。

【具體實施方式】
[0033] 鐘述
[0034] 在諸如快閃記憶體存儲器之類的存儲器設備中，數據通常通過將存儲器單元編程為相應 的表示所存儲的位值的模擬值而被存儲於模擬存儲器單元中。每個位值對應於由模擬值的 一定區域表示的相應的編程級或編程狀態。
[0035] 在一些存儲器設備中，在迭代編程和校驗（P&V)過程中對一組模擬存儲器單元進 行編程，所述過程將編程脈衝序列施加於該組中的存儲器單元。在序列期間，通過比較每個 模擬值與相應的校驗閾值來校驗存儲器單元的模擬值，該校驗閾值對應於正在編程的存儲 器單元的預期編程狀態。繼續僅對模擬值仍在其相應的校驗閾值之下的存儲器單元進行編 程。假定對其他存儲器單元正確地編程，並且被禁止接收後續的編程脈衝。通常使用將擦 除脈衝序列施加於所述塊中的存儲器單元的迭代擦除過程來擦除快閃記憶體存儲器單元塊。存儲 器單元的模擬值在序列期間通過將其與擦除閾值比較來對其進行校驗。
[0036] 下文描述的本發明實施例提供用於編程和擦除諸如快閃記憶體單元的模擬存儲器單元 的改進的方法和系統。與傳統的編程和擦除方案比較，所公開的技術實現了更少的編程和 擦除時間，以及更高的編程及擦除可靠性。
[0037] 在一些實施例中，存儲電路系統（例如，耦合到存儲器單元或存儲器控制器的讀/ 寫電路系統）評估迭代編程或擦除過程的進展，並基於所評估的進展修改迭代過程的一個 或多個參數。可例如依據已達到其預期模擬值的存儲器單元的百分比，或依據施加於存儲 器單元的編程或擦除脈衝的數量來對進展進行評估。
[0038] 各種編程或擦除參數能夠基於進展進行修改，所述參數例如為連續的編程或擦除 脈衝之間的振幅或持續時間的增量、初始的脈衝振幅、或在編程或擦除過程期間施加的各 種字線或位線電壓。
[0039] 在可供選擇的實施例中，存儲電路系統基於存儲在一個或多個存儲器單元中的數 據來設置一個或多個編程或擦除過程的參數。在其他實施例中，存儲電路系統基於編程操 作的性能來配置一個或多個擦除操作的參數。例如，存儲電路系統可在某一存儲塊中針對 頁面來測量平均編程時間，並且根據測量的編程時間來配置用於該塊的擦除操作。
[0040] 在另外的其他實施例中，存儲電路系統基於在塊中執行的編程或擦除操作的性能 測量（例如，基於編程或擦除時間）來評估存儲塊的健康狀態。
[0041] 系統描沭
[0042] 圖1為根據本發明實施例的示意性地示出存儲器系統20的框圖。系統20可用於 各種主機系統和設備中，諸如用於計算設備、蜂窩電話或其他通信終端、可移動存儲器模塊 (有時稱為"USB快閃記憶體驅動器"）、固態硬碟（SSD)、數位相機、音樂和其他媒體播放器和/或 在其中存儲並檢索數據的任何其他系統或設備中。
[0043] 系統20包括在存儲器單元陣列28中存儲數據的存儲器設備24。存儲陣列包括多 個存儲塊34。每個存儲塊34包括多個模擬存儲器單元32。在本專利申請的上下文和權利 要求中，術語"模擬存儲器單元"用於描述任何保持物理參數諸如電壓或電荷的連續模擬值 的存儲器單元。陣列28可包括任何種類的模擬存儲器單元，諸如NAND、N0R和電荷擷取閃 存（〇^)快閃記憶體單元、相變狀1(?狀1，也稱為相變存儲器（?01〇)、氮化物只讀存儲器（順01〇、 鐵電RAM(FRAM)、磁性RAM(MRAM)和/或動態RAM(DRAM)單元。
[0044] 存儲在單元中的電荷級別和/或寫入到單元中和從單元中讀出的模擬電壓或電 流在本文統稱為模擬值、模擬存儲值或存儲值。存儲值可包括例如閾值電壓或任何其他合 適種類的存儲值。系統20通過對單元編程以呈現相應的編程狀態（也稱為編程級）來在 模擬存儲器單元中存儲數據。編程狀態從可能狀態的有限集合中選擇，並且每個編程狀態 對應於某一標稱存儲值。例如，3位/單元MLC能夠通過將八個可能的標稱存儲值之一寫入 到單元中來被編程以呈現八種可能的編程狀態之一。
[0045] 存儲器設備24包括讀/寫（R/W)單元36,該讀寫單元將存儲器設備中存儲的數據 轉換成模擬存儲值並將它們寫入到存儲器單元32中。在可供選擇的實施例中，讀寫單元不 執行這種轉換，但提供有電壓樣本，即，單元中存儲的存儲值。當從陣列28中讀取數據時， 讀寫單元36將存儲器單元32的存儲值轉換成具有一位或多位解析度的數字樣本。數據通 常寫入組中的存儲器單元（這稱為頁面）中並從其中讀取。在一些實施例中，讀寫單元能 夠通過將一個或多個負的擦除脈衝施加於單元來擦除一組單元32。通常在整個存儲塊中執 行擦除。
[0046] 由存儲器控制器40執行在存儲器設備24內存儲數據和從其檢索出數據。存儲器 控制器包括與存儲器設備24進行通信的接口 44,以及執行各種存儲管理功能的處理器48。 存儲器控制器40與主機52通信以用於接收存儲在存儲器設備中的數據以及用於輸出從存 儲器設備中檢索到的數據。存儲器控制器40,具體地處理器48,可以在硬體中實現。作為 另外一種選擇，存儲器控制器可包括運行合適軟體的微處理器，或硬體元件和軟體元件的 組合。
[0047] 圖1的配置為示例性系統配置，其純粹為了概念上的清楚而示出。也可使用任何 其他合適的存儲器系統配置。為了清楚起見，已從附圖中省略了對於理解本發明的原理非 必需的元件，諸如各種接口、尋址電路、計時和排序電路及調試電路。
[0048] 儘管圖1的例子示出了單個存儲器設備24,但系統20可包括由存儲器控制器40 控制的多個存儲器設備。在圖1示出的示例性系統配置中，存儲器設備24和存儲器控制器 40作為兩個單獨的集成電路（1C)來實現。然而，在可供選擇的實施例中，存儲器設備和存 儲器控制器可被集成到單個多晶片封裝（MCP)或片上系統（SoC)中的單獨半導體模片上， 並且可通過內部總線互連。此外作為另外一種選擇，一些或全部的存儲器控制器電路系統 可駐留在其上設置有存儲器陣列的同一模片上。此外作為另外一種選擇，存儲器控制器40 的一些功能或全部功能能夠在軟體中實施並通過處理器或主機系統的其他元件執行。在一 些實施例中，主機44和存儲器控制器40可在同一模片上製造，或在同一設備封裝中的單獨 模片上製造。
[0049] 在一些實施例中，存儲器控制器40包括通用處理器，其在軟體中編程以執行本文 所述的功能。軟體可以例如通過網絡以電子形式下載到處理器，或者除此之外或作為另外 一種選擇，其可以在非瞬態有形介質例如磁性的、光學的、或電子的存儲器上被提供和/或 存儲。
[0050] 在陣列28的示例性配置中，存儲器單元32以多個行和列的形式布置，並且每個存 儲器單元包括浮柵電晶體。每一行中的電晶體的柵極由字線連接，並且每一列中的電晶體 的源極由位線連接。存儲陣列通常被劃分為多個頁面，即，被編程並同時讀取的多組存儲器 單元。頁面有時被再劃分為多個扇區。在一些實施例中，每個頁面包括所述陣列的一整行。 在可供選擇的實施例中，每行（字線）可被劃分為兩個或更多個頁面。例如，在一些設備中 每行被劃分為兩個頁面，一個包括奇階單元，另一個包括偶階單元。
[0051] 通常，存儲器控制器40以頁面為單位對數據進行編程，但是擦除整個存儲塊34。 通常，儘管不是必要的，存儲塊為大約1〇 6個存儲器單元，而一個頁面為大約1〇3_1〇4個存儲 器單元。
[0052] 以下描述了幾種用於編程和擦除陣列28的存儲器單元32的示例性技術。所公開 的技術可通過存儲器控制器40和/或通過讀寫單元36來執行。為了清楚起見，以下描述 涉及作為由存儲器設備中的讀寫單元36執行的編程和擦除過程。然而，通常構成所公開的 編程和擦除技術的各種任務能夠以任何合適的方式在存儲器控制器和讀寫電路系統之間 被劃分，或由這些元件的任何一個來執行。因此，在本專利申請的上下文和權利要求中，存 儲器控制器40和讀寫電路系統36被共同地稱為執行所公開技術的存儲電路系統。
[0053] 圖2為根據本發明實施例的示意性地示出能夠用於實現陣列28的模擬存儲器單 元的陣列的電路圖。在該實施例中，陣列包括由字線64和位線68連接的多個快閃記憶體存儲器 單元（在圖中示為浮柵電晶體）。
[0054] 在一些實施例中，讀寫單元36使用迭代編程和校驗（P&V)過程利用數據來對給定 字線64中的一組存儲器單元（例如，字線中的所有存儲器單元、奇階單元或偶階單元）進 行編程。在這個過程中，單元36將編程脈衝序列施加於該組單元，並且在每個脈衝之後校 驗該組中單元的閾值電壓。單元36抑制已達到其預期閾值電壓的單元的後續編程，使得後 續脈衝被選擇性地僅施加於尚未達到預期閾值電壓的那些單元。
[0055] 在P&V過程期間，單元36利用合適的電壓偏置各種字線64和位線68。圖2的例 子示出3個字線64,其中中間的字線正被編程。本例示出了在P&V過程期間的特定實例，其 中將對存儲器單元72進行編程（因為其尚未達到其預期閾值電壓）。同時，相同字線中的 存儲器單元80將被抑制編程，因為其已經達到了其預期閾值電壓。其他字線中的存儲器單 元，諸如存儲器單元80,將不被編程。
[0056] 為了編程適當的存儲器單元，讀寫單元36利用表示為Vpgm的編程電壓來偏置中 間字線，並利用表示為Vpass_pgm的通過電壓來偏置塊中的其他字線。單元36利用表示為 Vbitline_pgm的位線編程電壓偏置位線來進行編程，並且利用表示為Vbitline_inhibit 的位線抑制電壓偏置位線來抑制編程。
[0057] 圖3A為根據本發明實施例的示意性地示出對一組模擬存儲器單元28進行編程的 過程的圖示。本例示出利用數據被編程的一組2位/單元存儲器單元（例如，在字線中的 所有存儲器單元、奇階單元或偶階單元）。每個單元可被編程為與四個閾值電壓分布84A… 84D相對應的四個可能的編程級（也稱為編程狀態）之一。每個編程級與相應的2位數據 值相對應。對應於負閾值電壓的編程級84A也用作已擦除級。在發起編程前，組中的所有 存儲器單元被設為已擦除級。
[0058] 在一些實施例中，如上所述，讀寫單元36利用迭代P&V過程來編程所述組中的存 儲器單元。當在給定編程脈衝之後校驗單元閾值電壓時，單元36將單元閾值電壓與一個或 多個校驗閾值進行比較。在本例中，單元36使用分別與編程級84B-84D相對應的3個校 驗閾值88A-88C。在旨在被編程到一定編程級的一定存儲器單元的閾值電壓超過該編程級 的校驗閾值時，存儲器單元被禁止接收後續編程脈衝。通常，通過改變從Vbitline_pgm到 Vbitline_inhibit的單元位線電壓來執行該禁止。
[0059] (為了清楚起見，本例示出了同時編程全部四個編程級的編程過程。在一些實施例 中，單元36利用兩個頁面在兩階段中編程一組存儲器單元：一個階段使用兩個編程級來編 程第一頁面，第二階段使用全部四個編程級來編程第二頁面。）
[0060] 圖3B為根據本發明實施例的示意性地示出對一組模擬存儲器單元28進行擦除的 過程的圖示。擦除過程通常同時應用於整個塊34。在擦除過程中，單元36將序列或擦除脈 衝施加於存儲器單元，並通過將單元閾值電壓與擦除閾值92進行比較來校驗所述單元閾 值電壓。擦除過程繼續，直到塊中的所有存儲器單元（或在一些實施例中，預定控制數量的 單元）具有低於閾值92的閾值電壓。
[0061] 圖3A和3B的實施例涉及2位/單元存儲器單元的編程和擦除。然而，所公開的 技術可應用於任何其他合適類型的具有任何所需數量和編程級布置的存儲器單元。
[0062] 某於編稈/擦除討稈對編稈/擦除誅代討稈參數講行自話應修改
[0063] 在一些實施例中，當編程或擦除一組模擬存儲器單元時，讀寫單元36評估迭代編 程或擦除過程的進展。當進展滿足一定轉換條件時，單元36修改所述過程的一個或多個參 數。
[0064] 單元36可以各種方式評估進展，S卩，定義並評估各種形式的轉換條件。例如，單 元36可檢查組中預定百分比的存儲器單元是否已達到其預期閾值電壓（例如，對於編程操 作，超過適當的校驗閾值，或對於擦除操作，降到擦除閾值以下）。在擦除操作中，單元36可 評估在第一擦除脈衝後或兩個擦除脈衝後被充分地擦除的單元的數量。在可供選擇的實施 例中，單元36可從迭代過程的兩個或更多個不同校驗階段來組合單元計數。
[0065] 當使用這種類型的條件時，讀寫單元36可假定數據在編程級之中是雜亂的或以 其他方式均勻分布的。在可供選擇的實施例中，讀寫電路可確定在發起編程操作前每一編 程級中的單元數量，或以任何其他合適的方式獲得該信息。
[0066] 另一示例性轉換條件是在執行預定數量的迭代後，即，在施加預定數量的編程或 擦除脈衝後，修改編程或擦除參數。作為另外一種選擇，讀寫單元可通過確定與編程或擦除 相關的某一參數的絕對值來評估轉換條件。
[0067] 在各種實施例中，當滿足轉換條件時，讀寫單元可修改迭代編程或擦除過程的任 何合適的參數。該參數可包括例如在序列中連續的編程/擦除脈衝之間的振幅或持續時間 的增量（有時被稱為增量階躍脈衝編程（ISPP))，和/或序列中初始脈衝的振幅或持續時 間。
[0068] 除此之外或作為另外一種選擇，在編程操作中，修改的參數可包括施加於未選擇 字線的通過電壓（Vpass_pgm)、施加於所選字線的字線電壓（Vpgm)、施加於編程單元的位 線電壓（Vbitline_pgm、施加於抑制單元的位線電壓（Vbitline_inhibit)、和/或任何其他 合適的參數。除此之外或作為另外一種選擇，在擦除操作中，修改的參數可包括例如在正被 擦除的塊中施加的字線電壓和/或位線電壓。
[0069] 在示例性實施例中，單元36評估該組中已達到其預期編程級的存儲器單元的數 量。當百分比超過預定值時，單元36改變連續脈衝之間的振幅增量。
[0070] 在另一個示例性實施例中，單元36利用大的擦除脈衝電壓開始擦除過程。當成功 擦除的存儲器單元的百分比達到一定預定值時，單元36降低用於後續脈衝的擦除脈衝電 壓。
[0071] 在另一個實施例中，讀寫單元36根據Vpgm的變化修改一個或多個偏壓（例如， Vbitline_pgm、Vbitline_inhibit、Vpass_pgm)。這類編程使單元36能夠優化字線和/或 位線電壓，並能夠有效地編程存儲器單元。
[0072] 例如，能夠執行電壓優化，以便最小化來自相鄰存儲器單元（在相鄰字線和/或相 鄰位線上）的編程幹擾。在一些實施例中，根據Vpgm的絕對值的變化來執行優化。
[0073] 圖4為根據本發明實施例的示意性地示出用於編程或擦除一組模擬存儲器單元 32的方法的流程圖。在初始化步驟96處，該方法開始於讀寫單元36發起在一組存儲器單 元中的迭代編程或擦除過程。
[0074] 在編程或擦除過程期間的某一點，在進展評估步驟100處，單元36評估過程的進 展。在完成檢查步驟104處，單元36檢查過程是否完成。例如，單元36可檢查所有單元是 否已達到其預期閾值電壓。如果該過程完成，則方法在終止步驟108處終止。
[0075] 否則，在轉換條件評估步驟112處，單元36檢查是否滿足預定轉換條件（基於上 述步驟100處評估的進展）。在參數修改步驟116處，如果迭代過程的進展滿足轉換條件， 則單元36修改迭代過程的一個或多個參數。隨後該方法回到上述步驟100,其中單元36繼 續追蹤迭代過程的進展。
[0076] 某於數據對編稈討稈參數講行自話應設置
[0077] 在一些實施例中，讀寫單元36基於當前在一個或多個存儲器單元中存儲的數據， 設置迭代編程或擦除過程的一個或多個參數。任何合適的編程或擦除過程參數均能夠以這 種方式設置，諸如以上列舉的參數（例如，ISPP、在序列中初始脈衝的振幅或持續時間、和/ 或任何字線或位線電壓）。
[0078] 當編程一組存儲器單元（例如，頁面）時，例如，單元36可基於在作為編程組的相 同字線中存儲的數據和/或基於存儲在一個或多個另外的（例如，相鄰的）字線中的數據， 來設置編程參數。例如，單元36可基於在相鄰字線、在編程組的字線以下或以上中的相應 單元中的數據（或閾值電壓）來設置Vbitline_pgm。在一些實施例中，單元36可首先讀取 用於設置編程參數的數據並在編程之前將其存儲在另一位置中。
[0079] 作為另一個例子，當擦除塊時，單元36可基於存儲在塊中的數據來設置擦除過程 的一個或多個參數。例如，根據塊中在擦除之前被編程的字線數量的變化，單元36可設置 擦除過程的參數。在示例性實施例中，如果塊中所有的字線被編程，則單元36設置一個擦 除電壓（Verase)，並且如果僅一部分字線被編程，則設置不同的擦除電壓。在一些實施例 中，關於編程字線的數量的指示由存儲器控制器40提供給單元36。在其他實施例中，單元 36獨立於存儲器控制器來確定編程字線的數量。在一些實施例中，單元36基於塊中編程字 線的數量來改變編程過程的一個或多個參數。
[0080] 作為另一個例子，如果塊包含被編程到高閾值電壓的較大數量的存儲器單元，則 單元36可將擦除脈衝的初始振幅設置為高值，反之亦然。
[0081] 圖5為根據本發明實施例的示意性地示出用於編程一組模擬存儲器單元32的方 法的流程圖。圖5的描述涉及在一組存儲器單元中的編程過程，但是相似的方法也可用在 擦除過程中。
[0082] 在讀出步驟120處，該方法開始於單元36從一個或多個存儲器單元讀取數據。讀 取存儲器單元可屬於或可不屬於要被編程的一組存儲器單元。在參數設置步驟124處，基 於在步驟120處讀取的數據，單元36設置編程過程的一個或多個參數。然後在編程步驟 128處，單元36使用具有所設置參數的迭代編程過程將數據存儲在該組存儲器單元中。
[0083] 某於編稈討稈的件能設置擦除討稈參數
[0084] 在一些實施例中，基於應用於存儲器的編程操作的性能，單元36配置將被應用於 一組存儲器單元的擦除操作。通常，儘管不是必要的，基於應用於此組內的一個或多個存儲 器單元（例如，在塊內的頁面）的編程操作的性能，配置用於給定單元組（例如，塊）的擦 除操作。
[0085] 此技術是基於如下事實：存儲器單元對編程操作的響應（特別是對於正電壓編程 脈衝的應用）指示存儲器單元對擦除操作的響應（特別是對於負電壓編程脈衝的應用）。 單元36可評估編程操作的任何合適種類的性能測量，並基於所評估的性能測量以任何合 適的方式配置擦除操作。
[0086] 例如，單元36可測量編程操作的編程時間（持續時間），例如，在操作的發起與完 成之間流逝的時間，或在編程操作中執行的P&V迭代的數量。單元36然後可基於所測量的 編程時間配置擦除操作。在示例性實施例中，單元36可根據迭代數量的變化，測量已達到 其預期編程級的單元的數量或百分比。換句話講，單元36可評估成功編程的單元數量的累 積分布函數（⑶F)。
[0087] 單元36可通過基於編程操作的性能設置任何合適的擦除參數來配置擦除操作， 所述參數包括例如擦除脈衝的初始級或持續時間、在連續的擦除脈衝之間的增量和/或在 擦除期間施加的任何位線或字線的電壓。
[0088] 圖6為根據本發明實施例的示意性地示出用於擦除一組模擬存儲器單元32的方 法的流程圖。圖6的描述涉及同一組存儲器單元的編程和擦除。然而，通常所公開的技術 可基於編程另一組的性能而被用於擦除某一組存儲器單元。兩個組可共同擁有或可不共同 擁有存儲器單元。
[0089] 在編程步驟132處，該方法開始於單元36通過執行編程操作（例如，P&V過程）利 用數據編程一組存儲器單元。在性能評估步驟136處，單元36評估編程操作的性能測量。 例如，單元36可評估編程時間（編程持續時間），或任何其他合適的性能測量。
[0090] 在擦除配置步驟140處，基於所評估的編程操作的性能測量，單元36配置將被應 用於該組存儲器單元的擦除操作。在擦除步驟144處，單元36使用所配置的擦除操作來擦 除該組存儲器單元。
[0091] 在一些實施例中，單元36或存儲器控制器40可基於其他性能測量為某一存儲塊 配置擦除操作，例如基於應用於塊的編程和擦除（P/E)周期的數量。在一個實施例中，在編 程之後，單元36或存儲器控制器40可記錄塊的壽命的一些指示，並且為了配置擦除操作先 於擦除來檢索該指示。
[0092] 某於編稈或擦除件能評估健康水平
[0093] 在一些實施例中，單元36測量應用於一組存儲器單元的迭代編程或擦除過程的 性能，並基於所測量的性能來評估存儲器單元的健康狀態。以下的描述涉及測量編程或擦 除過程的持續時間，然而公開的技術可以與其他合適的性能測量一起使用。
[0094] 在一個實施例中，單元36測量不同組的存儲器單元的編程或擦除時間。偏離預定 範圍（例如，在某一較低閾值以下和/或在某一較高閾值以上）的編程或擦除時間可指示 存儲器單元處於不健康狀態並且可能不可靠或不久將發生故障。
[0095] 在一些實施例中，如果塊（或在塊中的存儲器單元組）的編程或擦除時間偏離預 定範圍，則存儲器控制器40將給定存儲塊標記為壞塊或可疑塊。壞的塊通常被取出不用。 可疑的塊在被標記為壞塊之前通常經受額外的評估。基於塊的平均編程或擦除時間、塊的 最大或最小編程或擦除時間、或與塊相關的編程或擦除時間的任何其他合適的度量，存儲 器控制器可將塊標記為壞塊或可疑塊。
[0096] 在一個實施例中，存儲器控制器可根據迭代數量的變化測量已達到其預期編程級 的單元的數量或百分比，或成功編程的單元的數量的CDF，並且使用此評估作為對塊的健康 狀況的測量。
[0097] 在一些實施例中，基於編程時間標準，即使塊中的P&V過程成功地完成，存儲器控 制器仍將塊標記為壞塊。在一些實施例中，存儲器控制器在P&V之後，僅針對其中編程時間 偏離預定範圍的塊應用校驗技術。可用於該目的的P&V之後的校驗技術的例子在上文引用 的美國專利申請13/356, 694中給出。
[0098] 在擦除操作中，單元36或存儲器控制器40可基於所評估的塊的健康狀態採取各 種動作。例如，讀寫單元或存儲器控制器可基於塊的所評估的健康狀態為塊中的後續編程 命令（例如，糾錯碼和/或每單元的位數量）設置存儲配置。
[0099] 圖7為根據本發明實施例的示意性地示出用於評估一組模擬存儲器單元的健康 水平的方法的流程圖。在操作步驟148處，該方法開始於讀寫單元36或存儲器控制器40 將編程或擦除操作應用於一組存儲器單元。在性能評估步驟152處，單元36或存儲器控制 器40評估所述編程或擦除操作的性能測量。性能測量可包括例如編程或擦除操作的持續 時間。在健康評估步驟156處，單元36或控制器40基於性能測量來評估該組存儲器單元 的健康狀態。
[0100] 應當理解，上文所描述的實施例以舉例的方式引用，並且本發明不限於上文已特 別示出或描述的內容。相反地，本發明的範圍包括上文所描述的各種特徵的組合和子組合 兩者，以及本領域技術人員在閱讀前述描述時將想到的且在現有技術中未公開的所述各種 特徵的變型形式和修改形式。在本專利申請中以引用方式併入的文獻被認為是本申請不可 分割的一部分，但如果任何術語在這些併入的文獻中被定義成與本說明書中明確地或隱含 地作出的定義相衝突，應僅考慮本說明書中的定義。
【權利要求】
1. 一種用於數據存儲的方法，包括： 在包括多個模擬存儲器單元的存儲器中，基於存儲在所述存儲器中的至少一個所述存 儲器單元中的一個或多個數據值，設置應用於一組所述存儲器單元的迭代過程的參數；以 及 根據所設置的參數，在該組所述存儲器單元中執行所述迭代過程。
2. 根據權利要求1所述的方法，其中執行所述迭代過程包括利用數據對所述組中的存 儲器單元進行編程。
3. 根據權利要求1所述的方法，其中執行所述迭代過程包括擦除該組所述存儲器單 J Li 〇
4. 根據權利要求1所述的方法，其中設置所述參數包括將所述數據值從所述至少一個 所述存儲器單元複製到另一存儲位置，以及基於所複製的數據值來設置所述參數。
5. 根據權利要求1所述的方法，其中設置所述參數包括設置選自下述一組類型的至少 一個參數類型，該組類型包括：在所述迭代過程中連續脈衝之間的振幅或持續時間的增量； 在所述迭代過程中初始脈衝的振幅或持續時間；施加於該組所述存儲器單元的編程字線電 壓；施加於另一組所述存儲器單元的未選擇字線電壓；施加於所述組中旨在接收後續脈衝 的所述存儲器單元的編程位線電壓；和施加於所述組中旨在被禁止接收所述後續脈衝的所 述存儲器單元的抑制位線電壓。
6. -種用於數據存儲的裝置，包括： 存儲器，所述存儲器包括多個模擬存儲器單元；以及 存儲電路系統，所述存儲電路系統被配置為基於存儲在所述存儲器中的至少一個所述 存儲器單元中的一個或多個數據值來設置應用於一組所述存儲器單元的迭代過程的參數， 並根據所設置的參數在該組所述存儲器單元中執行所述迭代過程。
7. 根據權利要求6所述的裝置，其中所述迭代過程包括利用數據對所述組中的所述存 儲器單元進行編程的編程過程。
8. 根據權利要求6所述的裝置，其中所述迭代過程包括擦除該組所述存儲器單元的擦 除過程。
9. 根據權利要求6所述的裝置，其中所述存儲電路系統被配置成將所述數據值從所 述至少一個所述存儲器單元複製到另一存儲位置，以及基於所複製的數據值來設置所述參 數。
10. 根據權利要求6所述的裝置，其中所述存儲電路系統被配置為設置選自下述一組 類型的至少一個參數類型，該組類型包括：在所述迭代過程中連續脈衝之間的振幅或持續 時間的增量；在所述迭代過程中初始脈衝的振幅或持續時間；施加於該組所述存儲器單元 的編程字線電壓；施加於另一組所述存儲器單元的未選擇字線電壓；施加於所述組中旨在 接收後續脈衝的所述存儲器單元的編程位線電壓；和施加於所述組中旨在被禁止接收所述 後續脈衝的所述存儲器單元的抑制位線電壓。
11. 一種用於數據存儲的方法，包括： 在包括多個模擬存儲器單元的存儲器中，向一組所述存儲器單元應用將所述組中的所 述存儲器單元設置為相應的模擬值的操作； 評估應用於該組所述存儲器單元的所述操作的性能測量；以及 基於所評估的所述操作的性能測量來評估所述存儲器中包括所述組的存儲塊的健康 狀態。
12. 根據權利要求11所述的方法，其中應用所述操作包括利用數據對所述組中的所述 存儲器單元進行編程。
13. 根據權利要求11所述的方法，其中應用所述操作包括擦除該組所述存儲器單元。
14. 根據權利要求11所述的方法，其中評估所述性能測量包括測量所述操作的持續時 間。
15. 根據權利要求11所述的方法，其中評估所述健康狀態包括當所述性能測量偏離預 定範圍時將所述存儲塊標記為壞的。
16. 根據權利要求11所述的方法，其中評估所述健康狀態包括當所述性能測量偏離預 定範圍時將所述存儲塊標記為經受額外的評估。
17. 根據權利要求11所述的方法，其中評估所述健康狀態包括根據所述性能測量為所 述存儲塊中的後續數據存儲設置存儲配置。
18. -種用於數據存儲的裝置，包括： 存儲器，所述存儲器包括多個模擬存儲器單元；以及 存儲電路系統，所述存儲電路系統被配置成向一組所述存儲器單元應用將所述組中的 所述存儲器單元設置為相應的模擬值的操作，評估應用於該組所述存儲器單元的所述操作 的性能測量，以及基於所評估的所述操作的性能測量來評估所述存儲器中包括所述組的存 儲塊的健康狀態。
19. 根據權利要求18所述的裝置，其中所述操作包括利用數據對所述組中的所述存儲 器單元進行編程的編程過程。
20. 根據權利要求18所述的裝置，其中所述操作包括擦除該組所述存儲器單元的擦除 過程。
【文檔編號】G11C11/56GK104067348SQ201380006438
【公開日】2014年9月24日 申請日期:2013年1月16日 優先權日:2012年1月24日
【發明者】E·格吉, Y·卡速爾拉, O·沙爾維 申請人:蘋果公司