一種雙cpu系統及其啟動方法
2023-06-11 10:35:16
專利名稱：一種雙cpu系統及其啟動方法
技術領域：
本發明涉及一種嵌入式系統的雙CPU(Central Processor Unit，中央處理單元)系統及啟動，尤其是無線通訊系統中的雙CPU系統啟動技術。
背景技術：
目前嵌入式系統啟動有兩種方法，一種是單CPU系統啟動，一種是多CPU系統啟動。嵌入式系統通常採用單CPU結構，擁有完整的地址空間，駐留一套完整作業系統，系統啟動採用通用的單CPU啟動方法，附圖1就是這種單CPU系統啟動流程圖。在無線通訊系統中也存在少量雙CPU結構的嵌入式系統，但目前的雙CPU結構是每個CPU都有一套自己的外圍接口電路，包括存放引導程序的EEPROM(Electrically Erasable Programmable Read-only Memory，電可擦除只讀存儲器)、存放系統運行代碼數據的SDRAM(Synchronous Dynamic random access memory，同步動態隨機存儲器)等，都有一套自己的嵌入式系統。與單CPU系統一樣，只是為了增強處理能力，採用了雙CPU結構的分布式系統。這樣做系統較簡單，但成本也較高，不但使硬體電路板尺寸變得較大，而且也增加了很多外圍器件。附圖2就是這種傳統分布式雙CPU系統啟動流程圖。通常這兩種應用系統的CPU處理能力都不太高，當遇到需要很高處理能力的CPU系統時，比如總線只支持64位的CPU，由於沒有相應的EEPROM可以直接掛接在這種CPU上，沒辦法上電自引導啟動，需要再增加一種性能較低支持8位或16位總線等常見EEPROM的CPU，一起構成雙CPU系統。這是一種新的雙CPU結構系統，需要新的啟動方法，本發明就是一種關於這種新雙CPU結構的系統如何啟動的方法。
發明內容
本發明要解決的技術方案為，基於高處理能力CPU應用的需求提出了一種新雙CPU應用系統及其啟動方法，拓展雙CPU系統應用的解決方案，並降低應用系統的成本，降低軟體的應用、維護難度。
本發明的雙CPU系統，包括低處理能力CPU和高處理能力CPU，低處理能力CPU帶有存放一級、二級引導程序的EEPROM和存放二級引導代碼的第一SDRAM，高處理能力CPU帶有存放運行程序和數據的第二SDRAM；低處理能力CPU所連接的總線與高處理能力所連接的總線之間通過總線轉換器進行轉換。
存放二級引導代碼的SDRAM可以掛在與低處理能力CPU相連總線上，也可也以掛在與高處理能力CPU相連的總線上。
低處理能力CPU可以帶有一種或二種總線，存放引導程序的EEPROM和存放二級引導代碼的SDRAM掛在同一條總線上或各掛在一種總線上。
高處理能力CPU還帶有存放商用版本的FLASH。
本發明的雙CPU系統的啟動方法，包括以下步驟301系統上電；302低處理能力CPU進行內核寄存器初始化，外圍存儲空間初始化，搬移並執行高處理能力CPU引導代碼；303執行高處理能力CPU引導代碼，進行低處理能力CPU內核、寄存器、外轉存儲空間、外圍設備等初始化，關閉低處理能力CPU，打開高處理能力CPU並進行簡單初始化；304完成中斷安裝、基本外圍設備等硬體初始化和啟動，完成系統軟體初始化；305完成嵌入式作業系統加載並啟動運行；306調度用戶的任務完成產品商用版本加載和運行。
相對於現有技術，本發明拓展了雙CPU系統應用的解決方案，並降低了應用系統的成本，降低了軟體的應用、維護難度，提高了系統的處理能力，提高了無線通訊系統的容量。
圖1是現有技術中的單CPU系統啟動流程圖；圖2是現有技術中的分布式雙CPU系統啟動流程圖；圖3是本發明的雙CPU系統硬體結構圖；圖4是本發明的雙CPU系統軟體啟動流程圖。
具體實施例方式
下面結合附圖對本發明作詳細的說明。
圖1是現有技術中單CPU系統啟動流程圖。在嵌入式系統開發領域，從101系統上電開始，CPU從存放其引導代碼的EEPROM的第一條指令開始運行，到102、103進行CPU內核和引導系統初始化，直到104加載嵌入式作業系統，開始任務調度，最後105完成應用系統的加載和運行，這是一個典型的單CPU系統最常見的完整啟動過程。
圖2是傳統分布式雙CPU系統啟動流程圖。在嵌入式系統開發領域，這種分布式雙CPU系統共用一套上電電路，保證系統上電時兩個CPU系統能同時上電，其他外圍電路、存儲設備等都是完全獨立的，與傳統單CPU系統完全相同，因此系統引導就像兩個獨立的單CPU系統引導一樣，各自完成自己的啟動，就像圖1說明的啟動過程一樣。通過圖1與圖2比較可以看出，201是兩個CPU公用的上電部分，與單CPU的101對應，202～205與212～215是兩個CPU的引導部分，完全相同，與102～105也是一一對應，完全相同。因此傳統分布式雙CPU系統是傳統單CPU系統的簡單疊加。
圖3是本發明的實施例的雙CPU系統硬體結構圖，兩個CPU通過一種稱為「橋」的硬體設備連接起來，「橋」是一種總線轉換器，它實現總線1與總線2的相互轉換，低處理能力CPU通過總線1直接訪問EEPROM，開始系統一級引導和二級引導代碼的搬移，高處理能力CPU通過「橋」將總線2的訪問轉換為總線1的訪問，實現掛接在總線1上的SDRAM1的二級引導代碼的訪問，通過總線2直接訪問SDRAM2上運行的的商用版本代碼和數據，還有FLASH的商用版本。其中EEPROM存放系統啟動的完整引導代碼，包括一級引導代碼、二級引導代碼，SDRAM1存放二級引導代碼，SDRAM2存放運行的商用版本和數據，FLASH存放商用版本。另外系統輔助外圍設備框中的設備只是為了實現本發明的實施例添加進來的輔助設備，並不是本發明的內容。實現本發明的硬體架構圖並非只有圖3這一種，比如以下兩種硬體架構也能實現本發明，但不僅僅局限於這2種硬體架構(1)存放二級引導代碼的SDRAM1就可以不掛接在總線1上而掛接在總線2上；(2)系統的總線也可以不限於2種，比如低處理能力的CPU1有2種總線，EEPROM和SDRAM1各掛接在一種總線上，高處理能力CPU有1種總線。
圖4是本發明的實施例的雙CPU系統軟體啟動流程圖。這個流程圖是以EEPROM的引導程序燒結好為前提條件的。EEPROM的引導程序製作可以按照常規嵌入式系統開發方法製作一級引導程序和二級引導程序，並將一級引導程序拷貝到二級引導程序首地址位置的方法將它們合併在一起，將其燒結到EEPROM中形成雙CPU系統的完整引導程序。與傳統單CPU系統啟動不同的是302、303，301與101對應是從系統上電開始；302是引導低處理能力CPU，進行簡單內核初始化，存儲空間初始化，搬移並執行高處理能力CPU引導代碼；所述代碼搬移原地址是EEPROM空間的第二級啟動代碼的起始位置，搬移目的地址就是存放高處理能力CPU二級引導代碼的SDRAM空間起始地址，搬移代碼大小就是EEPROM空間大小減去EEPROM空間的第二級啟動代碼的起始位置，跳轉執行的地址是高處理能力CPU引導代碼即第二級啟動代碼的代碼段起始地址；303是執行高處理能力CPU引導代碼，進行低處理能力CPU內核、寄存器、存儲空間等更完整初始化，關閉低處理能力CPU，打開高處理能力CPU並進行簡單初始化；304～306與傳統單CPU系統啟動過程的103～105一一對應，完成引導系統初始化，嵌入式作業系統的加載，任務調度，應用系統的加載和運行整個啟動工作。
本發明提出了一種新雙CPU結構的二級啟動方法，具體實現可以有多種不同方式，本發明採用的是簡化一級啟動，重點關注二級啟動的思想，其實一級啟動也可以與二級啟動一樣更完整、更詳細，只是為了降低存儲啟動代碼的EEPROM容量，將一級啟動代碼簡化了。這都不違背本發明的描述。
權利要求
1.一種雙CPU系統，包括低處理能力CPU和高處理能力CPU，低處理能力CPU帶有存放一級、二級引導程序的EEPROM和存放二級引導代碼的第一SDRAM，高處理能力CPU帶有存放運行程序和數據的第二SDRAM，其特徵在於，所述低處理能力CPU所連接的總線與高處理能力所連接的總線之間通過總線轉換器進行總線信號的轉換。
2.權利要求1所述的雙CPU系統，其特徵在於，存放二級引導代碼的第一SDRAM掛在與低處理能力CPU相連總線上或掛在與高處理能力CPU相連的總線上。
3.權利要求1所述的雙CPU系統，其特徵在於，所述低處理能力CPU存放引導程序的EEPROM和存放二級引導代碼的SDRAM各掛在一種總線上，或者掛在同一條總線上。
4.權利要求1、2或3所述的雙CPU系統，其特徵在於，高處理能力CPU還帶有存放商用版本的FLASH。
5.一種雙CPU系統的啟動方法，包括以下步驟301系統上電；302低處理能力CPU進行內核寄存器初始化，外圍存儲空間初始化，搬移並執行高處理能力CPU引導代碼；303執行高處理能力CPU引導代碼，進行低處理能力CPU內核、寄存器、外轉存儲空間、外圍設備初始化，關閉低處理能力CPU，打開高處理能力CPU並進行簡單初始化；304完成中斷安裝、基本外圍設備硬體初始化和啟動，完成系統軟體初始化；305完成嵌入式作業系統加載並啟動運行；306調度用戶的任務完成產品商用版本加載和運行。
6.權利要求5所述的雙CPU系統的啟動方法，其特徵在於，所述外圍存儲空間初始化，包括對存放雙CPU結構的一級、二級完全引導代碼的EEPROM空間和僅存放搬移的高處理能力CPU簡單二級引導代碼的SDRAM空間的初始化。
7.權利要求6所述的雙CPU系統的啟動方法，其特徵在於，若需要運行商用版本，則所述外圍存儲空間初始化，還包括存放運行程序和數據的SDRAM空間初始化，存放商用版本的FLASH空間初始化。
8.權利要求5或6所述的雙CPU系統的啟動方法，其特徵在於，所述代碼搬移原地址是EEPROM空間的第二級啟動代碼的起始位置，搬移目的地址就是存放高處理能力CPU二級引導代碼的SDRAM空間起始地址，搬移代碼大小就是EEPROM空間大小減去EEPROM空間的第二級啟動代碼的起始位置，跳轉執行的地址是高處理能力CPU引導代碼即第二級啟動代碼的代碼段起始地址。
全文摘要
一種雙CPU系統，包括低處理能力CPU和高處理能力CPU，低處理能力CPU帶有存放一級、二級引導程序的EEPROM和存放二級引導代碼的第一SDRAM，高處理能力CPU帶有存放運行程序和數據的第二SDRAM；低處理能力CPU所連接的總線與高處理能力所連接的總線之間通過總線轉換器進行轉換。啟動方法為先進行低處理能力CPU啟動，後進行高處理能力CPU啟動，最後完成系統軟體初始化以及嵌入式作業系統加載並啟動運行和調度用戶的任務完成產品商用版本加載、運行。本發明拓展了雙CPU系統應用的解決方案，並降低了應用系統的成本，降低了軟體的應用、維護難度，提高了系統的處理能力，提高了無線通訊系統的容量。
文檔編號G06F13/00GK1885260SQ20051003547
公開日2006年12月27日 申請日期2005年6月20日 優先權日2005年6月20日
發明者陳宏進, 馬書宇 申請人:中興通訊股份有限公司