一種製作半導體器件的方法
2023-09-23 09:05:35 2
一種製作半導體器件的方法
【專利摘要】本發明公開了一種製作半導體器件的方法，包括提供半導體襯底；在所述半導體襯底上依次形成刻蝕停止層、超低k介電層、低k過渡層、氧化物硬掩膜層和金屬硬掩膜層；圖案化所述金屬硬掩膜層，以在所述金屬硬掩膜層中形成開口；在所述開口的底部和側壁以及所述金屬硬掩膜層上形成氧化物保護層；在所述氧化物保護層上形成圖案化的光刻膠層；根據所述圖案化的光刻膠層依次刻蝕所述氧化物保護層、所述氧化物硬掩膜層、所述低k過渡層和所述超低k介電層，以形成溝槽。根據本發明的製造工藝可以解決圖案化工藝失效的問題，以避免在刻蝕形成的溝槽的底部低k過渡層上形成氮化矽層，以保證後續的一體化刻蝕工藝順利進行。
【專利說明】一種製作半導體器件的方法
【技術領域】
[0001]本發明涉及半導體製造工藝，尤其涉及一種製作半導體器件的方法。
【背景技術】
[0002]隨著半導體製造技術越來越精密，集成電路也發生著重大的變革，半導體集成電路晶片的工藝製作利用批量處理技術，在襯底上形成各種類型的複雜器件，並將其互相連接以具有完整的電子功能，目前大多採用在導線之間以介質層作為隔離各金屬內連線的介電材料。互連結構用於提供在IC晶片上的器件和整個封裝之間的布線。在該技術中，在半導體襯底表面首先形成例如場效應電晶體(FET)的器件，然後在BEOL (集成電路製造後段製程)中形成互連結構，其中BEOL中關鍵的工藝是間隙填充(Gap-fill)，包括:在各種電接觸之間，尤其是在FEOL (集成電路製造前段製程)各步驟過程中製造的半導體之間產生電互連網絡。
[0003]隨著超大規模集成電路的迅速發展，晶片的集成度越來越高，元器件的尺寸越來越小，因器件的高密度、小尺寸引發的各種效應對半導體工藝製作的影響也日益突出。對於更先進的技術節點的互連來說，工藝的趨勢為採用金屬硬掩膜(MHM)層刻蝕形成互連層，互連層之間的絕緣層的材料為超低k介電層，金屬硬掩膜層用於避免對超低k介電層的損傷，以獲得低縱橫比的互連結構。然而，通過金屬硬掩膜層採用一體化(A10-A11 In One)刻蝕工藝來刻蝕低k介電材料以形成互連結構的半導體器件的製作方法仍面臨著很多的挑戰。
[0004]在集成電路器件的複雜結構中，不同層之間的粘附力常常太低，導致器件加熱過程中出現分層，或者由於通常的晶片封裝材料所施加的熱力學應力而導致可靠性下降。為了解決金屬硬掩膜層和超低k介電層之間較低的粘附力，在金屬硬掩膜層和超低k介電層之間形成超低k過渡層。超低k過渡層的材料為八甲基環化四矽氧烷(0MCTS)。在集成電路製造後段製程根據金屬硬掩膜採用一體化刻蝕(A1，All-1n-one)工藝進行刻蝕的過程中，由於超低k過渡層中的八甲基環化四矽氧烷中的碳與其它元素形成的鍵合比較弱，在採用含有氟的氣體進行刻蝕時產生含F的聚合物與空氣中的溼氣相結合或者刻蝕後採用稀釋的氫氟酸(DHF)進行清洗時，氟破壞了八甲基環化四矽氧烷中的C-Si鍵，產生了活躍的S1-鍵。在一體化刻蝕過程中光刻膠中的有機分布層(ODL)產生的副產氨氣與經破壞的八甲基環化四矽氧烷中的S1-鍵相結合生成S1-N-H-F鍵，由該化學鍵組成的材料不能由下遊處理工序刻蝕掉，有機分布層的材料為六甲基二矽烷(HMDS)。也就是，刻蝕過程中六甲基二矽烷與低k過渡層發生反應，在溝槽底部低k過渡層上形成氮化矽層，所述氮化矽層阻止了後續對超低k介電層的刻蝕。
[0005]現有技術公開了一種在金屬硬掩膜層和超低k過渡層之間形成一定厚度的氧化物硬掩膜層，其材料可以是正矽酸乙酯(TE0S)，因為正矽酸乙酯中的碳含量很低，可以和有機分布層(ODL)接觸且不發生反應。從超低k介電層的介電常數k值考慮氧化物硬掩膜層的厚度不能太厚，然而，如果氧化物硬掩膜層的厚度太薄，在超低k過渡層上還會形成氮化娃層，如圖1所不，在半導體襯底(未不出)上形成超低k介電層100,在超低k介電層100上形成超低k過渡層101，在超低k過渡層101上形成較薄的氧化物硬掩膜層102，在氧化物硬掩膜層102上形成金屬硬掩膜層103，刻蝕金屬硬掩膜層103以形成開口。在所述開口和金屬硬掩膜層103上形成圖案化的光刻膠層104，根據圖案化的光刻膠層104進行一體化刻蝕，以形成溝槽105。在溝槽105的底部超低k過渡層上形成氮化矽層106。氮化矽層106阻止採用一體化刻蝕工藝對氧化物硬掩膜層102、超低k過渡層101和超低k介電層的刻蝕。
[0006]因此，目前急需一種製作半導體器件的方法，避免在超低k過渡層上形成氮化矽層，以保證後續的一體化刻蝕工藝的進行。
【發明內容】
[0007]在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發明的
【發明內容】
部分並不意味著要試圖限定出所要求保護的技術方案的關鍵特徵和必要技術特徵，更不意味著試圖確定所要求保護的技術方案的保護範圍。
[0008]為了解決現有技術中存在的問題，本發明提出了一種製作半導體器件的方法，包括:提供半導體襯底；在所述半導體襯底上依次形成刻蝕停止層、超低k介電層、低k過渡層、氧化物硬掩膜層和金屬硬掩膜層；圖案化所述金屬硬掩膜層，以在所述金屬硬掩膜層中形成開口 ；在所述開口的底部和側壁以及所述金屬硬掩膜層上形成氧化物保護層；在所述氧化物保護層上形成圖案化的光刻膠層；根據所述圖案化的光刻膠層依次刻蝕所述氧化物保護層、所述氧化物硬掩膜層、所述低k過渡層和所述超低k介電層，以形成溝槽。
[0009]優選地，採用原子層沉積工藝沉積形成所述氧化物保護層。
[0010]優選地，所述氧化物保護層的材料為碳氧化矽，所述氧化物保護層的厚度為Inm至 4nm。
[0011]優選地，還包括在根據所述圖案化的光刻膠層進行刻蝕形成所述溝槽之後去除所述圖案化的光刻膠層的步驟。
[0012]優選地，還包括在去除所述圖案化的光刻膠層之後根據所述開口依次刻蝕所述氧化物保護層、所述氧化物硬掩膜層、所述低k過渡層、所述超低k介電層和所述刻蝕停止層的步驟。
[0013]優選地，採用一體化刻蝕工藝進行刻蝕。
[0014]優選地，所述氧化物硬掩膜層的材料為正矽酸乙酯。
[0015]優選地，所述金屬硬掩膜層的材料為氮化鈦。
[0016]優選地，還包括在形成所述圖案化的光刻膠層之後進行顯影后檢查工藝的步驟。
[0017]優選地，還包括在形成所述開口之後執行溼法清洗的步驟。
[0018]綜上所示，根據本發明的製造工藝可以解決圖案化工藝失效的問題，採用原子層沉積形成的氧化物保護層可以將光刻膠層和低k過渡層以及氧化物硬掩膜層隔離開，避免在刻蝕形成的溝槽的底部低k過渡層上形成氮化矽層，以保證後續的一體化刻蝕工藝順利進行。
【專利附圖】
【附圖說明】
[0019]本發明的下列附圖在此作為本發明的一部分用於理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。在附圖中，
[0020]圖1為根據現有技術進行一體化刻蝕工藝時產生的圖案化工藝失效的示意圖；
[0021]圖2A-2E為根據本發明一個實施方式採用一體化刻蝕工藝製作互連結構的相關步驟所獲得的器件的剖視圖；
[0022]圖3為根據本發明一個實施方式採用一體化刻蝕工藝製作互連結構的工藝流程圖。
【具體實施方式】
[0023]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對於本領域技術人員來說顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對於本領域公知的一些技術特徵未進行描述。
[0024]為了徹底了解本發明，將在下列的描述中提出詳細的步驟，以便說明本發明是如何採用原子沉積形成氧化物保護層的方法來解決採用一體化刻蝕時圖案化工藝失效的問題。顯然本發明的較佳實施例詳細的描述如下，然而去除這些詳細描述外，本發明還可以具有其他實施方式。
[0025]為了避免圖案化工藝失效的問題，本發明提出了一種採用原子沉積形成氧化物保護層的製作方法。參照圖2A至圖2E，示出根據本發明一個方面的實施例的相關步驟的剖視圖。
[0026]如圖2A所示，提供半導體襯底(未示出)，在半導體襯底上沉積形成刻蝕停止層200,其材料為含碳的氮化娃(NDC),製備的方法可選用化學氣相沉積(CVD)。作為一個實例，在進行化學氣相沉積時，功率為200?400W，加熱使腔體內的溫度至300?400°C，腔體內的壓力為2?5Torr，採用的三甲基矽烷(3MS)或者四甲基矽烷(4MS)的氣體流量為100?200立方釐米/分鐘(sccm)，He的氣體流量為350?450立方釐米/分鐘(sccm)，NH3氣體流量為300?500立方釐米/分鐘(sccm)，沉積時間持續3s。然後，在刻蝕停止層200上沉積超低k介電層201，製備的方法可選用旋塗覆蓋(SOD)和化學氣相沉積(PECVD)。超低k介電層201包括有機矽酸鹽玻璃(OSG)和其它超低k材料。然後在超低k介電層201上形成低k過渡層202，採用物理氣相沉積(PVD)或者等離子增強化學氣相沉積(PECVD)，作為一個實例，在進行物理氣相沉積工藝時，加熱使腔體內的溫度至250?400°C之間，進行30?80s的反應，低k過渡層202的材料為四甲基四乙烯基環四矽氧烷(TMCTS)、八甲基環化四矽氧烷(OMCTS)或者二乙基甲矽烷(DEMS)等其他環或者非環矽烷和矽氧烷，低k過渡層202的材料優選八甲基環化四矽氧烷。在低k過渡層202上形成氧化物硬掩膜層203，其材料可以是含碳量較少的材料，氧化物硬掩膜層203的材料優選正矽酸乙酯(TE0S)，氧化物硬掩膜層203的厚度小於500埃。在氧化物硬掩膜層203上形成金屬硬掩膜層204，採用物理氣相沉積(PVD)。作為一個實例，在進行物理氣相沉積工藝時，加熱使腔體內的溫度至250?400°C之間，進行30?80s的反應，使生成的金屬硬掩膜層204的厚度範圍為50埃?500埃，金屬硬掩膜層207材料可以為氮化鈦(TiN)、氮化鋁(AlN)和氮化硼(BN)材料，其優選氮化鈦。接著，在金屬硬掩膜層204上形成底部抗反射塗層和具有圖案的光刻膠層，根據圖案化的光刻膠層刻蝕所述金屬硬掩膜層204以形成開口 205，以露出氧化物硬掩膜層203，可以採用幹法刻蝕所述金屬硬掩膜層204，優選採用含有氟的氣體進行刻蝕。然後，採用灰化工藝去除所述底部抗反射塗層和具有圖案的光刻膠層。最後，採用溼法清洗工藝處理所述開口 205，以去除殘留在開口 205中的聚合物，溼法清洗優選採用稀釋的氫氟酸溶液。
[0027]如圖2B所示，在開口 205和金屬硬掩膜層204上形成氧化物保護層206。可以採用原子層沉積工藝形成氧化物保護層，氧化物保護層206的材料可以為氧化矽、氧化鋁、氧化鈦或者碳氧化矽。其中，氧化物保護層206的材料優選碳氧化矽。氧化物保護層206的厚度為Inm至4nm。作為一個實例,在反應室內通入碳源和娃源的前驅體氣體一段時間,先使金屬前驅體吸附在半導體襯底的表面，然後通入惰性氣體，例如氬氣，吹除反應室內多餘的前驅體氣體，接著在反應室內通入臭氧，使臭氧與吸附在半導體表面的碳和矽的前驅體反應生成氧化物，再次，通入惰性氣體，進行吹除。最終在半導體的上形成碳氧化矽層。
[0028]如圖2C所示，在氧化物保護層206上形成底部抗反射塗層(未示出)和圖案化的光刻膠層207。採用顯影后檢查(after develop inspect1n,ADI)顯影製程完成後的半導體襯底，以確保該光刻階段的顯影製程合乎規格要求。具體的，在半導體襯底上形成圖案化的光刻膠之後，對所述光刻膠層進行檢查，包括對光刻膠層的覆蓋、對準、曝光、顯影等一一檢查，並判斷光光刻膠性能是否滿足工藝規範要求。
[0029]圖2D所示，根據圖案化的光刻膠207依次局部(paritial)刻蝕氧化物保護層206、氧化物硬掩膜層203、低k過渡層202和超低k介電層201，以形成溝槽208。可以採用幹法刻蝕工藝刻蝕上述薄膜堆，幹法蝕刻工藝包括但不限於:反應離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者雷射切割。最好通過一個或者多個RIE步驟進行幹法蝕刻。在採用幹法刻蝕金屬硬掩膜層207之後，可執行一軟溼法清洗(soft WET)步驟以去除殘餘物。接著，去除光刻膠層207和底部抗反射塗層以形成溝槽208，溝槽208的結構為錐形的(taper)溝槽。其中，使用灰化工藝剝離去除光刻膠207和底部抗反射塗層，可以採用氮氣/氧氣或者氯氣/氧氣的混合氣體進行所述灰化工藝。
[0030]如圖2E所示，根據金屬硬掩膜層204中的開口 205採用一體化刻蝕工藝(ΑΙ0，allin one)依次刻蝕氧化物保護層206、氧化物硬掩膜層203、低k過渡層202、超低k介電層201和刻蝕停止層202，以形成錐形的溝槽209。所述溝槽209位於半導體襯底的上方，且露出所述半導體襯底，錐形的溝槽209有助於後續的金屬的填充工藝。可以採用幹法刻蝕工藝，例如反應離子刻蝕、離子束刻蝕、等離子刻蝕、雷射燒蝕或者這些方法的任意組合。可以使用單一的刻蝕方法，或者也可以使用多於一個的刻蝕方法。例如，等離子體刻蝕，刻蝕氣體包括氯化硼、氯氣，和一些添加氣體如氮氣、氬氣。所述氯化硼和氯氣的流量範圍可為O?150立方釐米/分鐘(sccm)和50?200立方釐米/分鐘(sccm)，反應室內壓力可為5 ?20 毫託(mTorr)。
[0031]參照圖3，示出了根據本發明一個實施方式採用一體化刻蝕工藝製作互連結構的工藝流程圖，用於簡要示出整個製造工藝的流程。
[0032]在步驟301中，在提供一半導體襯底，在半導體襯底上沉積形成刻蝕停止層，在刻蝕停止層上沉積形成超低k介電層，在超低k介質層上形成低k過渡層，在低k過渡層上形成氧化物硬掩膜層，在氧化物硬掩膜層上形成金屬硬掩膜層。
[0033]在步驟302中，在金屬硬掩膜層上形成底部抗反射塗層和具有圖案的光刻膠層，根據圖案化的光刻膠層刻蝕所述金屬硬掩膜層以形成開口，以露出氧化物硬掩膜層，然後，採用灰化工藝去除所述底部抗反射塗層和具有圖案的光刻膠層。最後，採用溼法清洗工藝處理所述開口，以去除殘留在開口中的聚合物。
[0034]在步驟303中，採用原子層沉積工藝在所述開口和金屬硬掩膜層上形成氧化物保護層。
[0035]在步驟304中，在氧化物保護層上形成底部抗反射塗層和圖案化的光刻膠層。採用顯影后檢查顯影製程完成後的半導體，以確保該光刻階段的顯影製程合乎規格要求。
[0036]在步驟305中，根據圖案化的光刻膠依次局部(paritial)刻蝕氧化物保護層、氧化物硬掩膜層、低k過渡層和超低k介電層。接著，採用灰化工藝去除光刻膠層和底部抗反射塗層，以形成第一錐形的溝槽。
[0037]在步驟306中，根據圖案化的金屬硬掩膜層中的開口採用一體化刻蝕工藝依次刻蝕氧化物保護層、氧化物硬掩膜層、低k過渡層、超低k介電層和刻蝕停止層，以形成第二錐形的溝槽。
[0038]綜上所示，本發明提出了一種解決圖案化工藝失效的問題的方法。根據本發明的製造工藝採用原子層沉積形成的氧化物保護層可以將光刻膠層和低k過渡層以及氧化物硬掩膜層隔離開，避免在刻蝕形成的溝槽的底部低k過渡層上形成氮化矽層，以使後續的一體化刻蝕工藝順利進行。同時，根據本發明的製作方法可以得到較小的關鍵尺寸和錐形的溝槽結構，其有助於後續的金屬填充間隙工藝的進行。
[0039]本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用於舉例和說明的目的，而非意在將本發明限制於所描述的實施例範圍內。此外本領域技術人員可以理解的是，本發明並不局限於上述實施例，根據本發明還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的範圍以內。
【權利要求】
1.一種製作半導體器件的方法，包括: 提供半導體襯底； 在所述半導體襯底上依次形成刻蝕停止層、超低k介電層、低k過渡層、氧化物硬掩膜層和金屬硬掩膜層； 圖案化所述金屬硬掩膜層，以在所述金屬硬掩膜層中形成開口 ； 在所述開口的底部和側壁以及所述金屬硬掩膜層上形成氧化物保護層； 在所述氧化物保護層上形成圖案化的光刻膠層； 根據所述圖案化的光刻膠層依次刻蝕所述氧化物保護層、所述氧化物硬掩膜層、所述低k過渡層和所述超低k介電層，以形成溝槽。
2.如權利要求1所述的方法，其特徵在於，採用原子層沉積工藝沉積形成所述氧化物保護層。
3.如權利要求1所述的方法，其特徵在於，所述氧化物保護層的材料為碳氧化矽，所述氧化物保護層的厚度為Inm至4nm。
4.如權利要求1所述的方法，其特徵在於，還包括在根據所述圖案化的光刻膠層進行刻蝕形成所述溝槽之後去除所述圖案化的光刻膠層的步驟。
5.如權利要求4所述的方法，其特徵在於，還包括在去除所述圖案化的光刻膠層之後根據所述開口依次刻蝕所述氧化物保護層、所述氧化物硬掩膜層、所述低k過渡層、所述超低k介電層和所述刻蝕停止層的步驟。
6.如權利要求5所述的方法，其特徵在於，採用一體化刻蝕工藝進行刻蝕。
7.如權利要求1所述的方法，其特徵在於，所述氧化物硬掩膜層的材料為正矽酸乙酯。
8.如權利要求1所述的方法，其特徵在於，所述金屬硬掩膜層的材料為氮化鈦。
9.如權利要求1所述的方法，其特徵在於，還包括在形成所述圖案化的光刻膠層之後進行顯影后檢查工藝的步驟。
10.如權利要求1所述的方法，其特徵在於，還包括在形成所述開口之後執行溼法清洗的步驟。
【文檔編號】H01L21/768GK104241193SQ201310237598
【公開日】2014年12月24日 申請日期:2013年6月17日 優先權日:2013年6月17日
【發明者】韓秋華 申請人:中芯國際集成電路製造(上海)有限公司