一種生物電傳感器的專用採樣誤差校準電路及其校準方法與流程
2023-09-23 01:42:45 3
本發明涉及採樣誤差校準電路技術領域，尤其涉及一種生物電傳感器的專用採樣誤差校準電路及其校準方法。
背景技術：
採樣誤差主要來源於採樣開關的電荷注入、時鐘饋通，以及電路噪聲等因素，其中採樣開關的電荷注入是導致誤差的主要原因，那麼降低採樣開關的電荷注入是解決的一大難題。
現有技術中，是採用以下技術進行解決的：
請參閱圖1，圖1為簡化的採樣保持電路的溝道電荷注入效應的電路圖。
圖中MN_0為傳輸開關，C_0為採樣電容，Vin為輸入信號，Vout為採樣信號。MN_0開關打開（VG為高電平）時，NMOS管溝道中會充滿負電荷（電子），當MN_0開關關斷時溝道中的負電荷向兩端散出，散出在C_0端的電荷會引起Vout的變化，引入了採樣誤差。一般情況下，溝道電荷注入是誤差來源的主要部分。此外，MOS開關的寄生電容和噪聲同樣會引入誤差，這裡不詳細分析此類誤差。
對NMOS，注入電荷可表示為：
；
其中：
W為MOS溝道寬度；
L為MOS溝道長度；
Cox為MOS柵氧化層單位面積電容；
VTH為MOS閾值電壓；
VDD為MOS導通時的電壓；
VIN為輸入電壓。
考慮體效應VTH可以表示為：
；
其中： 為MOS管體效應係數； 是半導體靜電平衡勢壘。
現有的減小電荷注入效應的方法主要有補償法和下極板採樣法。
1、補償法：
請參閱圖2，圖2為採用補償法進行減小電荷注入效應的電路圖。
採用PMOS管MP_1作為互補傳輸管，以及小尺寸的NMOS管MN_2做補償。MN_1和MN_2關斷時注入負電荷，MP_1關斷時注入正電荷，所以在關斷時能對兩種電荷中和減小總的注入電荷。
這種方法很難使注入的負電荷和正電荷相等，不適用於高精度電路，為了減小注入效應需要增大採樣電容C_0，這會導致採樣速度降低和版圖面積增大。
2、下極板採樣法：
請參閱圖3，圖3為下極板採樣電路圖。
圖中，與為一對不交疊時鐘，在開啟時與同時開啟，在關斷時先於關斷，圖中所有開關均存在電荷注入效應。
在採樣階段，與同時導通，關斷；在保持階段，先於關斷，同時導通。關斷時，在運放的正負輸入端形成了兩個近似浮空的節點，所以關斷時的注入電荷不再「疊加」到運放輸入端，再由於運放的高增益，導通後將產生的注入電荷平衡，這就消除了關斷產生的注入電荷。
上述電路不能消除關斷產生的注入電荷， 由於VCM是固定值，所以關斷產生的注入電荷也是固定的，這可以通過差分結構消除。
這種下極板採樣電路需要一個高增益的運放，而且精度依賴於差分電路器件的匹配性。
現有技術中，還會採用電荷守恆的原理來實現校準的目的：
具體方法如下：
請參閱圖4，圖4為校準電路採樣和校準電壓的產生模塊電路圖。
電路基本原理是通過改變Vdac的電壓值來調整Vout。當kv0斷開，kn_c接入DAC時，由電容的分壓原理，可以得到Vdac變化量引起的Vout變化量為：
；
這裡稱為校準電壓，結合校準算法，可用於校準採樣電壓Vout。
結合上述的電路基本原理，下面詳細描述此電路在實際應用中的校準過程。
請參閱圖5，圖5為採用電荷校準採樣誤差的核心電路圖。
其中kv0和kn1為MOS傳輸門開關，kn_c為MOS傳輸門構成的2選1開關，VCM為電路的中間電平，電壓為VDD/2。校準的目的是帶誤差的VA逐漸逼近於VB。
電路的校準過程如下：
第一：設置VIN=VB=VCM，kn_c接入VCM，DAC控制邏輯控制DAC輸出中間電平VCM，這時由於比較器存在失調，比較器有一個輸出電平。
第二：開關kv0斷開，由於開關的非理想效應，VA端會引入誤差電壓，kn_c接入到DAC，此時DAC的輸出為VCM。
第三：逐次校準：
若比較器初始輸出為高電平，說明VA>VB（這裡暫不考慮比較器失調），算法邏輯控制DAC輸出電壓降低一個步長（LSB），這時VA變為，對應Vout變為。若此時比較器輸出仍為高電平，繼續將DAC輸出下降一個LSB，直到比較器輸出變為低電平（VAVB，比較器輸出高電平，後端的算法邏輯控制數字模擬轉換器DAC，從輸出電壓端子Vdac輸出的電壓等於固定電平輸入端VDD的電壓，第二開關kn1接入到數字模擬轉換器DAC的輸出端，第三開關kp1保持接入接地端GND的狀態。然後數字模擬轉換器DAC的輸出減小一個步長(LSB)，這時節點輸出端子VA電壓減小一個校準電壓步長，如果此時比較器輸出低電平則校準完成，將DAC的控制碼作為校準碼保存，如果此時比較器輸出高電平，則繼續將數字模擬轉換器DAC輸出減小一個步長，直到比較器輸出為低電平為止。
當小於0時，VA<VB，比較器輸出低電平，後端的算法邏輯控制數字模擬轉換器DAC，從輸出電壓端子Vdac輸出的電壓等於接地端GND的電壓，第二開關 kn1保持接入固定電平輸入端VDD的狀態，第三開關kp1接入到數字模擬轉換器DAC輸出端。然後數字模擬轉換器DAC的輸出增加一個步長(LSB)，如果此時比較器輸出高電平則校準完成，將數字模擬轉換器DAC的控制碼作為校準碼保存，如果此時比較器輸出低電平，則繼續將數字模擬轉換器DAC輸出增加一個步長，直到比較器輸出為高電平為止。
在完成校準後接入電路其他結構，實現電路的其他功能。
能夠看到採用MOS電荷注入的方法，數字模擬轉換器DAC的整個輸出範圍都能夠用於校準電壓的正值（增量）或者負值（減量），在數字模擬轉換器DAC位數不變的情況下提高了1倍的精度。同時用於電荷注入的第一Mos電晶體MN1和第二Mos電晶體MP1的面積相對於電容的面積小很多，能節省版圖面積。
請參閱圖8，圖8為本發明中的生物電傳感器的專用採樣誤差校準電路的擴展電路圖。
在實際應用中，可將圖6的電路中的注入電荷的第一Mos電晶體MN1和第二Mos電晶體MP1更改為加權並聯的形式（圖中為四組加權並聯），其尺寸滿足以下要求：
；
；
；
。
N管和P管的寬度為二進位加權排列，根據溝道電荷表達式，NMOS和PMOS的溝道電荷也為二進位加權分布。在校準過程中採用合理的算法控制開關kn1~kn4和kp1~kp4，能夠簡化數字模擬轉換器DAC的設計。
本發明的有益效果：
1、利用第一Mos電晶體MN1和第二Mos電晶體MP1的電荷注入來產生校準電壓的方式，不僅減小了校準的電壓步長，而且校準精度，即步長與數字模擬轉換器DAC和固定電平輸入端VDD無關，比例係數更為合理，在DAC精度相同的情況下對比採用電容的方式，能極大的提高校準的精度。
2、在相同精度下降低了對數字模擬轉換器DAC位數的要求，所需數字模擬轉換器DAC的位數至少能減小1位。
3、第一Mos電晶體MN1和第二Mos電晶體MP1的本身面積小於電容，能夠減小版圖所需的面積，在同等面積的晶片上，降低設計難度，從而節約大量資源和成本。
4、校準電壓的動態範圍能根據需要調整到合適的值，且能夠設置到毫伏級別，可控性能強。
以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。