一種鋼軌式軌道電路分路系統的製作方法
2023-09-23 11:10:05
本實用新型涉及一種軌道電路，尤其是一種鋼軌式軌道電路分路系統。
背景技術：
軌道電路軌面因為不良導電物影響造成軌道電路分路不良，列車或者機車佔用軌道時控制該軌道區段的軌道繼電器不能正常動作，造成信號聯鎖失效。採用計軸傳感器方案時，機械傳感器依靠彈簧控制電極觸點的通斷來產生列車到來的信號，容易產生接點接觸不良和信號抖動幹擾；紅外傳感器的紅外線易被灰塵和雜物遮擋，且易受其他光照的幹擾產生幹擾脈衝；超聲的壓電轉換器由於必須裸露在外，無法進行有效的防護，同時也易受到施工工人等其他障礙物的幹擾影響，產生幹擾脈衝；渦流線圈感應、磁頭傳感器感應容易受到金屬雜物的影響，例如，當鐵路施工人員持鐵鍬滑過磁頭傳感器時，容易對磁頭判別造成幹擾，輸出幹擾脈衝。上述各種傳感器在車輪進入或者退出檢測區間時，由於車輛經過造成的傳感器震動、車輪自身振動以及傳感器自身觸點抖動等原因，也會造成傳感信號邊沿產生抖動脈衝。
技術實現要素：
為了解決現有軌道電路分路不良的問題，本實用新型提供了一種鋼軌式軌道電路分路系統，包括左一磁頭式車輪傳感器、右一磁頭式車輪傳感器、左二磁頭式車輪傳感器、右二磁頭式車輪傳感器、左三磁頭式車輪傳感器、右三磁頭式車輪傳感器、左四磁頭式車輪傳感器、右四磁頭式車輪傳感器、第一計軸脈衝單元、第二計軸脈衝單元；第三計軸脈衝單元、第四計軸脈衝單元、計軸分路單元。
所述左一磁頭式車輪傳感器、右一磁頭式車輪傳感器、左二磁頭式車輪傳感器、右二磁頭式車輪傳感器、左三磁頭式車輪傳感器、右三磁頭式車輪傳感器、左四磁頭式車輪傳感器、右四磁頭式車輪傳感器分別輸出左一車輪傳感信號、右一車輪傳感信號、左二車輪傳感信號、右二車輪傳感信號、左三車輪傳感信號、右三車輪傳感信號、左四車輪傳感信號、右四車輪傳感信號。
所述左一車輪傳感信號和右一車輪傳感信號送至第一計軸脈衝單元，左二車輪傳感信號和右二車輪傳感信號送至第二計軸脈衝單元，左三車輪傳感信號和右三車輪傳感信號送至第三計軸脈衝單元，左四車輪傳感信號和右四車輪傳感信號送至第四計軸脈衝單元。
所述第一計軸脈衝單元輸出第一計軸脈衝信號，第二計軸脈衝單元輸出第二計軸脈衝信號，第三計軸脈衝單元輸出第三計軸脈衝信號，第四計軸脈衝單元輸出第四計軸脈衝信號；所述第一計軸脈衝信號、第二計軸脈衝信號、第三計軸脈衝信號、第四計軸脈衝信號送至計軸分路單元，所述計軸分路單元輸出軌道閉塞區間佔用信號。
所述左一磁頭式車輪傳感器安裝在左道軌的外側或者內側、右一磁頭式車輪傳感器安裝在右道軌的外側或者內側，且處於同一車軸線上；所述左二磁頭式車輪傳感器安裝在左道軌的外側或者內側、右二磁頭式車輪傳感器安裝在右道軌的外側或者內側，且處於同一車軸線上；所述左三磁頭式車輪傳感器安裝在左道軌的外側或者內側、右三磁頭式車輪傳感器安裝在右道軌的外側或者內側，且處於同一車軸線上；所述左四磁頭式車輪傳感器安裝在左道軌的外側或者內側、右四磁頭式車輪傳感器安裝在右道軌的外側或者內側，且處於同一車軸線上。
所述計軸分路單元包括計數脈衝產生模塊、計數器模塊、判別模塊；所述計數脈衝產生模塊的輸入為第一計軸脈衝信號、第二計軸脈衝信號、第三計軸脈衝信號、第四計軸脈衝信號，輸出為加計數脈衝、減計數脈衝；所述加計數脈衝、減計數脈衝送至計數器模塊；所述判別模塊的輸入連接至計數器模塊的輸出，輸出為軌道閉塞區間佔用信號。
所述鋼軌式軌道電路分路系統還包括第一脈衝幹擾濾除單元、第二脈衝幹擾濾除單元、第三脈衝幹擾濾除單元、第四脈衝幹擾濾除單元。
所述第一計軸脈衝信號、第二計軸脈衝信號、第三計軸脈衝信號、第四計軸脈衝信號分別經第一脈衝幹擾濾除單元、第二脈衝幹擾濾除單元、第三脈衝幹擾濾除單元、第四脈衝幹擾濾除單元濾除幹擾波形後再送至計軸分路單元。
所述第一脈衝幹擾濾除單元、第二脈衝幹擾濾除單元、第三脈衝幹擾濾除單元、第四脈衝幹擾濾除單元為結構參數相同的脈衝幹擾濾除單元。
所述脈衝幹擾濾除單元包括正向抗幹擾電路、反向抗幹擾電路、數據選擇器；所述正向抗幹擾電路和反向抗幹擾電路的輸入信號為脈衝幹擾濾除單元的輸入脈衝；所述數據選擇器為二選一數據選擇器；所述數據選擇器的二個數據輸入端分別連接至正向抗幹擾電路和反向抗幹擾電路的輸出端；所述數據選擇器的輸出信號為脈衝幹擾濾除單元的輸出脈衝；所述數據選擇器選擇控制端連接至輸出脈衝。
所述正向抗幹擾電路包括快速放電二極體、充電電阻、正向抗幹擾電容、正向抗幹擾施密特電路；所述快速放電二極體陰極為正向抗幹擾電路輸入端，陽極連接至正向抗幹擾施密特電路輸入端；所述充電電阻與快速放電二極體並聯；所述正向抗幹擾電容的一端連接至正向抗幹擾施密特電路輸入端，另外一端連接至脈衝幹擾濾除單元的公共地或者是供電電源。
所述反向抗幹擾電路包括快速充電二極體、放電電阻、反向抗幹擾電容、反向抗幹擾施密特電路；所述快速充電二極體陽極為反向抗幹擾電路輸入端，陰極連接至反向抗幹擾施密特電路輸入端；所述放電電阻與快速充電二極體並聯；所述反向抗幹擾電容的一端連接至反向抗幹擾施密特電路輸入端，另外一端連接至脈衝幹擾濾除單元的公共地或者是供電電源。
所述正向抗幹擾施密特電路輸出端為正向抗幹擾電路輸出端，反向抗幹擾施密特電路輸出端為反向抗幹擾電路輸出端。
本實用新型的有益效果是：所述系統依靠左、右兩個傳感器同時檢測同一車軸上車輪，只有左、右兩個傳感器同時檢測有效，才輸出有效的計軸脈衝信號，能夠有效地消除單一傳感器輸出的各種幹擾信號；系統對4路計軸脈衝信號進行自動判別，對進出軌道閉塞區間的車軸進行計數，當進出軌道閉塞區間的車軸數量相同時，自動使軌道閉塞區間佔用信號無效；計軸脈衝信號由脈衝幹擾濾除單元濾除窄脈衝幹擾和信號邊沿的抖動幹擾，進一步提高了系統的抗幹擾能力，且脈衝幹擾濾除單元過濾的窄脈衝最大寬度能夠通過改變充電時間常數與放電時間常數進行調整。
附圖說明
圖1為磁頭式車輪傳感器安裝位置實施例；
圖2為鋼軌式軌道電路分路系統實施例結構框圖；
圖3為計軸分路單元實施例結構框圖；
圖4為第一計軸脈衝信號和第二計軸脈衝信號滿足車軸的進入邏輯狀態示例波形；
圖5為第一計軸脈衝信號和第二計軸脈衝信號滿足車軸的駛出邏輯狀態示例波形；
圖6為第三計軸脈衝信號和第四計軸脈衝信號滿足車軸的駛出邏輯狀態示例波形；
圖7為第三計軸脈衝信號和第四計軸脈衝信號滿足車軸的進入邏輯狀態示例波形；
圖8為加計數脈衝或者減計數脈衝產生電路實施例；
圖9為脈衝幹擾濾除單元實施例；
圖10為脈衝幹擾濾除單元實施例的波形；
圖11為計數器模塊和判別模塊的實施例；
圖12為具有高輸入阻抗特性的施密特電路的實施例。
具體實施方式
以下結合附圖對本實用新型作進一步說明。
如圖1所示為車輪傳感器安裝位置實施例。左一磁頭式車輪傳感器201、右一車輪傳感器202分別安裝在左道軌101、右道軌102的內側，且處於同一車軸線B1上。在機車、列車的行進中，當車輪車軸行進車軸線B1位置時，左一磁頭式車輪傳感器201和右一磁頭式車輪傳感器202分別感應到左、右車輪並同時輸出有效信號。左一磁頭式車輪傳感器201和右一磁頭式車輪傳感器202需要分別安裝在左、右道軌外側或者內側，可以同時或者分別安裝在道軌外側或者內側，但必須處於同一車軸線上，即左一磁頭式車輪傳感器201和右一磁頭式車輪傳感器202需要同時對同一車軸上的左、右車輪進行感應。
左二磁頭式車輪傳感器203、右二磁頭式車輪傳感器204分別安裝在左道軌101、右道軌102的內側，且處於同一車軸線B2上。在機車、列車的行進中，當車輪車軸行進車軸線B2位置時，左二磁頭式車輪傳感器203和右二磁頭式車輪傳感器204分別感應到左、右車輪並同時輸出有效信號。左二磁頭式車輪傳感器203和右二磁頭式車輪傳感器204需要分別安裝在左、右道軌外側或者內側，可以同時或者分別安裝在道軌上、外側或者內側，但必須處於同一車軸線上，即左二磁頭式車輪傳感器203和右二磁頭式車輪傳感器204需要同時對同一車軸上的左、右車輪進行感應。
左三磁頭式車輪傳感器205、右三磁頭式車輪傳感器206分別安裝在左道軌101、右道軌102的內側，且處於同一車軸線B3上。在機車、列車的行進中，當車輪車軸行進車軸線B3位置時，左三磁頭式車輪傳感器205和右三磁頭式車輪傳感器206分別感應到左、右車輪並同時輸出有效信號。左三磁頭式車輪傳感器205和右三磁頭式車輪傳感器206需要分別安裝在左、右道軌外側或者內側，可以同時或者分別安裝在道軌外側或者內側，但必須處於同一車軸線上，即左三磁頭式車輪傳感器205和右三磁頭式車輪傳感器206需要同時對同一車軸上的左、右車輪進行感應。
左四磁頭式車輪傳感器207、右四磁頭式車輪傳感器208分別安裝在左道軌101、右道軌102的內側，且處於同一車軸線B4上。在機車、列車的行進中，當車輪車軸行進車軸線B4位置時，左四磁頭式車輪傳感器207和右四磁頭式車輪傳感器208分別感應到左、右車輪並同時輸出有效信號。左四磁頭式車輪傳感器207和右四磁頭式車輪傳感器208需要分別安裝在左、右道軌外側或者內側，可以同時或者分別安裝在道軌上、外側或者內側，但必須處於同一車軸線上，即左四磁頭式車輪傳感器207和右四磁頭式車輪傳感器208需要同時對同一車軸上的左、右車輪進行感應。
圖2所示為鋼軌式軌道電路分路系統實施例結構框圖。左一磁頭式車輪傳感器201、右一磁頭式車輪傳感器202、左二磁頭式車輪傳感器203、右二磁頭式車輪傳感器204、左三磁頭式車輪傳感器205、右三磁頭式車輪傳感器206、左四磁頭式車輪傳感器207、右四磁頭式車輪傳感器208分別輸出左一車輪傳感信號Z1、右一車輪傳感信號Y1、左二車輪傳感信號Z2、右二車輪傳感信號Y2、左三車輪傳感信號Z3、右三車輪傳感信號Y3、左四車輪傳感信號Z4、右四車輪傳感信號Y4，Z1、Y1送至第一計軸脈衝單元301的輸入端，Z2、Y2送至第二計軸脈衝單元302的輸入端，Z3、Y3送至第三計軸脈衝單元303的輸入端，Z4、Y4送至第四計軸脈衝單元304的輸入端。
圖2所示系統實施例中，第一計軸脈衝單元301、第二計軸脈衝單元302、第三計軸脈衝單元303、第四計軸脈衝單元304為結構功能相同的計軸脈衝單元，具有2個輸入端I1、I2，1個輸出端O1。計軸脈衝單元的功能是：只有當2個輸入I1、I2信號都有效時，輸出O1才有效。如果輸入信號為高電平有效，即檢測到有車輪時，車輪傳感器輸出為高電平，則計軸脈衝單元為與門電路；如果輸入信號為低電平有效，即檢測到有車輪時，車輪傳感器輸出為低電平，則計軸脈衝單元為或門電路。如果輸入至計軸脈衝單元的2個車輪傳感器信號一個為高電平有效，另外一個為低電平有效，只需要在其中一個車輪傳感器的輸出端增加一個反相器就可以使2個車輪傳感器信號同時為高電平有效，或者同時為低電平有效。
圖2所示系統實施例中，第一計軸脈衝單元301、第二計軸脈衝單元302、第三計軸脈衝單元303、第四計軸脈衝單元輸出的第一計軸脈衝信號M1、第二計軸脈衝信號M2、第三計軸脈衝信號M3、第四計軸脈衝信號M4被送至計軸分路單元500，計軸分路單元500輸出軌道閉塞區間佔用信號J1。
如圖3所示為計軸分路單元實施例結構框圖，包括計數脈衝產生模塊501、計數器模塊502、判別模塊503。
左一磁頭式車輪傳感器201、右一磁頭式車輪傳感器202、左二磁頭式車輪傳感器203、右二磁頭式車輪傳感器204安裝在軌道閉塞區間的一端用於檢測機車(列車)是否從該端進入或者駛出，左三磁頭式車輪傳感器205、右三磁頭式車輪傳感器206、左四磁頭式車輪傳感器207、右四磁頭式車輪傳感器208安裝在軌道閉塞區間的另外一端用於檢測機車(列車)是否從該端進入或者駛出。
如圖4所示為第一計軸脈衝信號和第二計軸脈衝信號滿足車軸的進入邏輯狀態示例波形，圖5所示為第一計軸脈衝信號和第二計軸脈衝信號滿足車軸的駛出邏輯狀態示例波形。
圖1實施例中，機車(列車)從左一磁頭式車輪傳感器201、右一磁頭式車輪傳感器202、左二磁頭式車輪傳感器203、右二磁頭式車輪傳感器204安裝端進入軌道閉塞區間時，先有第一計軸脈衝信號M1，後有第二計軸脈衝信號M2，且車輪傳感器安裝位置的車軸線B1與車軸線B2的距離小於機車(列車)的車輪直徑，保證了M1有效信號消失前M2即開始有效。判別第一計軸脈衝信號M1和第二計軸脈衝信號M2滿足車軸的進入邏輯狀態的條件是：在第二計軸脈衝信號M2有效期間，第一計軸脈衝信號M1從有效變為無效。圖4中，實施例中信號M1、信號M2都為低電平有效，在信號M2的低電平期間，信號M1從低電平變為高電平滿足車軸的進入邏輯狀態，加計數脈衝輸出端H1輸出一個加計數脈衝，減計數脈衝輸出端L1不輸出脈衝。
機車(列車)從左一磁頭式車輪傳感器201、右一磁頭式車輪傳感器202、左二磁頭式車輪傳感器203、右二磁頭式車輪傳感器204安裝端駛出軌道閉塞區間時，先有第二計軸脈衝信號M2，後有第一計軸脈衝信號M1，且M2有效信號消失前M1即開始有效。判別第一計軸脈衝信號M1和第二計軸脈衝信號M2滿足車軸的駛出邏輯狀態的條件是：在第一計軸脈衝信號M1有效期間，第二計軸脈衝信號M2從有效變為無效。圖5中，實施例中信號M1、信號M2都為低電平有效，在信號M1的低電平期間，信號M2從低電平變為高電平滿足車軸的進入邏輯狀態，減計數脈衝輸出端L1輸出一個減計數脈衝，加計數脈衝輸出端H1不輸出脈衝。
如圖6所示為第三計軸脈衝信號和第四計軸脈衝信號滿足車軸的駛出邏輯狀態示例波形，圖7所示為第三計軸脈衝信號和第四計軸脈衝信號滿足車軸的進入邏輯狀態示例波形。
圖1實施例中，機車(列車)從左三磁頭式車輪傳感器205、右三磁頭式車輪傳感器206、左四磁頭式車輪傳感器207、右四磁頭式車輪傳感器208安裝端駛出軌道閉塞區間時，先有第三計軸脈衝信號M3，後有第四計軸脈衝信號M4，且車輪傳感器安裝位置的車軸線B3與車軸線B4的距離小於機車(列車)的車輪直徑，保證了M3有效信號消失前M4即開始有效。判別第三計軸脈衝信號M3和第四計軸脈衝信號M4滿足車軸的輸出邏輯狀態的條件是：在第四計軸脈衝信號M4有效期間，第三計軸脈衝信號M3從有效變為無效。圖6中，實施例中信號M3、信號M4都為低電平有效，在信號M4的低電平期間，信號M3從低電平變為高電平滿足車軸的進入邏輯狀態，減計數脈衝輸出端L1輸出一個減計數脈衝，加計數脈衝輸出端H1不輸出脈衝。
機車(列車)從左三磁頭式車輪傳感器205、右三磁頭式車輪傳感器206、左四磁頭式車輪傳感器207、右四磁頭式車輪傳感器208安裝端進入軌道閉塞區間時，先有第四計軸脈衝信號M4，後有第三計軸脈衝信號M3，且M4有效信號消失前M3即開始有效。判別第三計軸脈衝信號M3和第四計軸脈衝信號M4滿足車軸的駛出邏輯狀態的條件是：在第三計軸脈衝信號M3有效期間，第四計軸脈衝信號M4從有效變為無效。圖7中，實施例中信號M3、信號M4都為低電平有效，在信號M3的低電平期間，信號M4從低電平變為高電平滿足車軸的進入邏輯狀態，加計數脈衝輸出端H1輸出一個加計數脈衝，減計數脈衝輸出端L1不輸出脈衝。
如圖8所示為加計數脈衝或者減計數脈衝產生電路實施例。圖8中，C51、R51、D51組成的微分電路可以將K2信號中的上升沿轉換為一個正脈衝；反相器F51將負計軸脈衝信號轉換為正計軸脈衝信號。設圖8中K1為M2，K2為M1，則與非門F52的輸出為加計數脈衝H11；設圖8中K1為M3，K2為M4，則與非門F52的輸出為加計數脈衝H12；加計數脈衝H11、加計數脈衝H12均為負脈衝；計數脈衝產生模塊501中，當加計數脈衝H11、加計數脈衝H12中任何一個有負脈衝輸出時，加計數脈衝H1輸出負脈衝。
設圖8中K1為M1，K2為M2，則與非門F52的輸出為減計數脈衝L11；設圖8中K1為M4，K2為M3，則與非門F52的輸出為減計數脈衝L12；減計數脈衝L11、減計數脈衝L12均為負脈衝；計數脈衝產生模塊501中，當減計數脈衝L11、減計數脈衝L12中任何一個有負脈衝輸出時，減計數脈衝L1輸出負脈衝。
計數器模塊502為可逆計數器，其CP+為加計數脈衝輸入端，CP-為減計數脈衝輸入端。計數器模塊502的輸出Q送至判別模塊503。當計數器模塊502的輸出Q不等於0時，輸出的軌道閉塞區間佔用信號J1有效，說明軌道閉塞區間有機車(列車)；J1有效時控制軌道繼電器線圈失電，接通紅燈電路或者使信號機顯示險阻禁行。當計數器模塊502的輸出Q等於0時，輸出的軌道閉塞區間佔用信號J1無效，說明軌道閉塞區間沒有機車(列車)；J1無效時控制軌道繼電器線圈得電，接通綠燈電路或者使信號機顯示平安通行。MR為遠程清零輸入端，用於計數器模塊502的遠程統一清零。
第一計軸脈衝單元、第二計軸脈衝單元、第三計軸脈衝單元、第四計軸脈衝單元和計軸分路單元的功能可以採用各種中規模邏輯電路來實現，還可以採用CPLD、FPGA、PAL、GAL等器件來實現。
如圖9所示為脈衝幹擾濾除單元實施例，包括正向抗幹擾電路、反向抗幹擾電路、數據選擇器。實施例中，快速放電二極體、充電電阻、正向抗幹擾電容、正向抗幹擾施密特電路分別為二極體D11、電阻R11、電容C11、施密特電路F11，組成了正向抗幹擾電路；快速充電二極體、放電電阻、反向抗幹擾電容、反向抗幹擾施密特電路分別為二極體D21、電阻R21、電容C21、施密特電路F21，組成了反向抗幹擾電路。電容C11的一端接施密特電路F11的輸入端，另外一端連接至公共地；電容C21的一端接施密特電路F21的輸入端，另外一端連接至公共地。P1為輸入脈衝端，P2為輸出脈衝端。
圖9實施例中，數據選擇器T11為二選一數據選擇器，二個數據輸入信號與輸出信號之間都是同相關係，施密特電路F11、施密特電路F21均為同相施密特電路，因此，數據選擇器T11輸出與正向抗幹擾電路輸入之間為同相關係，數據選擇器T11輸出與反向抗幹擾電路輸入之間也為同相關係。數據選擇器T11的功能為：當選擇控制端A＝0時，輸出Y＝D1；當選擇控制端A＝1時，輸出Y＝D2。數據選擇器T11的輸出端Y(即脈衝輸出端P2)直接連接至數據選擇器T11的選擇控制端A，輸出脈衝P2為低電平時，控制數據選擇器T11選擇施密特電路F11的輸出信號A3送到數據選擇器的輸出端Y；輸出脈衝P2為高電平時，控制數據選擇器T11選擇施密特電路F21的輸出信號A4送到數據選擇器的輸出端Y。
圖10為脈衝幹擾濾除單元實施例的波形，包括輸入脈衝P1和施密特電路F11輸出A3、施密特電路F21輸出A4、輸出脈衝P2的波形。圖9中，二極體D11、電阻R11、電容C11構成不對稱充放電電路，施密特電路F11為同相施密特電路，當輸入脈衝P1長時間維持為低電平時，施密特電路F11的輸出A3為低電平；當輸入脈衝P1長時間維持為高電平時，A3為高電平。P1信號對電容C11放電快，當輸入脈衝P1從高電平變成低電平時，A1電位立即變成低電平電位，A3立即從高電平變成低電平。P1信號對電容C11充電慢，當輸入脈衝P1從低電平變成高電平時，A1電位由P1高電平信號通過電阻R11向電容C11充電而上升，當充電時間達到T1，A1電位上升達到並超過施密特電路F11的上限門檻電壓時，A3從低電平變成高電平；當P1的正脈衝寬度小於T1，充電時間小於T1，A1電位未達到施密特電路F11的上限門檻電壓時P1即變成低電平，A1電位立即變成低電平電位，A3維持低電平狀態。圖10中，P1和A3的初始狀態為低電平。正窄脈衝11、正窄脈衝12、正窄脈衝13的寬度均小於T1，A1電位無法經充電達到或超過施密特電路F11的上限門檻電壓，對A3狀態沒有影響；P1的正脈衝14的寬度大於T1，因此，在P1的正脈衝14的上升沿過時間T1後，A3從低電平變為高電平。P1的正脈衝14的下降沿使A3從高電平變為低電平，P1的正脈衝15的寬度大於T1，在正脈衝15上升沿過時間T1後，A3從低電平變為高電平。P1的正脈衝15的下降沿使A3從高電平變為低電平，P1的正脈衝16、正脈衝17、正脈衝18的寬度均小於T1，因此，正脈衝16、正脈衝17、正脈衝18對A3沒有影響，A3維持低電平狀態。P1的正脈衝19的寬度大於T1，在正脈衝19上升沿過時間T1後，A3從低電平變為高電平。
圖9中，二極體D21、電阻R21、電容C21同樣構成不對稱充放電電路，施密特電路F21為同相施密特電路，當輸入脈衝P1長時間維持為低電平時，施密特電路F21的輸出A4為低電平；當輸入脈衝P1長時間維持為高電平時，A4為高電平。P1信號對電容C21充電快，當輸入脈衝P1從低電平變成高電平時，A2電位立即變成高電平電位，A4立即從低電平變成高電平。P1信號對電容C21放電慢，當輸入脈衝P1從高電平變成低電平時，A2電位由P1低電平信號通過電阻R21向電容C21放電，當放電時間達到T2，A2電位下降到低於施密特電路F21的下限門檻電壓時，A4從高電平變成低電平；當P1的負脈衝寬度小於T2，放電時間小於T2，A2電位未下降達到施密特電路F21的下限門檻電壓時，P1即變成高電平，A2電位立即變成高電平電位，A4維持高電平狀態。圖10中，P1和A4的初始狀態為低電平。P1的正脈衝11的上升沿使A4從低電平變為高電平，P1的負脈衝20的寬度大於T2，在負脈衝20下降沿過時間T2後，A4從高電平變為低電平。P1的正脈衝12的上升沿使A4從低電平變為高電平，P1的負脈衝20、負脈衝21的寬度均小於T2，因此，負脈衝20、負脈衝21對A4沒有影響，A4維持低電平狀態。負脈衝23、負脈衝24、負脈衝25、負脈衝26的寬度均小於T2，A2電位無法經放電達到或低於施密特電路F21的下限門檻電壓，對A4狀態沒有影響；P1的負脈衝27的寬度大於T2，因此，在P1的負脈衝27的下降沿過時間T2後，A4從高電平變為低電平。在P1的負脈衝27的上升沿，A4從低電平變為高電平。
施密特電路F11的輸出A3在輸入脈衝P1為低電平時保持低電平，在輸入脈衝P1由低電平變為高電平後過時間T1才變為高電平。施密特電路F21的輸出A4在輸入脈衝P1為高電平時保持高電平，在輸入脈衝P1由高電平變為低電平後過時間T2才變為低電平。或者說，在A3為高電平時，A4必定為高電平；在A4為低電平時，A3必定為低電平。
圖10中，A3、A4的初始狀態均為低電平，數據選擇器T11的輸出Y為低電平，數據選擇器T11選擇A3作為輸出Y且在A3為低電平的期間維持。當A3在邊沿30從低電平變為高電平時，輸出Y變為高電平，數據選擇器T11選擇A4作為輸出Y，此時A4必定為高電平，維持輸出Y的高電平狀態。當A4在邊沿31從高電平變為低電平時，輸出Y變為低電平，數據選擇器T11選擇A3作為輸出Y，此時A3必定為低電平，維持輸出Y的低電平狀態。當A3在邊沿32從低電平變為高電平時，輸出Y變為高電平，數據選擇器T11選擇A4作為輸出Y，此時A4必定為高電平，維持輸出Y的高電平狀態。
脈衝幹擾濾除單元將P1信號中的窄脈衝11、窄脈衝12、窄脈衝13、窄脈衝23、窄脈衝24、窄脈衝25、窄脈衝26都過濾掉，而正寬脈衝14(包括正脈衝14、正脈衝15、正脈衝16、正脈衝17和正脈衝18，負脈衝23、負脈衝24、負脈衝25、負脈衝26為幹擾脈衝)、負寬脈衝27能夠通過，使P2信號中出現相應的正寬脈衝28和負寬脈衝29。輸出脈衝P2與輸入脈衝P1同相，而輸出的寬脈衝28上升沿比輸入的正寬脈衝14上升沿滯後時間T1，下降沿滯後時間T2。
正脈衝11、正脈衝12、正脈衝13為正窄脈衝，其中正脈衝11為單個幹擾脈衝，正脈衝12、正脈衝13為連續的抖動脈衝。時間T1為脈衝幹擾濾除單元能夠過濾的最大正窄脈衝寬度。T1受到充電時間常數、輸入脈衝P1的高電平電位、低電平電位和施密特電路F11的上限門檻電壓共同影響。通常情況下，輸入脈衝P1的高電平電位、低電平電位為定值，因此，調整T1的值可以通過改變充電時間常數或者施密特電路F11的上限門檻電壓來進行。圖9中，充電時間常數為充電電阻R11與電容C11的乘積。所述脈衝幹擾濾除單元允許寬度大於T1的正脈衝信號通過。
負脈衝23、負脈衝24、負脈衝25、負脈衝26為負窄脈衝，其中負脈衝23為單個幹擾脈衝，負脈衝24、負脈衝25、負脈衝26為連續的抖動脈衝。時間T2為脈衝幹擾濾除單元能夠過濾的最大負窄脈衝寬度。T2受到放電時間常數、輸入脈衝P1的高電平電位、低電平電位和施密特電路F21的下限門檻電壓共同影響。通常情況下，輸入脈衝P1的高電平電位、低電平電位為定值，因此，調整T2的值可以通過改變放電時間常數或者施密特電路F21的下限門檻電壓來進行。圖9中，放電時間常數為放電電阻R21與電容C21的乘積。所述脈衝幹擾濾除單元允許寬度大於T2的負脈衝信號通過。
圖9中，電容C11接公共地的一端還可以改接在脈衝幹擾濾除單元的供電電源端；同樣地，電容C21接公共地的一端也可以單獨或者與電容C11一起改接在脈衝幹擾濾除單元的供電電源端。
圖9中，施密特電路F11、施密特電路F21還可以同時或者單獨選擇反相施密特電路，數據選擇器T11的輸入D1、D2與輸出Y之間還可以同時或者單獨為反相關係。當施密特電路F11、施密特電路F21同時或者單獨選擇反相施密特電路，數據選擇器T11的輸入D1、D2與輸出Y之間同時或者單獨為反相關係時，需要滿足下面的條件，即：當數據選擇器T11輸出信號Y與正向抗幹擾電路輸入信號之間為同相關係時，數據選擇器T11輸出信號Y與反向抗幹擾電路輸入信號之間也為同相關係；Y的低電平控制選擇施密特電路F11的輸出送到數據選擇器T11的輸出端，Y的高電平控制選擇施密特電路F21的輸出送到數據選擇器T11的輸出端。當數據選擇器T11輸出信號Y與正向抗幹擾電路輸入信號之間為反相關係時，數據選擇器T11輸出信號Y與反向抗幹擾電路輸入信號之間也為反相關係；Y的低電平控制選擇施密特電路F21的輸出送到數據選擇器T11的輸出端，Y的高電平控制選擇施密特電路F11的輸出送到數據選擇器T11的輸出端。
圖11所示為計數器模塊和判別模塊的實施例。圖11中，F81、F82均為4位二進位同步可逆計數器74HC193，共同構成計數器模塊。F81、F82中，CPU為加計數輸入端，CPD為減計數輸入端，TCU為加進位脈衝輸出端，TCD為減進位脈衝輸出端，CR為高電平有效的清零輸入端，LD為低電平有效的數據預置控制輸入端，D3、D2、D1、D0為預置數據輸入端，Q3、Q2、Q1、Q0為計數輸出端。F81的TCU、TCD分別連接至F82的CPU、CPD，F81、F82以級聯的方式共同構成8位二進位同步可逆計數器，計軸範圍最大達到255，其中，F81的計數輸出Q3、Q2、Q1、Q0為8位計數輸出的低4位，F82的計數輸出Q3、Q2、Q1、Q0為8位計數輸出的高4位，他們共同組成圖3實施例中計數器模塊502的輸出Q。F81、F82的LD端均直接輸入高電平，即LD均處於無效狀態，此時F81、F82的D3、D2、D1、D0可以接任何電平，圖11實施例中，F81、F82的D3、D2、D1、D0均連接至低電平。F81的CPU、CPD分別為計數器模塊的CP+、CP-信號端。電阻R81、電容C81構成上電復位電路，上電復位電路的輸出連接至F81、F82的CR端，用於上電時對F81、F82的輸出Q3、Q2、Q1、Q0清零；MR為遠程清零輸入端。+VDD為計數器模塊的供電電源。
圖11中，F83為8輸入或非門，型號為74HC4078，構成判別模塊。F83的8個輸入為圖3實施例中判別模塊503的輸入DA，連接至F81、F82的計數輸出端。F83的輸出為軌道閉塞區間佔用信號J1。當F81、F82的計數輸出不全部為0時，輸出的軌道閉塞區間佔用信號J1為低電平，且處於有效狀態；當F81、F82的計數輸出全部為0時，輸出的軌道閉塞區間佔用信號J1為高電平，且處於無效狀態。
所述正向抗幹擾施密特電路、反向抗幹擾施密特電路均為施密特電路，輸入信號為電容上的電壓，因此，要求施密特電路具有高輸入阻抗特性。施密特電路可以選擇具有高輸入阻抗特性的CMOS施密特反相器CD40106、74HC14，或者是選擇具有高輸入阻抗特性的CMOS施密特與非門CD4093、74HC24等器件。CMOS施密特反相器或者CMOS施密特與非門的上限門檻電壓、下限門檻電壓均為與器件相關的固定值。用施密特反相器或者施密特與非門構成同相施密特電路，需要在施密特反相器或者施密特與非門後面增加一級反相器。
圖12所示為具有高輸入阻抗特性的施密特電路的實施例，其中，圖12(a)為同相施密特電路，圖12(b)為反相施密特電路。F91、F93選擇具有高輸入阻抗特性的CMOS施密特反相器74HC14，F92選擇反相器74HC06。
施密特電路還可以選擇採用運算放大器來構成，採用運算放大器來構成施密特電路可以靈活地改變上限門檻電壓、下限門檻電壓。同樣地，採用運算放大器來構成施密特電路時，需要採用具有高輸入阻抗特性的結構與電路。
數據選擇器可以選擇74HC151、74HC152、74HC153、CD4512、CD4539等器件構成二選一數據選擇器，也可以用門電路構成二選一數據選擇器。
施密特電路、數據選擇器還可以與第一計軸脈衝單元、第二計軸脈衝單元、第三計軸脈衝單元、第四計軸脈衝單元和計軸分路單元一起採用CPLD、FPGA來實現其功能。