一種製造改善寄生漏電流的sti結構的方法
2023-10-23 04:03:27
專利名稱：一種製造改善寄生漏電流的sti結構的方法
技術領域：
本發明涉及半導體製造領域，尤其涉及一種製造改善寄生漏電流的STI結構的方 法。
背景技術：
如圖1所示，首先提供一個單晶矽基底l，現有的含SiN線性結構(SiN-LINER)的 淺溝渠隔離(shallow trench isolation, STI)製程中，STI在溝渠回填和反式罩幕蝕刻後， 利用化學機械研磨方法對溝渠填充的化學氣相沉積(Chemical Vapor D印osition， CVD) Si02層2進行研磨，研磨至SiN硬式罩幕層3後過度研磨，也就是說最後的過度蝕刻是針 對作為研磨終止層的SiN硬式罩幕層3，由於化學機械研磨的Si02-對-SiN的研磨選擇比 很高，很容易在STI寬度較大的隔離地區造成盤凹現象，如圖1中4處所示。化學機械研磨 後SiN-LINER會露出。在進行SiN罩幕層去除時，作為溼式蝕刻反應溶劑的磷酸在清除主 動區域的SiN罩幕層的同時會侵入到SiN-LINER中，造成在STI的Si02接近矽的主動區域 的角緣處出現微小凹陷，即所謂"斷皮"現象，如圖2中5處所示。 經柵極氧化層的成長及多晶矽化金屬層的沉積與柵極的微影及蝕刻之後，因受這 種微小凹陷的影響，電晶體柵極在跨越STI與主動區域時，柵極的多晶矽化金屬層，會填入 STI Si02表面的微小凹陷區域，在該處產生一顆寄生電晶體。該寄生電晶體的啟始電壓較 原來設計的正常電晶體的啟始電壓要低很多，會在正常電晶體未開啟時造成很大的漏電電 流。
發明內容
本發明的目的在於克服上述問題，提供一種製造改善寄生漏電流的STI結構的方 法。 本發明所述的一種製造改善寄生漏電流的STI結構的方法，包含如下步驟提供 一個具有淺溝渠絕緣結構的基底，該基底上表面塗覆有SiN罩幕層；在該基底的上部及淺 溝渠絕緣結構中沉積氧化物；對上述氧化物進行第一次研磨；在研磨至SiN罩幕層後停止 研磨，然後再沉積一層SiN罩幕層；對上述SiN罩幕層進行第二次研磨；採用溼式蝕刻去除 SiN罩幕層。 上述氧化物是Si02。
上述研磨是化學機械研磨。 採用該方法在研磨結束後SiN高度為700A IOOOA。
採用該方法在研磨結束後SiN高度最佳為800A。
上述溼式蝕刻的泡酸時間為1000秒 1400秒。
上述溼式蝕刻的泡酸時間最佳為1200秒。 採用本發明所述的一種製造改善寄生漏電流的STI結構的方法可以有效改善 STI "斷皮"現象，減少因磷酸侵蝕造成的微小凹陷，製作的STI平坦度較好，進而改善器件漏電現象。
圖1表示現有的STI製程在STI沉積Si02後進行化學機械研磨至SiN罩幕層的 狀態圖； 圖2表示現有的STI製程在SiN罩幕層溼式蝕刻去除後的狀態圖；
圖3表示本發明的一個實施例沉積Si02後的狀態圖； 圖4表示本發明的一個實施例在機械研磨至SiN罩幕層後再沉積一層SiN層的狀 圖5表示本發明的一個實施例在第二次化學機械研磨後的狀態圖；
圖6表示本發明的一個實施例在SiN罩幕層溼式蝕刻去除後的狀態圖,
具體實施例方式
下面結合具體實施例，對本發明所述的一種製造改善寄生漏電流的STI結構的方 法作進一步的詳細說明。 現有的含SiN-LINER的淺溝渠隔離製程中STI盤凹現象比較嚴重，研磨結束後 主動區域上留有的SiN罩幕層高度約為1400A，進行罩幕層去除的溼式蝕刻泡酸時間約為 3000秒。STI中接近矽的主動區域的角緣處由於SiN-LINER被磷酸侵蝕造成的微小凹陷比 較嚴重，導致的器件漏電電流較大。 本發明方法的一個實施方式分別如圖3、4、5、6所示。首先，如圖3所示，提供一個 具有淺溝渠絕緣結構的單晶矽基底l，在該基底1的淺溝渠絕緣結構中及上部沉積填充氧 化物、例如Si02，然後對STI溝渠沉積填充的Si02進行第一次化學機械研磨，研磨至SiN罩 幕層3後不過度研磨，而是再沉積一層SiN罩幕層3，如圖4所示，之後再進行第二次化學 機械研磨，如圖5所示。經過第二次化學機械研磨之後在淺溝渠絕緣結構周圍的主動區域 上的SiN層較現有技術中較薄，且由於STI盤凹處的化學機械研磨速率小於主動區域，STI 的平坦度能得到改善，也即盤凹和凹陷會減小，如圖6所示，研磨結束後主動區域上留有的 SiN高度約為700 IOOOA，在本實施方式中具體為800A，為現有的含SiN-LINER的淺溝渠 隔離製程技術的60%。進行罩幕層去除的溼式蝕刻泡酸時間可減至1000秒 1400秒，在 本實施方式中具體為1200秒，為現有的含SiN-LINER的淺溝渠隔離製程技術的40%。 STI 中接近矽的主動區域的角緣處由於SiN-LINER被磷酸侵蝕造成的微小凹陷和漏電現象得 到很好的改善。 採用本發明所述的一種製造改善寄生漏電流的STI結構的方法可以改善STI "斷 皮"現象，減少因磷酸侵蝕造成的微小凹陷，進而改善器件漏電現象。 以上所述僅為本發明的較佳實施方式，並非用來限定本發明的實施範圍；如果不 脫離本發明的精神和範圍，對本發明進行修改或者等同替換的，均應涵蓋在本發明的權利 要求的保護範圍當中。
權利要求
一種製造改善寄生漏電流的STI結構的方法，其特徵在於包含如下步驟提供一個具有淺溝渠絕緣結構的基底，該基底上表面塗覆有SiN罩幕層；在該基底的上部及淺溝渠絕緣結構中沉積氧化物；對上述氧化物進行第一次研磨；在研磨至SiN罩幕層後停止研磨，然後再沉積一層SiN罩幕層；對上述SiN罩幕層進行第二次研磨；採用溼式蝕刻去除SiN罩幕層。
2. 根據權利要求1所述的方法，其特徵在於上述氧化物是Si02。
3. 根據權利要求2所述的方法，其特徵在於上述研磨是化學機械研磨。
4. 根據權利要求l所述的方法，其特徵在於採用該方法在研磨結束後SiN高度為 700A IOOOA。
5. 根據權利要求4所述的方法，其特徵在於採用該方法在研磨結束後SiN高度為 800A。
6. 根據權利要求1所述的方法，其特徵在於上述溼式蝕刻的泡酸時間為1000秒 1400秒。
7. 根據權利要求6所述的方法，其特徵在於上述溼式蝕刻的泡酸時間為1200秒。
全文摘要
本發明涉及一種製造改善寄生漏電流的STI結構的方法，該方法包含如下步驟提供一個具有淺溝渠絕緣結構的基底，該基底上表面塗覆有SiN罩幕層；在該基底的上部及淺溝渠絕緣結構中沉積氧化物；對上述氧化物進行第一次研磨；在研磨至SiN罩幕層後停止研磨，然後再沉積一層SiN罩幕層；對上述SiN罩幕層進行第二次研磨；採用溼式蝕刻去除SiN罩幕層。採用本發明所述的一種製造改善寄生漏電流的STI結構的方法可以有效改善STI「斷皮」現象，減少因磷酸侵蝕造成的微小凹陷，製作的STI平坦度較好，進而改善器件漏電現象。
文檔編號H01L21/70GK101728306SQ20081017156
公開日2010年6月9日 申請日期2008年10月21日 優先權日2008年10月21日
發明者劉波, 蔡政澤, 黃利華 申請人:和艦科技(蘇州)有限公司