具有多層級架構的快閃記憶體的製作方法
2023-10-09 06:59:44
專利名稱：具有多層級架構的快閃記憶體的製作方法
技術領域：
本文中所揭示的標的物涉及一種多層級快閃記憶體及一種用以形成所述多層級快閃記憶體的工藝流程。
背景技術：
舉例來說，存儲器裝置可用於許多類型的電子裝備中，例如計算機、蜂窩電話、 PDA、數據記錄器、遊戲及導航設備。對較小及/或能力更高的電子裝備的不斷需求可產生對較小、較高密度存儲器裝置的需要，其可涉及接近與原子或分子級的材料及電子行為相關聯的較低邊界的小半導體特徵大小。因此，除減小半導體特徵大小以外的用以增加存儲器密度的方法可涉及新配置，例如三維存儲器架構。然而，此種方法可涉及對實施起來相對昂貴的新製作技術及/或新工藝流程的顯著轉變。因此，可需要一種可使用從用以製作更熟悉的二維存儲器架構的工藝流程相對少地作修改的工藝流程製作的三維存儲器架構。
將參照以下各圖描述非限制性及非窮舉性實施例，其中除非另有規定，各圖中相同參考編號指代相同部件。圖1是根據一實施例的多層級存儲器裝置的橫截面圖。圖2是根據一實施例的多層級存儲器裝置的另一橫截面圖。圖3是根據一實施例的用以形成多層級存儲器裝置的工藝的流程圖。圖4是根據一實施例的存儲器裝置的電晶體部分的柵極堆疊層的橫截面圖。圖5是根據一實施例的存儲器裝置的電晶體部分的橫截面圖。圖6是根據一實施例的包括層間電介質層的存儲器裝置的電晶體部分的橫截面圖。圖7是根據一實施例的準備用於製作存儲器陣列的存儲器裝置的橫截面圖。圖8是根據一實施例的包括存儲器陣列的存儲器裝置的橫截面圖。圖9是根據一實施例的包括存儲器陣列的存儲器裝置的另一橫截面圖。圖10是根據一實施例的準備用於製作源極觸點的存儲器裝置的橫截面圖。圖11是根據另一實施例的存儲器裝置的橫截面圖。圖12是根據一實施例的準備用於製作多層級存儲器陣列的存儲器裝置的橫截面圖。圖13是根據一實施例在多層級存儲器陣列中的漏極或源極觸點的橫截面圖。圖14是根據一實施例的計算系統及存儲器裝置的示意圖。
具體實施例方式此說明書通篇所提及的「一個實施例」或「一實施例」意指結合所述實施例描述的特定特徵、結構或特性包括在所請求的標的物的至少一個實施例中。因此，在此說明書通篇的各個地方出現的片語「在一個實施例中」或「一實施例」未必全部指代相同實施例。此外， 可將所述特定特徵、結構或特性組合在一個或一個以上實施例中。在一實施例中，三維存儲器結構可包含襯底上的外圍電路、用以覆蓋所述外圍電路的層間電介質層(ILD)及在所述ILD上的兩個或兩個以上存儲器單元陣列層級。此種ILD 可包含(舉例來說)使用各種技術(包括低壓化學氣相沉積(LPCVD)、化學氣相沉積(CVD) 及/或原子層沉積(ALD))沉積的氧化矽。舉例來說，此外圍電路(舉例來說)可包含用以選擇及/或操作柵極線、位線及/或漏極-源極線的控制電路。此外圍電路還可包含感測放大器電路，但所請求的標的物不受限於此。不管名字如何，外圍電路不需要駐留於存儲器結構的外圍上。特定來說，此外圍電路可安置於其上構建有所述外圍電路的襯底與兩個或兩個以上存儲器單元陣列層級之間。在一個實施方案中，此種三維存儲器結構可包含NAND 快閃記憶體，但所請求的標的物不受此方面的限制。在一實施例中，存儲器單元陣列可包含電荷捕集NAND快閃記憶體。此些存儲器單元可包含用以選擇性地捕集電荷載子的氧化物-氮化物-氧化物(ONO)堆疊及源極/漏極區之間的溝道區。與存儲器陣列的各個層級的源極/漏極觸點可包含延伸穿過存儲器陣列的各個層級的導電插塞。在一特定實施例中，漏極觸點可從最頂部存儲器單元陣列層級延伸到最底部存儲器單元陣列層級。在一實施例中，用以製作三維存儲器結構的工藝流程可通過在襯底上形成外圍電路而開始。在用絕緣材料及/或ILD覆蓋外圍電路之後，可形成第一存儲器陣列層級。在用另外的絕緣材料及/或ILD覆蓋第一存儲器陣列層級之後，可形成另一存儲器陣列層級， 等等。接著可如下文所描述來形成通往各個存儲器陣列層級的接觸線。當然，用以製作三維存儲器結構的工藝的此些細節僅為實例，且所請求的標的物不受限於此。在另一實施例中，用以製作三維存儲器結構的工藝流程可通過在襯底上形成第一存儲器陣列層級而開始。在用添加的絕緣材料及/或ILD覆蓋第一存儲器陣列層級之後， 可形成另一存儲器陣列層級，等等。在形成最後的存儲器陣列層級之後，可通過在電路區中選擇性地移除陣列ILD來在襯底上形成外圍電路。在用添加的絕緣材料及/或ILD覆蓋外圍電路之後，可接著如下文所描述形成通往各個存儲器陣列層級的導電接觸線。再次，用以製作三維存儲器結構的工藝的此些細節僅為實例，且所請求的標的物不受限於此。圖1是根據一實施例的沿第一方向的多層級存儲器裝置100的橫截面圖。圖2是根據一實施例的沿大致正交於所述第一方向的第二方向的多層級存儲器裝置100的另一橫截面圖。此種三維存儲器裝置可允許通過一個在另一個上地堆疊多個陣列層級而實現存儲器的相對高密度裝填。此處，詞語「堆疊」並不打算暗示此些存儲器陣列層級在別處形成且隨後一個在另一個上地放置。而是，可在構建到襯底中的外圍電路上方原位製作此些存儲器陣列層級。舉例來說，存儲器裝置100的下部部分可包含襯底105上的外圍電路120， 而上部部分可包含存儲器陣列堆疊110。特定來說，(舉例來說)外圍電路120可包括經由掩埋於ILD 145中的各個導電線130而互連的一個或一個以上電晶體125。存儲器陣列堆疊110可包含包括存儲器單元140陣列的一個或一個以上存儲器陣列層級115。鄰近存儲器陣列層級115可通過至少ILD 135而彼此絕緣及/或分離，但也可使用其它材料及/或層。在一特定實施方案中，可在多晶矽(多晶)層260上的特定區255中蝕刻ONO堆疊205 以在陣列層級115中形成源極觸點1015。舉例來說，可使用例如LPCVD、CVD、ALD及/或分子束外延(MBE)等各種技術來沉積多晶矽，且在沉積之後對其進行原位摻雜(例如，在沉積期間)或植入。當然，此些材料僅為實例，且所請求的標的物不受限於此。圖3是根據一實施例的用以形成多層級存儲器裝置的工藝300的流程圖。圖4到 13顯示此種多層級存儲器裝置在各個製作階段處的橫截面圖。在框310處，在襯底上形成外圍電路的工藝以襯底105開始，如圖4中所示。特定來說，為界定包括在外圍電路中的電晶體，可執行阱/閾值植入、高電壓(HV)氧化、低電壓(LV)氧化515及多晶層沉積。接下來，在通過氧化物填充及後續化學機械拋光(CMP)界定淺溝槽隔離(STI)之後，則例如可在襯底105上沉積導電層430 (例如，鎢矽(WSi2))。舉例來說，此種沉積工藝可包括CVD、MBE 及/或ALD。可在結構400上沉積掩模以將導電層430及多晶層420的至少一部分圖案化。舉例來說，所得圖案可界定包括在外圍電路120中的電晶體的多個電晶體柵極。在電晶體柵極界定之後，可接近此些電晶體的源極/漏極區執行LDD植入、間隔物界定以及η+及ρ+植入555。如圖5中所示，所得電晶體125可包含包括具有由間隔物505覆蓋的側的多晶圖案425及導電圖案435的柵極堆疊。舉例來說，可使用電晶體125來控制存儲器裝置的尋址及/或輸入/輸出操作。圖6是包括囊括電晶體125的ILD 145的存儲器裝置的電晶體部分的橫截面圖。 舉例來說，可沉積電介質氧化物(舉例來說)以覆蓋襯底105及電晶體125且隨後經由CMP 對其進行拋光。可通過進行蝕刻以暴露電晶體125的用於源極/漏極及/或柵極觸點的特定區來移除所得ILD 145的部分。如圖7中所示，可隨後用導電材料(例如，金屬)來填充此些經移除部分以形成導電線130。在一特定實施方案中，舉例來說，此些導電線可包含鎢。 接著可使用CMP工藝來拋光ILD 145及導電線130的頂部部分。在工藝300的框320處，可沉積額外的ILD 147以覆蓋導電線130及/或外圍電路的其它部分。在框330處，第一層級存儲器單元陣列可通過沉積多晶層以覆蓋ILD 147而開始形成。可將此多晶層圖案化及蝕刻以形成暴露ILD 147的區730的多晶圖案720。在一個實施方案中，多晶圖案720可包含可對應於完成的存儲器結構中的存儲器單元的位線的大致平行的多個多晶矽線。當然， 用以形成存儲器裝置的各個部分的工藝的此些細節僅為實例，且所請求的標的物不受此方面的限制。參照圖8，可將ONO 810保形地沉積到多晶圖案720上。特定來說，ONO 810可包含阻擋電介質層820(例如，氧化矽)、捕集電介質層825(例如，氮化矽)及隧道氧化物層 830 (例如，氧化矽)。可沉積金屬蓋帽860以保形地覆蓋覆蓋有ONO的多晶圖案720且填充介入區805。舉例來說，此金屬蓋帽可包含氮化鉭(TaN)。如圖12中所示，接著可沉積低電阻金屬層1210以保形地覆蓋所得存儲器單元140。此金屬層可包含(舉例來說)鈦、氮化鈦、鎢(W)、氮化鎢(WN)、矽化鎢(WSU)及/或其組合。當然，此些材料僅為實例，且所請求的標的物不受限於此。在一特定實施方案中，可將可包含氧化物的ILD 135保形地沉積到低電阻金屬層1210上。舉例來說，額外的保形氮化物層1240可覆蓋ILD 135且因此形成用以製作後續存儲器陣列層級115的基礎，如在框340處。圖9是根據一實施例的大致正交於圖8的橫截面圖的橫截面圖。在圖9的橫截面圖中，顯示多晶圖案720覆蓋ILD 147。ONO 810及金屬蓋帽860隨後覆蓋多晶圖案720。 在一特定實施方案中，可蝕刻ONO 810的一部分及金屬蓋帽860以暴露多晶圖案720的區1010，如圖10中所示。舉例來說，接著可使經暴露區1010經受載子植入，例如η+源極植入。在此植入之後，可沉積低電阻金屬層1210以填充並覆蓋經暴露區1010且覆蓋金屬蓋帽 860，如圖11中所示。此導電層可包含(舉例來說)鈦、氮化鈦、鎢、氮化鎢及/或其組合。 通過此方法，可通過單元圖案化形成源極觸點1165，且此方法不需要包括專用金屬化工藝。 與單元圖案化同時，可形成源極選擇器電晶體1172、漏極選擇器電晶體1178及柵極1174。 此外，可形成用於源極選擇器電晶體的接觸條帶(未顯示)、用於漏極選擇器電晶體的接觸條帶(未顯示)及用於柵極的接觸條帶(未顯示)。可在區1168處形成漏極觸點(未顯示)。當然，此些材料僅為實例，且所請求的標的物不受限於此。可沉積後續電介質層135 以覆蓋低電阻金屬層1210。此電介質層可包含(舉例來說)氧化矽。可在電介質層135上沉積硬掩模1140，例如氮化矽。可隨後使用硬掩模1140來界定字線。可執行傾斜源極/漏極植入1120以對源極區250及/或漏極區251進行摻雜。接下來，可執行ILD沉積以填充柵極之間的空間。可使用一直到硬掩膜1140的選擇性工藝(例如，僅ILD移除工藝)來執行平面化工藝。在此階段處，舉例來說，形成新的存儲器陣列層級可從ILD沉積及多晶矽沉積開始。圖13是根據若干實施例顯示各種漏極及/或源極觸點的多層級存儲器結構1300 的橫截面圖。舉例來說，可在圖3中的工藝300的框350期間形成此些源極/漏極觸點，以在一個或一個以上存儲器陣列層級、外圍電路及/或外部電路(例如，存儲器控制器)當中提供電連接。在涉及外圍電路的一個實施方案中，條帶源極線/字線觸點1310、1320、1330 及1340可包含導電材料(例如，金屬)的插塞。特定來說，觸點1320可電連接到存儲器陣列層級1380的外圍區，觸點1330可電連接到存儲器陣列層級1382的外圍區，且觸點1340 可電連接到存儲器陣列層級1384的外圍區。另外，觸點1310可電連接到導電線130，其可包括外圍電路的一部分，如上文所論述。用以構造此些觸點的技術可涉及僅氧化物蝕刻工藝，同時選擇恰當的蝕刻深度以便到達特定存儲器陣列層級。舉例來說，在通過進行蝕刻而移除氧化物之後，可用金屬填充所得孔，此後可執行CMP工藝。在涉及漏極觸點的實施方案中，延伸超出多於一個存儲器陣列層級的觸點可包含經由導電插塞彼此連接的多個層級間觸點。此些漏極觸點為舉例來說的，但所請求的標的物不受限於此。在一特定實例中，外部電路(未顯示)可經由層級間觸點1350、1355及1360 連接到存儲器陣列層級1380。用以構造此些分段觸點的技術可涉及針對個別存儲器陣列層級的漏極觸點蝕刻與填充工藝，使用例如多晶矽添加導電插塞，及隨後執行平面化工藝 (例如，CMP)。因此，舉例來說，可在形成存儲器單元陣列層級1380之後但在形成存儲器單元陣列層級1382之前形成層級間觸點1360。類似地，可在形成存儲器單元陣列層級1382 之後但在形成存儲器單元陣列層級1384之前形成層級間觸點1355，等等。在涉及漏極觸點的另一實施方案中，延伸超出多於一個存儲器陣列層級的觸點可包含從最頂部存儲器單元陣列層級延伸到最底部存儲器單元陣列層級的單個插塞1370。舉例來說，插塞1370可包含漏極觸點。單個插塞1370固有的相對高的縱橫比可引入蝕刻及 /或填充上的困難。另外，跨越多個存儲器單元陣列層級的重疊管理可引入形成單個插塞 1370上的困難。舉例來說，可難以將存儲器單元陣列層級1384上方的表面上的掩模與存儲器單元陣列層級1380上的存儲器單元特徵對準。可使用各種漏極觸點技術中的任一者使相應存儲器陣列層級的對應位線(例如，多晶圖案720)彼此電短路。圖14是根據一實施例的計算系統及存儲器裝置的示意圖。此計算裝置可包含一個或一個以上處理器(舉例來說)以執行應用程式及/或其它代碼。舉例來說，存儲器裝置 1410可包含圖1中所示的多層級存儲器裝置100。計算裝置1404可表示可配置以管理存儲器裝置1410的任何裝置、器具或機器。存儲器裝置1410可包括存儲器控制器1415及存儲器1422。通過舉例而非限制的方式，計算裝置1404可包括一個或一個以上計算裝置及 /或平臺，例如(舉例來說)桌上型計算機、膝上型計算機、工作站、伺服器裝置等；一個或一個以上個人計算或通信裝置或器具，例如(舉例來說)個人數字助理、移動通信裝置等； 一計算系統及/或相關聯服務提供商能力，例如(舉例來說)資料庫或數據存儲服務提供商/系統；及/或其任一組合。應認識到，系統1400中所示的各種裝置的全部或部分及如本文中進一步描述的工藝及方法可使用硬體、固件、軟體或其任一組合來實施或以其它方式包括硬體、固件、軟體或其任一組合。因此，通過舉例而非限制的方式，計算裝置1404可包括經由總線1440在操作上耦合到存儲器1422的至少一個處理單元1420及一主機或存儲器控制器1415。處理單元1420表示可配置以執行數據計算程序或過程的至少一部分的一個或一個以上電路。 通過舉例而非限制的方式，處理單元1420可包括一個或一個以上處理器、控制器、微處理器、微控制器、專用集成電路、數位訊號處理器、可編程邏輯裝置、現場可編程門陣列等或其任一組合。處理單元1420可包括經配置以與存儲器控制器1415通信的作業系統。此作業系統可(舉例來說)產生命令以經由總線1440發送到存儲器控制器1415。此些命令可包含讀取及/或寫入命令。響應於寫入命令，舉例來說，存儲器控制器1415可提供偏壓信號， 例如用以將與所述寫入命令相關聯的信息寫入到存儲器分區的設定或重設脈衝(舉例來說)。在一實施方案中，舉例來說，存儲器控制器1415可操作存儲器裝置1410，其中處理單元1420可代管一個或一個以上應用程式及/或起始給存儲器控制器的寫入命令以提供對存儲器裝置1410中的存儲器單元的存取。存儲器1422表示任何數據存儲機構。存儲器1422可包括(舉例來說)一級存儲器14M及/或二級存儲器1似6。一級存儲器14M可包括(舉例來說)隨機存取存儲器、 只讀存儲器等。雖然在此實例中圖解說明為與處理單元1420分離，但應理解，一級存儲器 1424的整體或部分可提供於處理單元1420內或以其它方式與處理單元1420位於同一地點
/華禹合。二級存儲器14 可包括(舉例來說)與一級存儲器相同或類似類型的存儲器及/ 或一個或一個以上數據存儲裝置或系統，例如(舉例來說)磁碟驅動器、光碟驅動器、磁帶驅動器、固態存儲器驅動器等。在某些實施方案中，二級存儲器1似6可以是在操作上可接受的計算機可讀媒體14 或可以其它方式配置以耦合到計算機可讀媒體1似8。計算機可讀媒體14 可包括(舉例來說)可攜載用於系統1400中的裝置中的一者或一者以上的數據、代碼及/或指令及/或使得所述數據、代碼及/或指令可存取的任何媒體。計算裝置1404可包括(舉例來說)輸入/輸出1432。輸入/輸出1432表示可配置以接受或以其它方式引入人類及/或機器輸入的一個或一個以上裝置或特徵，及/或可配置以遞送或以其它方式提供人類及/或機器輸出的一個或一個以上裝置或特徵。通過舉例而非限制的方式，輸入/輸出裝置1432可包括在操作上配置的顯示器、揚聲器、鍵盤、滑鼠、軌跡球、觸控螢幕、數據埠等。 雖然已圖解說明及描述了目前認為是實例性實施例的內容，但所屬領域的技術人員應理解，在不背離所請求的標的物的情況下可作出各種其它修改且可替代等效物。另外， 可在不背離本文中所描述的中心概念的情況下作出許多修改以使特定情形適應所請求的標的物的教示。因此，所請求的標的物既定不限於所揭示的特定實施例，而是此所請求的標的物還可包括歸屬於所附權利要求書及其等效物的範圍內的所有實施例。
權利要求
1.一種製作存儲器裝置的方法，所述方法包含 在襯底上形成外圍電路；用層間電介質層覆蓋所述外圍電路及所述襯底；及在所述層間電介質層上形成一個或一個以上存儲器陣列層級的堆疊。
2.根據權利要求1所述的方法，其中形成所述一個或一個以上存儲器陣列層級中的第一層級包含用多晶矽薄膜至少部分地覆蓋所述隔離材料； 將所述多晶矽薄膜的一部分圖案化以形成大致平行的多個多晶矽線； 用氧化物-氮化物-氧化物(ONO)堆疊至少部分地覆蓋所述多晶矽薄膜及所述多個多晶矽線；及用金屬層至少部分地覆蓋所述ONO堆疊。
3.根據權利要求1所述的方法，其進一步包含通過移除所述金屬層及所述ONO堆疊的一部分而暴露所述多晶矽薄膜以界定平行柵極線。
4.根據權利要求2所述的方法，其進一步包含通過移除所述金屬層及所述ONO堆疊的一部分而暴露所述多晶矽薄膜；及用導電材料取代所述金屬層及所述ONO堆疊的所述經移除部分以形成源極觸點。
5.根據權利要求2所述的方法，其進一步包含在兩個連續存儲器陣列層級之間形成第一漏極觸點；將所述兩個連續存儲器陣列層級中的一者的多晶矽線對準在所述第一漏極觸點上；及在所述多晶矽線與第三連續存儲器陣列層級之間形成第二漏極觸點。
6.根據權利要求1所述的方法，其進一步包含在形成所述一個或一個以上存儲器陣列層級之後，在所述存儲器陣列層級當中形成漏極觸點。
7.根據權利要求1所述的方法，其中所述存儲器陣列包含電荷捕集NAND存儲器單元陣列。
8.一種存儲器裝置，其包含 襯底上的外圍電路；用以覆蓋所述外圍電路的層間電介質層；及形成於所述層間電介質層上的一個或一個以上存儲器陣列層級，其中所述外圍電路安置於所述襯底與所述層間電介質層之間。
9.根據權利要求8所述的存儲器裝置，其中所述一個或一個以上存儲器陣列層級覆蓋所述外圍電路的至少一部分。
10.根據權利要求8所述的存儲器裝置，其進一步包含 用以至少部分地覆蓋所述層間電介質層的多晶矽薄膜；用以至少部分地覆蓋所述多晶矽薄膜的氧化物-氮化物-氧化物(ONO)堆疊及金屬層；所述ONO堆疊及所述金屬層的一部分中的用以暴露所述多晶矽薄膜的一部分的開口 ；安置於所述開口中的源極觸點。
11.根據權利要求10所述的存儲器裝置，其中所述存儲器陣列包含所述ONO堆疊以捕集個別存儲器單元中的電荷載子。
12.根據權利要求8所述的存儲器裝置，其進一步包含 兩個連續存儲器陣列層級之間的第一漏極觸點；及所述兩個連續存儲器陣列層級中的一者的多晶矽位線與第三連續存儲器陣列層級之間的第二漏極觸點。
13.根據權利要求8所述的存儲器裝置，其進一步包含 跨越兩個或兩個以上所述存儲器陣列層級延伸的漏極觸點。
14.根據權利要求10所述的存儲器裝置，其進一步包含所述一個或一個以上存儲器陣列層級上的平行柵極線。
15.根據權利要求8所述的存儲器裝置，其中所述存儲器陣列包含電荷捕集NAND存儲器單元陣列。
16.一種系統，其包含 存儲器裝置，其包含 襯底上的外圍電路；用以覆蓋所述外圍電路的層間電介質層；及所述層間電介質層上的一個或一個以上存儲器陣列層級；存儲器控制器，其用以操作所述存儲器裝置，及處理器，其用以代管一個或一個以上應用程式且用以起始給所述存儲器控制器的寫入命令以提供對所述存儲器陣列中的存儲器單元的存取。
17.根據權利要求16所述的系統，其中所述存儲器裝置進一步包含 用以至少部分地覆蓋所述層間電介質層的多晶矽薄膜；氧化物-氮化物-氧化物(ONO)堆疊及用以至少部分地覆蓋所述ONO堆疊的金屬層； 所述ONO堆疊及所述金屬層的一部分中的用以暴露所述多晶矽薄膜的一部分的開口 ；及安置於所述開口中的源極觸點。
18.根據權利要求16所述的系統，其中所述存儲器裝置進一步包含 兩個連續存儲器陣列層級之間的第一漏極觸點；及所述兩個連續存儲器陣列層級中的一者的多晶矽位線與第三連續存儲器陣列層級之間的第二漏極觸點。
19.根據權利要求16所述的系統，其中所述存儲器裝置進一步包含 跨越兩個或兩個以上所述存儲器陣列層級延伸的漏極觸點。
20.根據權利要求16所述的系統，其中所述存儲器陣列包含電荷捕集NAND存儲器單元陣列。
全文摘要
本發明包括一種製作存儲器裝置的方法，其包含在襯底上形成外圍電路；用層間電介質層覆蓋所述外圍電路及所述襯底；及在所述層間電介質層上形成一個或一個以上存儲器陣列層級的堆疊。
文檔編號H01L27/115GK102237314SQ20111010342
公開日2011年11月9日 申請日期2011年4月20日 優先權日2010年4月20日
發明者亞歷山德羅·格羅西, 安娜·馬裡亞·孔蒂, 朱利奧·阿爾比尼 申請人:美光科技公司