半導體裝置以及半導體存儲器中的消去次數的檢索方法
2023-10-09 06:17:44
半導體裝置以及半導體存儲器中的消去次數的檢索方法
【專利摘要】本發明涉及能從半導體存儲器高速地檢索消去次數最小的區塊的半導體裝置以及半導體存儲器中的消去次數的檢索方法。本發明根據檢索開始命令，生成由每個區塊的地址的系列構成的讀出地址信號，通過將該讀出地址信號供給到區塊管理存儲器，從而從區塊管理存儲器連續地讀出與各區塊對應的消去次數數據片的系列。然後，在從區塊管理存儲器讀出的消去次數數據片示出比最小消去次數數據片小的消去次數的情況下，導入並保持該消去次數數據片，將其作為上述最小消去次數數據片輸出，並且導入並保持讀出地址信號，將由該讀出地址信號示出的地址作為最小消去次數地址輸出。
【專利說明】半導體裝置以及半導體存儲器中的消去次數的檢索方法
【技術領域】
[0001]本發明涉及半導體裝置，例如涉及具備半導體存儲器的半導體裝置以及半導體存儲器中的數據的消去次數的檢索方法。
【背景技術】
[0002]作為能進行數據改寫、即使切斷電源數據也不會消失的不易失性的半導體存儲器，有閃速存儲器(flash memory)0特別是，在NAND型的閃速存儲器中，當進行數據的寫入時，首先，以由多個存儲器單元構成的區塊單位進行數據的消去。然而，因為在各區塊中可消去的次數存在上限，所以需要對存儲器內的各區塊隨時進行消去次數的管理。於是，提出了如下的半導體存儲裝置，該半導體存儲裝置搭載有:與閃速存儲器的各區塊對應地存儲示出在該區塊中實施的消去次數的消去次數數據的RAM (Random Access Memory:隨機存取存儲器)；以及進行從該RAM讀出消去次數數據而檢索消去次數最小的區塊的控制的CPU(例如，參照專利文獻I)。這樣的CPU —邊通過反覆對RAM供給讀出命令而將各區塊的每一個的消去次數數據一個一個地讀出，一邊通過對各區塊的消去次數數據彼此進行大小比較而檢索消去次數最少的區塊作為消去對象。因而，CPU反覆執行與存儲在RAM的所有的消去次數數據的數量對應的由讀出與I個區塊對應的消去次數數據的讀出控制和對消去次數數據彼此進行比較的比較控制構成的一系列的控制。然而，欲通過CPU依次執行這些讀出控制和比較控制，就要相隔用於指定各控制的命令獲取周期，因此，存在檢索耗費許多的時間的問題。
[0003]現有技術文獻專利文獻
專利文獻1:特開2008-123314號。
【發明內容】
[0004]發明要解決的課題
本發明是為了解決這樣的問題而完成的，其目的在於，提供一種能以高速檢索消去次數最小的區塊的半導體裝置以及半導體存儲器中的消去次數的檢索方法。
[0005]用於解決課題的方案
本發明的半導體裝置是具有以區塊的單位進行數據消去的半導體存儲器的半導體裝置，具有:與每個所述區塊對應地存儲示出在該區塊中實施的數據消去的消去次數的消去次數數據片的區塊管理存儲器；根據檢索開始命令生成讀出地址信號，通過將該讀出地址信號供給到所述區塊管理存儲器而從該區塊管理存儲器連續地讀出每個所述消去次數數據片的讀出地址生成電路；以及檢索與從所述區塊管理存儲器讀出的每個所述消去次數數據片中的示出最小的消去次數的消去次數數據片對應的區塊的最小消去次數檢索電路，所述最小消去次數檢索電路具有:在從所述區塊管理存儲器讀出的所述消去次數數據片示出比最小消去次數數據片小的消去次數的情況下，將該消去次數數據片作為所述最小消去次數數據片輸出的第I鎖存器；以及在從所述區塊管理存儲器讀出的所述消去次數數據片示出比所述最小消去次數數據片小的消去次數的情況下，將由所述讀出地址信號示出的地址作為最小消去次數地址輸出的第2鎖存器。
[0006]此外，本發明的半導體裝置是具有以區塊的單位進行數據消去的半導體存儲器的半導體裝置，具有:與每個所述區塊對應地存儲示出在該區塊中實施的數據消去的消去次數的消去次數數據片的區塊管理存儲器；根據檢索開始命令生成讀出地址信號，通過將該讀出地址信號供給到所述區塊管理存儲器而從該區塊管理存儲器連續地讀出每個所述消去次數數據片的讀出地址生成電路；以及檢索與從所述區塊管理存儲器讀出的每個所述消去次數數據片中的示出所需的消去次數的消去次數數據片對應的區塊，發送該檢索結果的消去次數檢索電路。
[0007]此外，本發明的半導體存儲器中的消去次數的檢索方法是以區塊的單位進行數據消去的半導體存儲器中的消去次數的檢索方法，具有:與每個所述區塊對應地將示出在該區塊中實施的數據消去的消去次數的消去次數數據片存儲在區塊管理存儲器的步驟；根據檢索開始命令生成讀出地址信號，通過將該讀出地址信號供給到所述區塊管理存儲器而從該區塊管理存儲器連續地讀出每個所述消去次數數據片的步驟；以及檢索與從所述區塊管理存儲器讀出的每個所述消去次數數據片中的示出最小的消去次數的消去次數數據片對應的區塊的最小消去次數檢索步驟，在所述最小消去次數檢索步驟中，在從所述區塊管理存儲器讀出的所述消去次數數據片示出比最小消去次數數據片小的消去次數的情況下，將該消去次數數據片作為所述最小消去次數數據片輸出，並且將由所述讀出地址信號示出的地址作為最小消去次數地址輸出。
[0008]發明效果
根據本發明，能根據檢索開始指令檢索消去次數最小的區塊，高速地輸出該消去次數最小的區塊的地址。
【專利附圖】
【附圖說明】
[0009]圖1是示出本發明的半導體裝置100的內部結構和連接於該半導體裝置100的主機裝置200的框圖。
[0010]圖2是示出檢索開始數據ST的數據格式的一個例子的圖。
[0011]圖3是示出與各區塊的地址對應地存儲在SRAM5的管理數據EAD (屬性數據AT、消去次數數據ED)的一個例子的圖。
[0012]圖4是示出在讀出地址生成電路61中生成的讀出地址信號RDA和根據讀出地址信號RDA連續地從SRAM5讀出的各區塊的每一個的管理數據EAD的系列的時序圖。
[0013]圖5是示出消去次數檢索電路6的內部結構的框圖。
[0014]圖6是示出最小消去次數檢索部64的內部結構的電路圖。
[0015]圖7是示出最大消去次數檢索部63的內部結構的電路圖。
【具體實施方式】
[0016]以下，一邊參照附圖一邊對本發明的實施例進行詳細說明。
[0017]圖1是示出本發明的半導體裝置100的內部結構和連接於該半導體裝置100的主機裝置200的框圖。主機裝置200為了存儲通過執行自身的主動作而生成的數據片而將寫入命令和地址數據供給到半導體裝置100。此外，主機裝置200通過將應讀出所需的數據片的讀出命令和地址數據供給到半導體裝置100，從而讀出存儲在這樣的半導體裝置100的所需的數據片而獲取該數據片。
[0018]如圖1所示，半導體裝置100包括作為半導體存儲器的例如NAND型的閃速存儲器101和存儲器控制器102。存儲器控制器102包括與存儲器控制總線I連接的主機IF(interface:接口)部 2、CPU (Central Processing Unit:中央處理單兀)3、存儲器 IF(interface)部 4、SRAM (Static Random Access Memory:靜態隨機存取存儲器)5、以及消去次數檢索電路6。
[0019]主機IF部2將從主機裝置100供給的地址數據、寫入用的數據片、命令(寫入命令或讀出命令)送出到存儲器控制總線I。此外，主機IF部2經由存儲器控制總線I和存儲器IF部4將從閃速存儲器101讀出的數據片供給到主機裝置200。
[0020]CPU3根據經由存儲器控制總線I從主機裝置200供給的地址數據和讀出命令，將應從由該地址數據示出的閃速存儲器101的各頁(page)讀出所需數據片的讀出信號供給到存儲器IF部4。
[0021]此外，CPU3根據經由存儲器控制總線I從主機裝置200供給的地址數據、寫入用的數據片以及寫入命令，首先，為了選定成為寫入對象的區塊，將圖2所示的包括起始地址Ast、終端地址Aed、以及檢索對象設定數據SCS的檢索開始數據ST供給到消去次數檢索電路6。另外，上述的區塊是在閃速存儲器101中進行數據消去時成為最小單位的、由多個存儲器單元構成的區域。根據上述的檢索開始數據ST，消去次數檢索電路6從閃速存儲器101的整個區塊之中檢索累積的消去次數為最小和最大的區塊，將該消去次數最小的區塊的地址和最大的區塊的地址供給到CPU3。CPU3將這些消去次數最小的區塊的地址和最大的區塊的地址保持在內置寄存器(未圖示)。然後，CPU3選定與消去次數最小的地址對應的區塊作為數據寫入對象的區塊，對於該區塊，首先將應實施數據消去處理的消去信號供給到存儲器IF部4。接著，CPU3將應在實施了該數據消去處理的區塊內寫入與地址數據對應的寫入用的數據片的寫入信號供給到存儲器IF部4。接下來，CPU3執行更新每個區塊的累積的消去次數的消去次數更新處理。
[0022]此外，CPU3定期地經由存儲器IF部4對閃速存儲器101實施應將存儲在改寫頻度高的區塊即累積消去次數多的區塊的數據和存儲在改寫頻度低的區塊即累積消去次數少的區塊的數據相互調換的數據調換控制。即，因為區塊的消去次數存在上限，所以消去次數多的區塊與消去次數少的區塊相比在更早的時點達到消去次數的上限，導致改寫壽命的降低。於是，為了減少每個區塊的消去次數的偏差，CPU3對閃速存儲器101實施以下那樣的數據調換控制。首先，CPU3將存儲在像上述那樣檢索的消去次數最大的區塊的數據(稱為第I數據)和存儲在累積消去次數最小的區塊的數據(稱為第2數據)暫且寫入到閃速存儲器101的空的區塊。接著，CPU3對上述的消去次數最大的區塊和消去次數最小的區塊實施數據消去處理。然後，CPU3進行應將第2數據寫入到消去次數最大的區塊並且將第I數據寫入到消去次數最小的區塊的寫入處理。通過定期地執行這樣的數據調換控制，從而抑制每個區塊的消去次數的偏差，延長閃速存儲器101的改寫壽命。
[0023]存儲器IF部4根據從CPU3供給的讀出信號對閃速存儲器101實施應讀出所需數據片的控制，此時，將從閃速存儲器101讀出的數據片經由存儲器控制總線I供給到主機IF部2。此外，存儲器IF部4根據從CPU3供給的消去信號，對閃速存儲器101實施應從由該消去信號示出的區塊消去數據的控制。進而，存儲器IF部4根據從CPU3供給的寫入信號，對閃速存儲器101實施應寫入寫入用的數據片的控制。
[0024]如圖3所示，在作為區塊管理存儲器的SRAM5中，設置有與示出閃速存儲器101的各區塊的地址的地址數據AD對應地存儲關於該區塊的η比特(η是2以上的自然數)的管理數據EAD的區域。管理數據EAD包括例如用20比特表示在該區塊中實施的數據消去的累積消去次數(以下，僅稱為消去次數)的消去次數數據ED和例如用12比特表示該區塊的各種屬性的屬性數據AT。在此，消去次數數據ED在產品出庫時全都是「0」，此後，每當進行如前所述的數據片的消去時，CPU3通過執行消去次數更新處理，從而只將與成為消去對象的區塊對應的消去次數數據ED增加「 I 」。另一方面，屬性數據AT是表示各種屬性信息的數據，例如，該屬性信息包括表示該區塊是否已完成數據寫入的已使用信息、表示該區塊是否被破壞的破壞信息和/或表示在該區塊是否存儲有顧客數據等不可消去的保護數據的保護信息等。如圖4所示，SRAM5根據從消去次數檢索電路6供給的讀出地址信號RDA，依次連續地讀出各區塊的每一個的管理數據EAD，將這樣的管理數據EAD的系列供給到消去次數檢索電路6。另外，如圖4所示，讀出地址信號RDA是由分配給閃速存儲器101的各區塊的地址數據的系列構成的信號。
[0025]圖5是示出消去次數檢索電路6的內部結構的框圖。如圖5所示，消去次數檢索電路6包括讀出地址生成電路61、檢索對象設定數據提取電路62、最大消去次數檢索部63、最小消去次數檢索部64、時鐘生成電路65以及寄存器66。
[0026]讀出地址生成電路61提取從CPU3供給的檢索開始數據ST中的、圖2所示的起始地址Ast和終端地址Aed。另外，起始地址Ast是在閃速存儲器101的整個區塊之中最初成為檢索對象的區塊的地址，終端地址Aed是在整個區塊之中最後成為檢索對象的區塊的地址。然後，如圖4所示，讀出地址生成電路61生成包括從該起始地址Ast起向終端地址Aed其值依次增加「I」的地址數據的系列的讀出地址信號RDA，將其分別供給到最大消去次數檢索部63和最小消去次數檢索部64、以及SRAM5。進而，讀出地址生成電路61在生成由從起始地址Ast到終端地址Aed為止的地址數據的系列構成的讀出地址信號RDA的整個期間，為了將時鐘生成電路65設定為啟用狀態，例如將圖4所示的邏輯電平為I的啟用信號EN供給到時鐘生成電路65。
[0027]檢索對象設定數據提取電路62提取從CPU3供給的檢索開始數據ST中的、圖2所示的檢索對象設定數據SCS。如圖2所示，檢索對象設定數據SCS由消去次數有效比特數據ES、屬性有效比特數據AS以及指定屬性數據DD構成。消去次數有效比特數據ES是用於只將圖3所示的管理數據EAD中的相當於消去次數數據ED的比特組設為有效的數據，與管理數據EAD具有相同的比特長。例如，對於如圖3所示的32比特的管理數據EAD，消去次數有效比特數據ES是只將與管理數據EAD中的相當於消去次數數據ED的20比特的量的各比特位數設為邏輯電平I的32比特的數據[OOOFFFFFh]。屬性有效比特數據AS是用於只將圖3所示的管理數據EAD中的相當於屬性數據AT的比特組設為有效的數據，與管理數據EAD具有相同的比特長。例如，對於如圖3所示的32比特的管理數據EAD，屬性有效比特數據AS是只將管理數據EAD中的相當於屬性數據AT的12比特的量的各比特位數設為邏輯電平I的例如32比特的數據[FFFOOOOOh]。指定屬性數據DD是用於指定應作為消去次數的檢索對象的區塊的屬性內容的數據。例如，在屬性數據AT能將上述的已使用信息、破壞信息、以及保護信息等屬性項目作為區塊的屬性表示的情況下，利用指定屬性數據DD從這些屬性項目之中只指定作為設為消去次數的檢索對象的區塊的屬性所需的屬性項目。另外，屬性有效比特數據AS與管理數據EAD具有相同的比特長。例如，對於如圖3所示的32比特的管理數據EAD，指定屬性數據DD是用管理數據EAD中的相當於屬性數據AT的比特位數來指定應作為消去次數的檢索對象的區塊的屬性數據的、例如32比特的數據[XXXOOOOOh]。另外，「X」是Oh?Fh的任意的值。
[0028]檢索對象設定數據提取電路62將從檢索開始數據ST中提取的作為檢索對象設定數據SCS的上述消去次數有效比特數據ES、屬性有效比特數據AS以及指定屬性數據DD供給到最大消去次數檢索部63和最小消去次數檢索部64。
[0029]時鐘生成電路65隻在從讀出地址生成電路61供給圖4所示的啟用信號EN的期間，生成具有與圖4所示的讀出地址信號RDA中的地址系列的周期相等的時鐘周期的時鐘信號CLK，將其供給到最大消去次數檢索部63、最小消去次數檢索部64以及寄存器66。
[0030]寄存器66 —邊與時鐘信號CLK同步地依次導入並存儲從SRAM5讀出的各區塊的每一個的管理數據EAD的系列，一邊將存儲的管理數據EAD供給到最大消去次數檢索部63以及最小消去次數檢索部64。
[0031]圖6是示出最小消去次數檢索部64的內部結構的電路圖。如圖6所示，最小消去次數檢索部64包括檢索除外電路640、比較器641、選擇器642、643、D觸發器(flipflop)(以下，稱為DFF) 644以及645。
[0032]檢索除外電路640由「與」(AND:邏輯積)門組Q1、「或」(0R:邏輯和)門組Q2、「與」門組Q3和Q4、「異」 (EX0R:排他的邏輯和)門Q5構成。「與」門組Ql由與η比特(η是2以上的自然數)的消去次數有效比特數據ES的比特長相同數量的η個2輸入「與」門構成，求出ES和EAD各自的相同比特位數彼此的邏輯積。由此，「與」門組Ql從管理數據EAD中提取消去次數數據ED，將用η比特表示該消去次數數據ED的消去次數數據dl供給到「或」門組Q2。「與」門組Q3由η個2輸入「與」門構成，求出屬性有效比特數據AS和管理數據EAD各自的相同比特位數彼此的邏輯積。由此，「與」門組Q3從管理數據EAD中提取屬性數據AT，將用η比特表示該屬性數據AT的屬性數據d2供給到「異」門Q5。「與」門組Q4由η個2輸入「與」門構成，求出屬性有效比特數據AS和指定屬性數據DD各自的相同比特位數彼此的邏輯積。由此，「與」門組Q4將用η比特表示指定屬性數據DD中的、由用屬性有效比特數據AS進行有效指定的比特組構成的指定屬性數據的指定屬性數據d3供給到「異」門Q5。「異」門Q5在上述的屬性數據d2與指定屬性數據d3相同的情況下，將應將消去次數數據dl作為檢索對象的邏輯電平為O的檢索除外信號d4供給到「或」門組Q2。另一方面，在屬性數據d2與指定屬性數據d3互不相同的情況下，「異」門Q5將應將消去次數數據dl從檢索對象除外的邏輯電平為I的檢索除外信號d4供給到「或」門組Q2。「或」門組Q2由與η比特的消去次數數據dl的各比特對應的η個2輸入「或」門構成，求出消去次數數據dl的各比特與檢索除外信號d4的邏輯和。由此，「或」門組Q2在檢索除外信號d4為邏輯電平O的情況下，將消去次數數據dl直接生成為η比特的消去次數數據Fn。另一方面，在檢索除外信號d4為邏輯電平I的情況下，「或」門組Q2為了將消去次數數據dl從檢索對象除外，生成所有比特為邏輯電平I的消去次數數據Fn。「或」門組Q2將這樣的消去次數數據Fn分別供給到比較器641和選擇器642。
[0033]通過這樣的結構，檢索除外電路640提取從SRAM5讀出的管理數據EAD中的消去次數數據ED，輸出用η比特表示該消去次數數據ED的消去次數數據Fn。但是，在管理數據EAD所包含的屬性數據AT與用指定屬性數據DD指定的屬性數據不同的情況下，檢索除外電路640為了將與該管理數據EAD對應的區塊從最小消去次數的檢索對象除外，輸出所有比特為邏輯電平I的消去次數數據Fn，即，輸出示出作為消去次數數據Fn而能表現的最大的消去次數的消去次數數據Fn。此外，在檢索除外電路640中，通過使用屬性有效比特數據AS和消去次數有效比特數據ES，從而從管理數據EAD中分離提取屬性數據AT和消去次數數據ED。由此，即使在屬性數據AT和消去次數數據ED的比特長基於所搭載的閃速存儲器101的規格而改變的情況下，也能從管理數據EAD中分離提取屬性數據AT和消去次數數據ED0
[0034]比較器641對這樣的消去次數數據Fn與從DFF644供給的最小消去次數數據Fmh進行大小比較而生成示出該大小比較結果的比較結果信號CM1，將其供給到選擇器642和643。S卩，比較器641在與最小消去次數數據Fmin相比消去次數數據Fn更小的情況下，生成具有邏輯電平I的比較結果信號CM1，另一方面，在消去次數數據Fn是最小消去次數數據Fmin以上的情況下，生成具有邏輯電平O的比較結果信號CM1。選擇器642在比較結果信號CMl為邏輯電平I的情況下，即，在示出與最小消去次數數據Fmin相比消去次數數據Fn更小的情況下，從上述的消去次數數據Fn和最小消去次數數據Fmin之中選擇消去次數數據Fn，將其供給到DFF644。另一方面，在比較結果信號CMl為邏輯電平O的情況下，即，在示出消去次數數據Fn是最小消去次數數據Fmin以上的情況下，選擇器642選擇最小消去次數數據Fmin,將其供給到DFF644。DFF644與時鐘信號CLK同步地導入並存儲從選擇器642供給的消去次數數據Fn或最小消去次數數據Fmin，將其作為到現時點為止檢索的消去次數數據中成為最小的最小消去次數數據Fmin供給到比較器641和選擇器642。
[0035]S卩，由上述的比較器641、選擇器642以及DFF644構成的第I鎖存器在從作為區塊管理存儲器的SRAM5讀出的消去次數數據Fn示出比最小消去次數數據Fmin小的消去次數的情況下，導入並保持該消去次數數據Fn，將其作為新的最小消去次數數據Fmin輸出。
[0036]選擇器643在比較結果信號CMl為邏輯電平I的情況下，即，在示出與最小消去次數數據Fmin相比消去次數數據Fn更小的情況下，在用從讀出地址生成電路61供給的讀出地址信號RDA示出的地址和從DFF645供給的最小消去次數地址Amin之中，選擇由讀出地址信號RDA示出的地址，將其供給到DFF645。另一方面，在比較結果信號CMl為邏輯電平O的情況下，即，在示出消去次數數據Fn為最小消去次數數據Fmin以上的情況下，選擇器643選擇最小消去次數地址Amin，將其供給到DFF645。DFF645與時鐘信號CLK同步地導入並存儲從選擇器643供給的地址，將其作為與到現時點為止檢索的消去次數數據中的最小的消去次數數據對應的區塊的最小消去次數地址Amin，經由存儲器控制總線I供給到CPU3。
[0037]S卩，由上述的比較器641、選擇器643以及DFF645構成的第2鎖存器在從作為區塊管理存儲器的SRAM5讀出的消去次數數據Fn示出比最小消去次數數據Fmin小的消去次數的情況下，導入並保持由讀出地址信號RDA示出的地址，將其作為新的最小消去次數地址Amin輸出。
[0038]通過這樣的結構，由比較器641、選擇器642、643、DFF644以及DFF645構成的最小消去次數檢索電路首先同時接受從檢索除外電路630送出的與各區塊對應的消去次數數據Fn的系列和由各區塊的地址的系列構成的讀出地址信號RDA。此時，最小消去次數檢索電路在每次接受與各區塊對應的消去次數數據Fn時，都對該消去次數數據Fn與到現時點為止檢索的最小消去次數數據Fmin進行大小比較，將更小的一方作為新的最小消去次數數據Fmin。最小消去次數檢索電路對與圖4所示的從起始地址Ast到終端地址Aed為止的各地址對應的每個消去次數數據Fn執行這樣的一系列的處理。此時，在對與終端地址Aed對應的消去次數數據Fn的處理結束的時點得到的最小消去次數地址Amin將成為示出成為檢索對象的整個區塊之中消去次數最少的區塊的地址。
[0039]圖7是示出最大消去次數檢索部63的內部結構的電路圖。如圖7所示，最大消去次數檢索部63包括檢索除外電路630、比較器631、選擇器632、633、DFF634和635。
[0040]檢索除外電路630由「與」(邏輯積)門組Gl?G4和「同或」(EXN0R:否定排他的邏輯和)門G5構成。「與」門組Gl由與η比特的消去次數有效比特數據ES的比特長相同數量的η個2輸入「與」門構成，求出ES和EAD各自的相同比特位數彼此的邏輯積。由此，「與」門組Gl從管理數據EAD中提取消去次數數據ED，將用η比特表示該消去次數數據ED的消去次數數據Cl供給到「與」門組G2。「與」門組G3由η個2輸入「與」門構成，求出屬性有效比特數據AS和管理數據EAD各自的相同比特位數彼此的邏輯積。由此，「與」門組G3從管理數據EAD中提取屬性數據AT，將用η比特表示該屬性數據AT的屬性數據c2供給到「同或」門G5。「與」門組G4由η個2輸入「與」門構成，求出屬性有效比特數據AS和指定屬性數據DD各自的相同比特位數彼此的邏輯積。由此，「與」門組G4將指定屬性數據DD中的用η比特表示由用屬性有效比特數據AS進行有效指定的比特組構成的指定屬性數據的指定屬性數據c3供給到「同或」門G5。「同或」門G5在上述的屬性數據c2與指定屬性數據c3相同的情況下，將應將消去次數數據Cl作為檢索對象的邏輯電平為I的檢索除外信號c4供給到「與」門組G2。另一方面，在屬性數據c2與指定屬性數據c3互不相同的情況下，「同或」門G5將應將消去次數數據Cl從檢索對象除外的邏輯電平為O的檢索除外信號c4供給到「與」門組G2。「與」門組G2由與η比特的消去次數數據cl的各比特對應的η個2輸入「與」門構成，求出消去次數數據Cl的各比特與檢索除外信號c4的邏輯積。由此，「與」門組G2在檢索除外信號c4為邏輯電平I的情況下，將消去次數數據Cl直接生成為η比特的消去次數數據Εη。另一方面，在檢索除外信號c4為邏輯電平O的情況下，「與」門組G2為了將消去次數數據Cl從檢索對象除外而生成所有比特為邏輯電平O的消去次數數據Εη。「與」門組G2將這樣的消去次數數據En分別供給到比較器631和選擇器632。
[0041]通過這樣的結構，檢索除外電路630提取從SRAM5讀出的管理數據EAD中的消去次數數據ED，輸出用η比特表示該消去次數數據ED的消去次數數據Εη。但是，在管理數據EAD所包括的屬性數據AT與用指定屬性數據DD指定的屬性數據不同的情況下，檢索除外電路630為了將與該管理數據EAD對應的區塊從最大消去次數的檢索對象除外，輸出所有比特為邏輯電平O的消去次數數據Εη，即，輸出示出作為消去次數數據En能表現的最小的消去次數的消去次數數據Εη。此外，在檢索除外電路630中，通過使用屬性有效比特數據AS和消去次數有效比特數據ES，從而從管理數據EAD之中分離提取屬性數據AT和消去次數數據ED。由此，在屬性數據AT和消去次數數據ED的比特長根據搭載的閃速存儲器101的規格而改變的情況下，也能從管理數據EAD之中分離提取屬性數據AT和消去次數數據ED。
[0042]比較器631對這樣的消去次數數據En和從DFF634供給的最大消去次數數據Emax進行大小比較而生成示出該大小比較結果的比較結果信號CM2，將其供給到選擇器632和633。S卩，比較器631在消去次數數據En比最大消去次數數據Emax大的情況下，生成具有邏輯電平I的比較結果信號CM2，另一方面，在消去次數數據En示出最大消去次數數據Emax以下的消去次數的情況下，生成具有邏輯電平O的比較結果信號CM2。選擇器632在比較結果信號CM2為邏輯電平I的情況下，即，在示出與最大消去次數數據Emax相比消去次數數據En更大的情況下，從上述的消去次數數據En和最大消去次數數據Emax之中選擇消去次數數據En，將其供給到DFF634。另一方面，在比較結果信號CM2為邏輯電平O的情況下，S卩，在示出消去次數數據En為最大消去次數數據Emax以下的情況下，選擇器632選擇最大消去次數數據Emax，將其供給到DFF634。DFF634與時鐘信號CLK同步地導入並存儲從選擇器632供給的消去次數數據En或最大消去次數數據Emax，將其作為到現時點為止檢索的消去次數數據之中成為最大的最大消去次數數據Emax供給到比較器631和選擇器632。
[0043]S卩，由上述的比較器631、選擇器632以及DFF634構成的第3鎖存器在從作為區塊管理存儲器的SRAM5讀出的消去次數數據En示出比最大消去次數數據Emax大的消去次數的情況下，導入並保持該消去次數數據En，將其作為新的最大消去次數數據Emax輸出。
[0044]選擇器633在比較結果信號CM2為邏輯電平I的情況下，即，在示出與最大消去次數數據Emax相比消去次數數據En更大的情況下，從由上述的讀出地址信號RDA示出的地址和從DFF635供給的最大消去次數地址Amax之中選擇由讀出地址信號RDA示出的地址，將其供給到DFF635。另一方面，在比較結果信號CM2為邏輯電平O的情況下，即，在示出消去次數數據En為最大消去次數數據Emax以下的情況下，選擇器633選擇最大消去次數地址Amax,將其供給到DFF635。DFF635與時鐘信號CLK同步地導入並存儲從選擇器633供給的地址，將其作為與到現時點為止檢索的消去次數數據中的最大的消去次數數據對應的區塊的最大消去次數地址Amax，經由存儲器控制總線I送出到CPU3。
[0045]S卩，由上述的比較器631、選擇器633以及DFF635構成的第4鎖存器在從作為區塊管理存儲器的SRAM5讀出的消去次數數據En示出比最大消去次數數據Emax大的消去次數的情況下，導入並保持由讀出地址信號RDA示出的地址，將其作為新的最大消去次數地址Amax輸出。
[0046]通過這樣的結構，由比較器631、選擇器632、633、DFF634以及DFF635構成的最大消去次數檢索電路首先同時接受從檢索除外電路630送出的與各區塊對應的消去次數數據En的系列和由各區塊的地址數據的系列構成的讀出地址信號RDA。此時，最大消去次數檢索電路在每次接受與I個區塊對應的消去次數數據En時，對該消去次數數據En與到現時點為止檢索的最大消去次數數據Emax進行大小比較，將更大的一方設為新的最大消去次數數據Emx。最大消去次數檢索電路對與圖4所示的從起始地址Ast到終端地址Aed為止的各地址對應的每個消去次數數據En執行這樣的一系列的處理。此時，在對與終端地址Aed對應的消去次數數據En的處理結束的時點得到的最大消去次數地址Amax成為示出成為檢索對象的整個區塊中的消去次數最多的區塊的地址。
[0047]另外，雖然在圖3所示的一個例子中將管理數據EAD、屬性數據AT以及消去次數數據ED各自的比特長分別設為32比特、12比特以及20比特，但是，各數據的比特長不限定於上述的比特長。
[0048]此外，雖然在上述實施例中使最大消去次數檢索部63和最小消去次數檢索部64一同動作，但是，也可以只使最大消去次數檢索部63動作，或者根據需要而只使任一方動作。
[0049]此外，雖然在上述實施例中，最小消去次數檢索部64的比較器641在與最小消去次數數據Fmin相比消去次數數據Fn更小的情況下，生成邏輯電平為I的比較結果信號CM1，在消去次數數據Fn為最小消去次數數據Fmin以上的情況下，生成邏輯電平為O的比較結果信號CMl，但是，比較結果信號CMl的輸出電平不限定於此。總之，比較器641隻要是如下的比較器即可，即，在與最小消去次數數據Fmin相比消去次數數據Fn更小的情況下，生成具有第I電平的比較結果信號CMl，另一方面，在消去次數數據Fn為最小消去次數數據Fmin以上的情況下，生成與第I電平不同的第2電平的比較結果信號CM1。此外，雖然最大消去次數檢索部63的比較器631在與最大消去次數數據Emax相比消去次數數據En更大的情況下，生成邏輯電平為I的比較結果信號CM2，在消去次數數據En為最大消去次數數據Emax以下的情況下，生成邏輯電平為O的比較結果信號CM2，但是，比較結果信號CM2的輸出電平不限定於此。總之，比較器631隻要是如下的比較器即可，S卩，在與最大消去次數數據Emax相比消去次數數據En更大的情況下，生成具有第I電平的比較結果信號CM2，另一方面，在消去次數數據En為最大消去次數數據Emax以下的情況下，生成具有與第I電平不同的第2電平的比較結果信號CM2。
[0050]像以上那樣，本發明的半導體裝置100像以下那樣從與作為半導體存儲器101的數據消去單位的每個區塊對應地存儲有示出累積的消去次數的消去次數數據片ED的區塊管理存儲器5檢索與示出最小的消去次數的消去次數數據片Fmin對應的區塊的地址Amin。首先,讀出地址生成電路61根據檢索開始命令生成由每個區塊的地址的系列構成的讀出地址信號RDA，通過將該讀出地址信號供給到區塊管理存儲器，從而從區塊管理存儲器讀出消去次數數據片Fn的系列。在此，第I鎖存器641、642、644在從區塊管理存儲器讀出的消去次數數據片示出比最小消去次數數據片Fmin小的消去次數的情況下，導入並保持該消去次數數據片，將其設為新的最小消去次數數據片。然後，第2鎖存器643、645在從區塊管理存儲器讀出的消去次數數據片示出比最小消去次數數據片小的消去次數的情況下，導入並保持上述的讀出地址信號，將由該讀出地址信號示出的地址作為最小消去次數地址Amin輸出。
[0051]根據這樣的結構，能在不用相隔命令獲取周期的情況下，檢索與從區塊管理存儲器呈突髮狀連續地讀出的各區塊的每一個的消去次數數據片的系列中的示出最小的消去次數的消去次數數據片對應的區塊。此外，因為在消去次數檢索電路中進行消去次數檢索，所以從CPU發出檢索開始命令起到將該檢索結果發送到CPU為止的處理時間變短，能以高速進行檢索。特別是，在來自CPU的檢索開始命令連續地發出多個的情況下，也能依次將檢索結果供給到CPU。由此，在不對裝置施加負荷的情況下，可縮短到響應為止的處理時間，能進行聞速檢索。
[0052]因而，根據本發明的半導體裝置，能從在NAND型閃速存儲器等不易失性的半導體存儲器中成為數據消去的單位的區塊之中，高速地檢索消去次數最小的區塊。
[0053]此外，根據半導體裝置100，如圖3所示，即使在與最小消去次數檢索電路64 —同設置有檢索消去次數為最大的區塊的最大消去次數檢索部63的情況下，也能使兩個檢索電路63、64同時動作。因而，能同時獲取示出消去次數最大的區塊的地址Amax和示出消去次數最小的區塊的地址Amin,因此，此後CPU能立刻轉移到執行應將存儲在消去次數最大的區塊的數據和存儲在消去次數最小的區塊的數據相互調換的數據調換控制。
[0054]此外，在最小消去次數檢索部64和最大消去次數檢索部63中，設置有將整個區塊中的具有用指定屬性數據DD指定的屬性內容的區塊以外的區塊從檢索對象除外的檢索除外電路640、630。由此，例如，能從最初開始就將被消去保護的區塊、被破壞的區塊等從檢索對象中排除，因此，能防止因為這樣的實質上不可消去的區塊被檢索為最大或最小的區塊而產生的重新進行檢索處理的情況。
[0055]另外，雖然在上述實施例中做成為在最大消去次數檢索部63和最小消去次數檢索部64中檢索消去次數最大的區塊和消去次數最小的區塊，但是，不限於最大、最小，也可以做成為檢索消去次數比規定數多的區塊和消去次數比規定數少的區塊。即，例如，也可以構成為檢索消去次數第二少的(或第二多的)區塊、或消去次數第三少的(或第三多的)區塊。
[0056]此外，雖然在上述實施例中做成為CPU3根據從主機裝置200供給的數據寫入命令而將應開始檢索動作的檢索開始數據ST供給到消去次數檢索電路6，但是，也可以做成為將檢索開始數據ST定期地供給到消去次數檢索電路6。此外，也可以做成為根據寫入命令以外的其它命令將檢索開始數據ST供給到消去次數檢索電路6。
[0057]此外，雖然在上述實施例中對於如圖3所示的屬性數據AT使屬性有效比特數據AS為應將與該屬性數據AT對應的各比特位數全部設為有效的邏輯電平1，但是，由屬性有效比特數據AS設為有效的比特長也可以比屬性數據AT的比特長短，此外，設為有效的比特位數也可以不連續。同樣地，對於消去次數數據ED，由消去次數有效比特數據ES設為有效的比特長可以比消去次數數據ED的比特長短，此外，設為有效的比特位數也可以不連續。
[0058]此外，在上述實施例中，作為消去次數檢索電路輸出的作為對從CPU供給的檢索開始數據的檢索結果的最小消去次數區塊的地址Amin，可以在檢索結果出來以後馬上將其發送給CPU，或者，可以根據來自CPU的檢索結果回收指示進行發送。
[0059]此外，雖然在上述實施例中做成為消去次數檢索電路6檢索與從區塊管理存儲器讀出的每個消去次數數據片中的示出最小或最大的消去次數的消去次數數據片對應的區塊，但是，設為檢索對象的消去次數不限定於此。即，作為消去次數檢索電路，可以是如下的消去次數檢索電路，即，如前所述地檢索從區塊管理存儲器連續地讀出的每個消去次數數據片中的示出預先指定的所需的消去次數的消去次數數據片，將與該消去次數數據片對應的區塊的地址供給到CPU。因此，作為本發明的半導體裝置，只要是如下的半導體裝置即可，即，具有:與每個區塊對應地存儲有示出在該區塊中實施的數據消去的消去次數的消去次數數據片的區塊管理存儲器；根據檢索開始命令生成讀出地址信號，通過將該讀出地址信號供給到區塊管理存儲器，從而從該區塊管理存儲器連續度讀出每個消去次數數據片的讀出地址生成電路；以及檢索與從區塊管理存儲器讀出的每個消去次數數據片中的示出所需的消去次數的消去次數數據片對應的區塊，發送該檢索結果的消去次數檢索電路。
[0060]附圖標記說明 3:CPU ；
5:SRAM ；6:消去次數檢索電路；
61:讀出地址生成電路；
63:最大消去次數檢索部；
64:最小消去次數檢索部；
630.640:檢索除外電路；
631.641:比較器；
632、633、642、643:選擇器。
【權利要求】
1.一種半導體裝置，具有以區塊的單位進行數據消去的半導體存儲器，所述半導體裝置的特徵在於，具有: 區塊管理存儲器，與每個所述區塊對應地存儲有示出在該區塊中實施的數據消去的消去次數的消去次數數據片； 讀出地址生成電路，根據檢索開始命令生成讀出地址信號，通過將該讀出地址信號供給到所述區塊管理存儲器，從而從該區塊管理存儲器連續地讀出每個所述消去次數數據片；以及 最小消去次數檢索電路，檢索與從所述區塊管理存儲器讀出的每個所述消去次數數據片中的示出最小的消去次數的消去次數數據片對應的區塊， 所述最小消去次數檢索電路具有: 第I鎖存器，在從所述區塊管理存儲器讀出的所述消去次數數據片示出比最小消去次數數據片小的消去次數的情況下，將該消去次數數據片作為所述最小消去次數數據片輸出；以及 第2鎖存器，在從所述區塊管理存儲器讀出的所述消去次數數據片示出比所述最小消去次數數據片小的消去次數的情況下，將由所述讀出地址信號示出的地址作為最小消去次數地址輸出。
2.根據權利要求1所述的半導體裝置，其特徵在於， 在所述區塊管理存儲器中，與每個所述區塊對應地，與所述消去次數數據片一同存儲有示出該區塊的屬性的屬性數據片， 還具備第I檢索除外電路，所述屬性數據片基於與指定的指定屬性數據片的比較結果而從檢索對象除外。
3.根據權利要求1所述的半導體裝置，其特徵在於， 在所述區塊管理存儲器中，與每個所述區塊對應地，與所述消去次數數據片一同存儲有示出該區塊的屬性的屬性數據片， 還具備第I檢索除外電路，在所述屬性數據片與指定的指定屬性數據片不一致的情況下，將用與該屬性數據片對應的所述消去次數數據片示出的消去次數變更為能由消去次數數據片表現的最大的消去次數而供給到所述最小消去次數檢索電路。
4.根據權利要求1?3所述的半導體裝置，其特徵在於， 具有最大消去次數檢索電路，檢索與從所述區塊管理存儲器讀出的每個所述消去次數數據片中的示出最大的消去次數的消去次數數據片對應的區塊， 所述最大消去次數檢索電路具有: 第3鎖存器，在從所述區塊管理存儲器讀出的所述消去次數數據片示出比最大消去次數數據片大的消去次數的情況下，將該消去次數數據片作為所述最大消去次數數據片輸出；以及 第4鎖存器，在從所述區塊管理存儲器讀出的所述消去次數數據片示出比所述最大消去次數數據片大的消去次數的情況下，將由所述讀出地址信號示出的地址作為最大消去次數地址輸出。
5.根據權利要求4所述的半導體裝置，其特徵在於， 在所述區塊管理存儲器中，與每個所述區塊對應地，與所述消去次數數據片一同存儲有示出該區塊的屬性的屬性數據片， 還具備第2檢索除外電路，所述屬性數據片基於與指定的指定屬性數據片的比較結果而從檢索對象除外。
6.根據權利要求4所述的半導體裝置，其特徵在於， 在所述區塊管理存儲器中，與每個所述區塊對應地，與所述消去次數數據片一同存儲有示出該區塊的屬性的屬性數據片， 還具備第2檢索除外電路，在所述屬性數據片與指定的指定屬性數據片不一致的情況下，將用與該屬性數據片對應的所述消去次數數據片示出的消去次數變更為能由消去次數數據片表現的最小的消去次數而供給到所述最大消去次數檢索電路。
7.根據權利要求2、3、5、6的任一項所述的半導體裝置，其特徵在於， 所述屬性數據包括: 表示對應的區塊是否已完成數據寫入的已使用信息； 表示該區塊是否被破壞的破壞信息；和/或 表示在該區塊是否存儲有不可消去的保護數據的保護信息。
8.根據權利要求1?7的任一項所述的半導體裝置，其特徵在於， 具有CPU，根據數據寫入命令或定期地將所述檢索開始命令供給到所述讀出地址生成電路， 所述CPU以選定與從所述第2鎖存器輸出的所述最小消去次數地址對應的區塊作為數據寫入對象的區塊、在該選定的區塊寫入數據的方式控制所述半導體存儲器。
9.根據權利要求4?7的任一項所述的半導體裝置，其特徵在於， 具有CPU，根據數據寫入命令或定期地將所述檢索開始命令供給到所述讀出地址生成電路， 所述CPU以將寫入到與從所述第2鎖存器輸出的所述最小消去次數地址對應的區塊的數據和寫入到與從所述第4鎖存器輸出的所述最大消去次數地址對應的區塊的數據相互調換的方式控制所述半導體存儲器。
10.一種半導體存儲器中的消去次數的檢索方法，該半導體存儲器以區塊的單位進行數據消去，所述半導體存儲器中的消去次數的檢索方法的特徵在於，具有: 與每個所述區塊對應地將示出在該區塊中實施的數據消去的消去次數的消去次數數據片存儲在區塊管理存儲器的步驟； 根據檢索開始命令生成讀出地址信號，通過將該讀出地址信號供給到所述區塊管理存儲器，從而從該區塊管理存儲器連續地讀出每個所述消去次數數據片的步驟；以及 最小消去次數檢索步驟，檢索與從所述區塊管理存儲器讀出的每個所述消去次數數據片中的示出最小的消去次數的消去次數數據片對應的區塊， 在所述最小消去次數檢索步驟中，在從所述區塊管理存儲器讀出的所述消去次數數據片示出比最小消去次數數據片小的消去次數的情況下，將該消去次數數據片作為所述最小消去次數數據片輸出，並且將由所述讀出地址信號示出的地址作為最小消去次數地址輸出。
11.一種半導體裝置，具有以區塊的單位進行數據消去的半導體存儲器，所述半導體裝置的特徵在於，具有: 區塊管理存儲器，與每個所述區塊對應地存儲有示出在該區塊中實施的數據消去的消去次數的消去次數數據片； 讀出地址生成電路，根據檢索開始命令生成讀出地址信號，通過將該讀出地址信號供給到所述區塊管理存儲器，從而從該區塊管理存儲器連續地讀出每個所述消去次數數據片；以及 消去次數檢索電路，檢索與從所述區塊管理存儲器讀出的每個所述消去次數數據片中的示出所需的消去次數的消去次數數據片對應的區塊，發送該檢索結果。
12.根據權利要求11所述的半導體裝置，其特徵在於， 具有CPU，輸出所述檢索開始命令，從所述消去次數檢索電路接收所述檢索結果。
13.根據權利要求11或12所述的半導體裝置，其特徵在於， 所述檢索結果是與每個所述消去次數數據片中的示出所需的消去次數的消去次數數據片對應的區塊的消去次數地址。
【文檔編號】G06F12/02GK104517651SQ201410514791
【公開日】2015年4月15日 申請日期:2014年9月30日 優先權日:2013年9月30日
【發明者】松本拓也, 宮崎聰司, 前田智行 申請人:拉碧斯半導體株式會社