使用一元單元的可變阻抗電路的製作方法
2023-09-24 11:31:05 3
專利名稱：使用一元單元的可變阻抗電路的製作方法
技術領域：
本發明通常涉及一種可變阻抗集成電路，更具體地，涉及一種一元切換的可變阻抗集成電路。
背景技術：
由於無線電電路和其他的電路控制應用的出現，理想的是提供受控輸入信號，諸如那些用於控制頻帶選擇和維持特定頻率的信號。在諸如通信設備、制導系統和反饋控制系統，諸如使用壓控振蕩器(VCO)的鎖相環(PLL)的應用中，諸如這些電路的控制電路是特別有用的。
控制頻率常常被證明為是困難的，這是因為大部分設備的電子操作產生了熱、摩擦和其他的環境變化因素，其引起頻率不可預測的偏移。常常通過在PLL中利用VCO，用於連續地將VCO的輸出信號同進入的參考信號比較，並且修正不需要的頻率偏移，解決這些因素。
標準的PLL通常包括VCO、環路濾波器(LPF)、相位比較電路(COMP)、基準頻率信號輸入、和振蕩信號輸出。VCO的輸出同參考信號一起反饋到COMP的輸入。COMP的輸出被饋送到環路濾波器。環路濾波器的輸出連接到VCO的輸入。
如公知的，鎖相環的操作使得相位比較電路將VCO輸出的振蕩相位同基準頻率信號的相位比較，輸出指出了振蕩信號和基準頻率信號的相位之間的誤差的誤差信號，並且將該誤差信號提供環路濾波器。環路濾波器使該誤差信號平滑，將其作為控制電壓輸出，並且將該控制電壓提供給VCO。在VCO中，根據由環路濾波器提供的控制電壓控制LC諧振電路的諧振頻率，並且調節VCO輸出信號的頻率，以消除VCO輸出和參考信號之間的誤差。
在高頻VCO中，使用波段開關改善振蕩器的性能。波段開關向振蕩器的LC調諧電路中的調頻元件添加了離散的電容值。傳統上，步長的數目是2的冪(例如，2、4、8、16、32、64…)。以雙向的方式實現切換。從波段31到32，斷開31個電容器，並且接通另外的32個電容器。電容器的不準確被積累，並且清楚地可被視為不準確的頻率選擇。關於集成電路(IC)的製造工藝限制了IC中的電容器的匹配，並且在波段切換過程中，失配產生了誤差。常常通過使用連續電壓控制電容器(壓控變容器)修正該誤差，或者該誤差可被接受，並且是導致製造產量損失的原因之一。這兩種情況都不是理想的。壓控變容器中的額外的調諧影響了性能，再一次地導致了產量損失，其最終影響了生產成本。
因此，有利的是，提供電壓控制電路，其不具有導致高的生產產量損失的波段切換誤差。而且，有利的是，提供一種改進的電容開關網絡，其不會受到引起切換誤差的電容器失配的困擾。
發明內容
本發明的不同方面涉及以下述方式設置和配置的IC，即解決和克服上文提及的關於無線電電路、制導電路、鎖相放大器以及其他的受益於使用可變阻抗電路的應用的問題。
在本發明的一個實施例中，提供了一種電壓控制電路，該電路包括陣列，其具有多個單元、至少一個輸出、多個粗調輸入和多個微調輸入。粗調和微調輸入適於啟用單元的可選擇的組合。該電壓控制電路適於在多個頻帶範圍內的多個可位尋址的基準頻率中的所選擇的一個頻率下工作。地址控制電路適於通過控制陣列的多個粗調輸入，建立多個頻帶中的一個頻帶，並且適於通過控制陣列的多個微調輸入，建立在多個頻帶中的一個頻帶中的基準頻率。
在另一實施例中，VCO電路包括VCO，其適於在多個頻帶範圍內的多個可位尋址的基準頻率中的所選擇的一個頻率下工作，如由數據編程電路所定義的。並且提供了一種陣列，其具有多個等加權的單元，具有至少一個具有可選擇的較小加權電路的單元，並且具有至少一個輸出。多個粗調輸入啟用多個等加權單元中的所選擇的等加權單元，並且多個微調輸入啟用較小加權的電路，粗調和微調輸入適於提供這樣的陣列輸出，其響應啟用的等加權單元和啟用的較小加權電路的所選組合。地址控制電路響應用於控制陣列和選擇多個頻帶中的一個頻帶的數據編程電路。通過控制陣列的多個粗調輸入並且控制陣列的多個微調輸入，建立了基準頻率。
根據上文的示例性實施例，在另一實施例中，模擬電路提供了額外的微調諧控制，作為針對壓控目標電路的另一輸入。
上文的本發明的概述的目的不在於描述本發明的每個實施例或者每個實現方案。通過參考下面的詳細描述和權利要求，結合附圖，本發明的優點和成就、以及對本發明的更加完整的理解，將是顯而易見的。
結合附圖考慮下面的本發明的不同實施例的詳細描述，可以更加完整地理解本發明，在附圖中圖1是根據本發明的示例性配置的框圖，其包括VCO；圖2是根據本發明的可適用於圖1的配置的示例性VCO電壓調諧配置的框圖；圖3是根據本發明的圖2的配置的7位-9位編碼器的框圖；圖4是根據本發明的用於例示圖3的一個編碼器的擴展電路圖；圖5是根據本發明的圖2的一元電容開關陣列的示例性電路圖；並且圖6是根據本發明的一元矩陣元件的示例性電路圖。
具體實施例方式
儘管本發明適於不同的修改方案和替換方案，但是在附圖中作為示例示出了其具體細節，並且將對其進行詳細描述。然而，應當理解，本發明不限於所描述的具體實施例。相反地，本發明涵蓋所有涵蓋於附屬權利要求所限定的本發明的精神和範圍內的修改方案、等效方案和替換方案。
本發明通常涉及一種可變阻抗集成電路，更具體地，涉及一種一元切換的可變阻抗集成電路。根據本發明的控制電路可用於控制頻帶選擇和維持特定頻率，以及執行其他的電路控制。在諸如通信設備、制導系統和反饋控制系統，如使用壓控振蕩器(VCO)的鎖相環(PLL)的應用中，諸如這些電路的控制電路是特別有用的。
根據本發明，本發明的第一實施例涉及一種阻抗依賴電路，其具有壓控輸入，所選阻抗耦合到該壓控輸入用於控制該電路的輸出。該阻抗依賴電路藉助於陣列控制壓控目標電路，該陣列具有多個單元、至少一個輸出、以及多個粗調和微調輸入用於啟用單元的可選擇的組合。該壓控目標電路工作在例如多個頻帶範圍上的多個可數據尋址的基準頻率中的所選擇的一個頻率下。為了驅動陣列，該阻抗依賴電路還包括地址控制電路，其控制陣列的粗調和微調輸入。通過這些設置，在壓控目標電路的輸出處建立了基準頻率。
在更具體的示例性實施例中，本發明涉及一種基於VCO的PLL，其使用開關可變電容器用於VCO的頻率控制。根據本發明，一元可切換的可變電容器電路是這樣的電容器電路，其使電容器在「開」狀態和「關」狀態之間切換，利用各個啟用的電容器之和啟用或禁用電容器的有效電容值。根據本發明，提供了該可選擇可開關電容器的陣列，用於啟用電容器的任意組合，以在陣列的輸出處提供有效的電容值。該陣列包括多個共同加權的電容器單元，每個這種共同加權的單元提供了相同的電容值，並且還包括至少一個具有不同的較小加權的電容器單元的單元，每個這種較小加權的單元提供了相應的小於共同加權單元的電容值的電容值。這樣，通過啟用適當的電容器單元的組合，可以將所需電容的任意增量增加或減少提供給VCO(用於電壓偏置)。
應當理解，在被設計為具有共同的值的元件中，製造工藝產生了偏差，並且此處描述的電容器將具有範圍在可獲得的製造公差中的值。通過針對給定的應用提供尺寸充足的陣列(例如，7單元陣列或25單元陣列)，通過所設計的電容值的可選擇性，減輕了製造工藝的偏差。例如，在某些VCO應用中，通過使用某些位來尋址和啟用共同加權的單元，粗略地選擇了基準頻率。通過使用額外的位來尋址和啟用某些不同的較小加權的單元，提供了更精細的調諧。
對於許多應用(VCO等)而言，通過足夠數目的這種可組合的電容單元，上文描述的該粗/微調諧的方法適於控制阻抗依賴電路的輸入處的電壓信號。而且，在需要更高精確度的其他應用中，還根據本發明，該粗/微調諧方法被補充以模擬的超精細電壓可調輸入，用於更加精確地調諧VCO。
圖1說明了用於基於VCO的PLL的這種應用，其中上文討論的粗/微調諧方法被補充以模擬的超精細電壓可調輸入，用於更加精細地對PLL電路中的VCO100調諧，該PLL電路如同傳統的一樣包括可編程除法器102、相位比較器104、低通濾波器106和基準頻率振蕩電路108。響應於該PLL電路，VCO100適於工作在多個頻帶範圍內的多個可數據(或位)尋址的基準頻率中所選擇的一個頻率下，該VCO的輸出由參考數字112表示。PLL電路被設計為使得利用低通濾波器106的輸出向VCO100的輸入116提供上文討論的超精細的電壓調節，而在VCO100的另一輸入118處提供了上文討論的粗/微調諧。VCO100的輸入118由頻率選擇陣列120控制。頻率選擇陣列120包括多個單元，每個單元提供了可被選擇用於同陣列中的其他單元的電容值進行組合的電容值。
在特定的實施例中(非圖1所示)中，陣列120具有多個等加權的單元以及較小加權的單元，並且VCO100的輸入118(陣列120的輸出)響應與啟用的等加權和較小加權的單元的所選組合。通過啟用這些單元的適當的組合，為VCO100定義了相對特定的基準頻率。然後，使用低通濾波器106的輸出向VCO100的輸入116提供上文討論的超精細的電壓調節。該超精細的調節的一個重要的優點在於，減輕了如前文討論的電路製造工藝的不利影響。
圖1中還示出了具有微計算機電路130形式的數據編程電路。在該特定的實例應用中，微計算機電路130用於配置可編程除法器102和單元啟用編碼器134。與可編程除法器102一起包括的是單獨的數據寄存器136(在另一電路設計中位於除法器內部)，其是單獨尋址的，用於存儲由微計算機電路130提交的數據。該存儲的數據用於設置關於PLL反饋路徑中的可編程除法器102的除數。單元啟用編碼器134包括內部數據寄存器(在另一電路設計中在編碼器外部)，其用於存儲由微計算機電路130提交的單元啟用數據。編碼器134翻譯該單元啟用數據用於選擇頻率選擇陣列電路120中的單元組合。
根據本發明的一個實施例，電容器被配置成多維陣列，以減少同第一接收格式到第二所需格式的轉換相關聯的複雜度，諸如例如，從二元格式轉換到一元格式。在二元格式下，例如，從二元的0111切換到二元的1000涉及關閉三個電容器，並且開啟一個電容器。在一元格式下，僅有單一的電容器被切換到電路中(即，01111111到11111111)。
作為更加具體的示例性實施例，圖2說明了7-9編碼器210，其適於將7位數據字翻譯為9位地址，用於啟用所需的電容，如通過16單元的開關陣列220所啟用和生成的。7位的數據字由數據編程電路提供，諸如圖1的微計算機電路130。響應對該7位數據字的識別，7-9編碼器210產生了9位的地址，以啟用16個單元中的一個或多個單元中的電容電路的所選組合。陣列220的輸出有效地是在端子A和B處呈現的電容值，作為針對VCO中的儲能電路(未示出)的輸入。呈現在端子A和B處的電容值同驅動VCO的電壓調諧信號的低通濾波器的輸出進行組合。陣列220的該輸出同低通濾波器的輸出一起分別選擇和調諧VCO的工作頻率。
如圖2所示，VCO電壓調諧信號是單一的信號，具有在低通濾波器(來自陣列220並且常規地來自低通濾波器)中組合的各自的電容值。在另一實現方案中，並且依賴於具體的設計，可以通過單獨的輸入(例如，如圖1所示)，利用在VCO電路中或者在VCO和低通濾波器之間的單獨電路中組合的各個電容值的作用，來實現VCO調諧。
如結合圖3、4、5和6示出和描述的，可以使用4列和4行提供16個單元，從而實現陣列220。圖3說明了用於驅動陣列220的7位-9位編碼器210的框圖。端子310和320處的最高有效位(B7、B6)被提供到解碼器301中，並且端子330和340處的次高有效位(B5、B4)被提供到解碼器302中。端子350、360和370處的最低有效位(B3、B2和B1)直接鎖存到D型緩衝器303中，並且在本示例中不需要編碼。解碼器301、302和緩衝器303的輸出被分別輸入到(D型觸發器)緩衝器304、305和306。依賴於應用，鍾控D型觸發器電路可用於鎖存解碼器301和302的輸出。緩衝器304的輸出在端子386、387和388處提供了編碼的矩陣行信號。緩衝器305的輸出在端子383、384和385處提供了編碼的矩陣列信號。緩衝器306的輸出在端子380、381和382處提供了緩衝的最低有效位。
圖4是根據本發明例示了關於圖3的其中一個編碼器301或302的一種類型的實現方案的電路圖。使用編碼器301，例如，在端子320和310處示出了對於編碼器(圖2的210)的7個輸入中的兩個最高有效位(B7、B6)。在圖4所示的該編碼器模塊上，字母A表示端子310處的信號B6的輸入，並且字母B表示端子320處的信號B7的輸入。透過緩衝器304觀看，R1表示端子386處的關於Row-1的輸出信號，R2表示端子387處的關於Row-2的輸出信號，並且R3表示端子388處的關於Row-3的輸出。所說明的電路實現方案在端子386處產生了單一信號Row-1，其對應於用於端子「A」和「B」處的輸入的布爾「OR」邏輯函數。當「B」是邏輯「1」時並且當「A」是邏輯「0」時，端子387處的信號Row-2對應於邏輯「1」。端子388處的信號Row-3對應於關於輸入「A」和「B」的布爾「AND」邏輯函數。這樣，經由2個最高有效位(B7、B6)實現了用於該陣列(圖2的220)的行尋址的編碼，根據如下的二元邏輯函數R1＝A+B；R2＝B；和R3＝A*B，該2個最高有效位被翻譯為陣列的3位(R1、R2、R3)。下面提供了對應的真值表
通過關於圖3的編碼器302的該類型的編碼方案，次高有效位(B5、B4)被翻譯為陣列的3個列位(C1、C2、C3)。通過針對最低有效位(B3-B1)進行一對一的直接翻譯，對編碼器(圖2的210)的7個輸入(B7，B1)的翻譯提供了7位-9位編碼方案，其中將4個最高有效位(B7-B4)翻譯為3個「行」位(R3-R1)、3個「列」位(C1-C3)，以及3個最低有效位。
圖5說明了對應於圖2的陣列220的示例性陣列500的擴展電路圖。陣列500被配置為矩陣形式，其中兩個可開關的電容器用於最初的15個單元600的每一個，這15個單元每個的設計相同，以便於提供共同的電容值。根據結合圖3和4描述的邏輯，通過行和列對每個模塊600進行尋址。在陣列220的右下角說明了第16個模塊，其被指定為最低有效位模塊650。如前面描述的，在該示例中未對3個最低有效位編碼，並且模塊650使用加權電容器用於電容解析度的最小的3位(8級)。15個重複的模塊600和模塊650的組合，使用上文圖中說明的邏輯和配置，提供了全128級電容區分，具有在128級範圍上的連續的電容級之間的單調的電容值切換。
在15個一元(共同加權)單元中的每個中，在每個電容器處，使用簡單的本地邏輯對對應的行位和列位進行解碼，其基於2個行輸入和1個列輸入。基本上，單元邏輯是數字上對應的列以及來自其數字上對應的行和下一行的輸入的函數在該行激活時，使用列位來選擇電容器；在下一行激活時，使所有的電容器激活(忽略列位)；並且在沒有行被激活時，沒有電容器是激活的(忽略列位)。
下面的真值表說明了關於上文討論的包含7位的示例性實施例的該7位-9位編碼方案的整體翻譯，其中4個是一元的加上被加權的3個位
上面的表格假定關於128個可能的值(0～127)的數據總線的7個位將輸入(B7～B1)饋送到編碼器，如同對這7個位加權。而且，對於表示8個值(例如8～15)的那些行，在上文的表格中使用「R」來表示從如表格所示的最初8個值(0～7)開始重複LSB值(不變)。這樣，應當認識到在每個條目中，對應於值127的行將是「1」。而且，應當認識到，在真值表的頂行處的標題項「編碼的」示出了用於僅通過6個行而非15個對全部的15個一元單元進行尋址的中間步驟。有效編碼隨著一元單元的數目而增加(現為4位)。然而，需要每個一元單元處的解碼。但是，以用於所有一元單元的相似方式重複該解碼。「Bw」位是關於唯一加權的第16個單元(對於其，3個LSB恰好通過該編碼器)的「加權位」。「行」和「列」位是行和列位。該4位一元編碼(位4..7)產生了6個新的編碼位(行1..3和列1..3)。標題項「在電容器矩陣處解碼的」表示真實的電容器被開關的地方，並且LSB再次直連穿過編碼器，不需要解碼。
圖6是圖5的代表性模塊600的電路圖，其是根據本發明的一元電容矩陣元件。模塊600提供了第一一元電容器610和第二一元電容器620，以便通過解碼電路630對Row-3 388和Col-3 385信號進行解碼，使其在端子A210和B220上被切換。在解碼之後，反相器驅動電路640將電容器610和620切入或切出用於設置VCO電壓的有效電容。
在不偏離本發明的範圍的前提下，可以對上文討論的優選實施例進行不同的修改和添加。因此，本發明的範圍不應由上文描述的具體實施例限定，而是應僅由附屬權利要求及其等效物限定。
權利要求
1.一種電壓控制電路(100)，包括陣列(500)，具有多個單元(600)、至少一個輸出、多個粗調輸入(383～388)和多個微調輸入(380～382)，該粗調和微調輸入適於啟用單元(600)的可選擇的組合；壓控目標電路(110)，適於在多個頻帶範圍內的多個可位尋址的基準頻率中所選擇的一個頻率下工作；和地址控制電路(130)，其適於通過控制陣列的多個粗調輸入來建立多個頻帶中的一個，並且適於通過控制陣列的多個微調輸入，在該多個頻帶中已建立的一個頻帶中建立基準頻率。
2.權利要求1的電壓控制電路，其中陣列中的大部分單元分別包括相似取值的阻抗提供電路(610、620、640)。
3.權利要求2的電壓控制電路，其中每個相似取值的阻抗提供電路在所述至少一個輸出處提供了電容值。
4.權利要求1的電壓控制電路，進一步包括數字數據電路(120)，其適於對地址控制電路(130)編程，並且其中設置粗調和微調輸入，並且啟用單元的組合。
5.權利要求4的電壓控制電路，其中啟用的單元組合提供了加權輸出值用於控制壓控目標電路，該加權輸出值對應於同共同加權值的倍數組合的所述至少一個較小加權值。
6.權利要求1的電壓控制電路，進一步包括模擬控制電路，其耦合到壓控目標電路，用於提供針對基準頻率的調節範圍，該調節範圍對應於小於該較小加權值中最小加權值的加權值。
7.權利要求1的電壓控制電路，其中陣列包括多個等加權的單元(600)，每個單元(600)具有共同加權值，並且包括至少一個微調單元，其具有小於共同加權的至少一個較小加權值。
8.權利要求1的電壓控制電路，其中陣列包括至少一個微調單元(650)，其具有至少一個較小加權值，並且包括多個等加權的單元，每個單元具有共同加權值，該共同加權值是所述至少一個較小加權值的倍數。
9.權利要求1的電壓控制電路，其中該多個單元包括通過多個粗調輸入選擇的多個共同加權的單元(600)，每個共同加權的單元具有共同加權值，並且其中另一單元具有至少一個具有較小加權值的可選擇的電路，並且其中共同加權值具有不大於較小加權值中的最小加權值的偏差。
10.權利要求1的電壓控制電路，其中陣列包括具有帶有較小加權值的可選擇電路的微調單元，並且包括多個等加權的單元，每個單元具有共同加權值，該共同加權值是至少其中一個可選的較小加權值的倍數。
11.權利要求10的電壓控制電路，其中粗調輸入適於啟用多個等加權單元中的所選單元，並且微調輸入適於啟用具有較小加權值的多個可選電路中的所選電路，其中啟用值的組合用於在多個頻帶中的已建立的頻帶中建立基準頻率。
12.權利要求11的電壓控制電路，其中較小加權值是2的倍數。
13.權利要求11的電壓控制電路，其中較小加權值和共同加權值均是2的倍數。
14.權利要求11的電壓控制電路，其中共同加權值是較小加權值中的最大加權值的2倍。
15.權利要求11的電壓控制電路，其中共同加權值具有不大於較小加權值中的最小加權值的偏差。
16.一種VCO電路(100)，包括VCO(110)，其適於在多個頻帶範圍內的多個可位尋址的基準頻率中所選擇的一個頻率下工作；陣列，其具有多個等加權的單元，具有至少具有可選的較小加權電路的單元，具有至少一個輸出，具有多個粗調輸入，其適於啟用多個等加權單元中的所選單元，並且具有多個微調輸入，其適於啟用較小加權電路中的電路，該粗調和微調輸入適於提供響應於啟用的等加權單元和啟用的較小加權電路的所選組合的陣列輸出；數據編程電路(120)和地址控制電路(130)，其響應於數據編程電路並且適於通過控制陣列的多個粗調輸入來建立多個頻帶中的一個頻帶，並且適於通過控制陣列的多個微調輸入，在多個頻帶中已建立的一個頻帶中建立基準頻率。
17.權利要求16的VCO電路，進一步包括模擬控制電路，其耦合到VCO，用於提供針對基準頻率的超精細的調節範圍。
18.一種電壓控制電路(100)，包括陣列(500)，其具有多個單元(600)、至少一個輸出、多個粗調輸入(383～388)和多個微調輸入(380～382)，該粗調和微調輸入適於啟用單元(600)的可選擇組合；頻率振蕩裝置，用於在多個頻帶範圍內的多個可位尋址的基準頻率中所選擇的一個頻率下工作；和用於通過控制陣列(500)的多個粗調輸入(383～388)來建立多個頻帶中的一個，並且用於通過控制陣列的多個微調輸入(380～382)，來在多個頻帶中已建立的一個頻帶中建立基準頻率的裝置。
全文摘要
在電壓控制電路(100)中，電路元件的陣列(500)用於驅動可變電容器，其控制壓控振蕩器(110)(VCO)的頻率。陣列(500)具有多個單元(600)、至少一個輸出、多個粗調輸入(383～388)和多個微調輸入(380～382)。兩種類型的輸入適於啟用單元(600)的可選擇的組合。VCO(100)適於在多個頻帶範圍內的多個可位尋址的基準頻率中的所選擇的一個頻率下工作。地址控制電路(130)通過控制陣列的多個粗調輸入(383～388)建立多個頻帶中的一個頻帶，而且通過控制陣列的多個微調輸入，建立一個基準頻率。在一個示例中，地址控制電路用於設置關於VCO電路(100)的頻帶，並且模擬信號用於調諧到頻帶中所需的頻率。
文檔編號H03H11/12GK1849744SQ200480025862
公開日2006年10月18日 申請日期2004年9月7日 優先權日2003年9月10日
發明者H·維瑟 申請人:皇家飛利浦電子股份有限公司