變換信號的電壓振幅的電平變換電路的製作方法
2023-09-24 13:19:00 2
專利名稱：變換信號的電壓振幅的電平變換電路的製作方法
技術領域：
本發明涉及電平變換電路，具體地說，涉及變換信號的電壓振幅的電平變換電路。
背景技術：
近年來，在半導體器件中，希望更高集成化、小型化、動作的高速化、低消耗功率化。特別地，在LSI(大規模集成電路)中，同時要求內部電源的低電壓化和動作的高速化兩方面。現狀中，LSI的內部電源的低電壓化，比LSI的接口電壓的低電壓化更低。因而，在連接多個LSI的場合，使用變換LSI的輸出信號的電壓振幅的電平變換電路。另外，在LSI內部連接電源電壓不同的電路的場合，也使用電平變換電路。
將該「L」電平為接地電位GND(0V)、該「H」電平為電源電位VDDL(例如，1.2V)的信號變換成，該「L」電平為接地電位GND(0V)、該「H」電平為電源電位VDDH(例如，3.3V)的信號的傳統電平變換電路中，有電平變換動作需要的時間長，消耗功率大的問題。另外，輸入信號從「L」電平升高到「H」電平的場合和從「H」電平降低到「L」電平的場合中，難以使電平變換動作需要的時間相同。這樣，在電源電位VDDL和電源電位VDDH的差別大的場合，電平變換動作需要的時間容易產生差異。
特開平06-209256公報中，提出了可將5V變換成1V～7V，將1V～7V變換成5V的電平變換電路。該場合中，研究了構成電平變換電路的電晶體的β值(電流放大率)。
另外，在特開平07-086913公報中，提出了降低消耗電流的脈衝電平變換電路。該場合中，通過設定輸出節點的電位升高所必要的遲延時間，可防止高振幅輸出脈衝的惡化。
另外，在特開平05-308274公報中，提出了在柵極·源極間耐壓小的MOS電晶體的電路構成中，以恆流獲得高電壓電平的信號輸出的CMOS電平轉換電路。
但是，上述的特開平06-209256公報和特開平07-086913公報中，不能充分實現電平變換動作的高速化及低消耗功率化。另外，在特開平05-308274公報中，不能對應輸入信號的電平以低速變化的場合，電平變換電路的通用性低。
發明內容
因此，本發明的主要目的是提供，可進行高速電平變換動作，低消耗功率且通用性高的電平變換電路。
本發明的電平變換電路中，設置了其第1電極接收第2電源電位，其柵電極與第2電極相互連接的第1導電型的第1電晶體；其第1電極接收第2電源電位，其柵電極與第1電晶體的柵電極連接，其第2電極與規定的節點連接的第1導電型的第2電晶體；其柵電極接收第1信號的第2導電型的第3電晶體；在第1電晶體的第2電極和基準電位線之間，與第3電晶體串聯連接的第1開關元件；其第1電極與規定的節點連接，其柵電極接收第1信號的反相信號，其第2電極接收基準電位的第2導電型的第4電晶體；連接在第2電源電位線和規定的節點之間的第2開關元件；當規定的節點電位比規定電平低的場合，使第1開關元件導通，同時使第2開關元件處於非導通，將輸出節點設為基準電位，當規定的節點電位比規定電平高的場合，使第1開關元件處於非導通，同時使第2開關元件導通，將輸出節點設為第2電源電位的輸出電路。從而，由第1及第2電晶體構成電流鏡向電路，由於設置了第1及第2開關元件，可實現電平變換動作的高速化及低消耗功率化。而且，可對應第1信號電平以低速變化的場合到以高速變化的場合，電平變換電路的通用性變高。
本發明的上述及其他目的、特徵、局面及優點，通過與附圖關聯理解本發明相關的下述詳細說明變得清晰。
圖1是表示本發明實施例1的電平變換電路構成的電路2是表示圖1所示的電平變換電路的動作的時序圖。
圖3是表示傳統電平變換電路構成的電路圖。
圖4是表示圖1所示的電平變換電路的布局的平面圖。
圖5是圖4所示的P溝道MOS電晶體3的局部放大圖。
圖6是圖5沿VI-VI線的截面圖。
圖7是表示本發明實施例1的變形例的電平變換電路的構成的電路圖。
圖8是表示本發明實施例2的電平變換電路的構成的電路圖。
圖9是表示P溝道MOS電晶體31的柵極與節點N2連接的場合中的電平變換電路構成的電路圖。
圖10是表示圖9所示的電平變換電路的布局的平面圖。
圖11是表示本發明實施例2的變形例的電平變換電路構成的電路圖。
具體實施例方式
實施例1圖1中，本電平變換電路具有輸入端子1、輸出端子2、P溝道MOS電晶體3～5、N溝道MOS電晶體6～8及反相器9～11。
P溝道MOS電晶體3，連接在電壓電位VDDH線和節點N1之間。P溝道MOS電晶體4，連接在電壓電位VDDH線和節點N2之間。P溝道MOS電晶體3、4的柵極都與節點N1連接。P溝道MOS電晶體3、4構成電流鏡向電路，如果在P溝道MOS電晶體3中流過電流，則與P溝道MOS電晶體3、4的元件尺寸大小相應的電流在P溝道MOS電晶體4中流過。
N溝道MOS電晶體6、7，串聯連接在節點N1和接地電位GND線之間。N溝道MOS電晶體8，連接在節點N2和接地電位GND線之間。輸入端子1，與N溝道MOS電晶體7的柵極連接，同時通過反相器9與N溝道MOS電晶體8的柵極連接。
反相器10、11，串聯連接在節點N2和輸出端子2之間。P溝道MOS電晶體5，連接在電源電位VDDH線和節點N2之間。反相器10和反相器11之間的節點N3，與P溝道MOS電晶體5的柵極連接，同時與N溝道MOS電晶體6的柵極連接。反相器10、11，根據節點N2的電位，控制P溝道MOS電晶體5及N溝道MOS電晶體6的導通/截止，同時構成切換輸出信號的邏輯電平的輸出電路。
這裡，電源電位VDDH為高電位(例如，3.3V)，電源電位VDDL為低電位(例如，1.2V)。反相器9由電源電位VDDL驅動，反相器10、11由電源電位VDDH驅動。反相器9～11，將輸入信號的邏輯電平反相併輸出。
在圖2中，表示圖1所示的電平變換電路的輸入信號及輸出信號的電位變化，和消耗電流的變化情況。另外，這裡所示的消耗電流是，輸入信號的頻率設定為25MHz，輸出端子2的附加電容量設定為1pF的場合時的模擬結果。
在時刻t1，輸入信號由「L」電平(0V)升高到「H」電平(VDDL)。與此對應，N溝道MOS電晶體7導通，N溝道MOS電晶體8變成非導通。
這裡，在時刻t1，節點N3的電位為「H」電平的場合，由於N溝道MOS電晶體6導通，節點N1的電位降低，在P溝道MOS電晶體3流過電流。與此對應，P溝道MOS電晶體4中流過電流。另外，由於此時N溝道MOS電晶體8變成非導通，節點N2的電位上升。如果節點N2的電位變得比反相器10的閾值電壓高，則反相器10使節點N3的電位下降成「L」電平(0V)，反相器11使輸出端子2的電位升高成「H」電平(VDDH)。而且，對應於節點N3的電位下降成「L」電平，P溝道MOS電晶體5導通，節點N2的電位被設定為「H」電平(VDDH)。另外，N溝道MOS電晶體6變成非導通，P溝道MOS電晶體3、4中流過的電流變成0A。從而，該電平變換電路的消耗電流，在時刻t1中瞬間變大後，減少到0A。
另一方面，雖然未圖示，在時刻t1，節點N3的電位為「L」電平的場合，由於N溝道MOS電晶體6變成非導通，P溝道MOS電晶體3、4中無電流流過，由於P溝道MOS電晶體5導通，則節點N2的電位被設置為「H」電平(VDDH)。因而，反相器10將節點N3的電位設置為「L」電平(0V)，反相器11將輸出端子2的電位設置為「H」電平(VDDH)。
接著，在時刻t2，輸入信號從「H」電平(VDDL)下降為「L」電平(0V)。與此對應，N溝道MOS電晶體7變成非導通，N溝道MOS電晶體8導通。這裡，由於N溝道MOS電晶體7變成非導通，與N溝道MOS電晶體6的導通狀態無關，P溝道MOS電晶體3、4中無電流流過。此時，對應於N溝道MOS電晶體8導通，節點N2的電位下降為「L」電平(0V)。與此對應，反相器10使節點N3的電位升高到「H」電平(VDDH)，反相器11使輸出端子2的電位下降到「L」電平(0V)。而且，對應於節點N3的電位升高到「H」電平，P溝道MOS電晶體5變成非導通。另外，N溝道MOS電晶體6導通，為下一個輸入信號從「L」電平(0V)升高到「H」電平(VDDL)的場合的動作的作好準備。從而，該電平變換電路的消耗電流，在時刻t2瞬間地變大後，減少到0A。
圖3是表示傳統的電平變換電路構成的電路圖，並與圖1對比的圖。參考圖3的電平變換電路，與圖1的電平變換電路不同點是，刪除了N溝道MOS電晶體6及P溝道MOS電晶體5，P溝道MOS電晶體3的柵極與節點N2連接。另外，在圖3中，與圖1對應的部分使用相同的符號，不重複其詳細的說明。
再次參考圖2，傳統的電平變換電路的輸出信號的電位變化和消耗電流的變化情況以虛線表示。在時刻t1，輸入信號從「L」電平(0V)升高到「H」電平(VDDL)。與此對應，N溝道MOS電晶體7導通，N溝道MOS電晶體8變成非導通。這裡，對應於N溝道MOS電晶體7導通，節點N1的電位降低，P溝道MOS電晶體4中流過電流。此時，由於N溝道MOS電晶體8變成非導通，節點N2的電位上升。與此對應，P溝道MOS電晶體3變成非導通，節點N1的電位降低到「L」電平(0V)。另外，P溝道MOS電晶體4中流過的電流增大，節點N2的電位上升到「H」電平(VDDH)。
在從時刻t1開始經過規定時間後的時刻t11，對應於節點N2的電位變得比反相器10的閾值電壓更高，反相器10使節點N3的電位下降到「L」電平(0V)，反相器11使輸出端子2的電位升高到「H」電平(VDDH)。從而，該電平變換電路的消耗電流，從時刻t1到時刻t11的期間，被設定為規定的水平，在時刻t11瞬間地變大後，減少到0A。
接著，在時刻t2，輸入信號從「H」電平(VDDL)降低到「L」電平(0V)。與此對應，N溝道MOS電晶體7變成非導通，N溝道MOS電晶體8導通。這裡，對應於N溝道MOS電晶體8導通，節點N2的電位降低，P溝道MOS電晶體3中流過電流。此時，由於N溝道MOS電晶體7變成非導通，節點N1的電位上升。與此對應，P溝道MOS電晶體4變成非導通，節點N2的電位降低到「L」電平(0V)。另外，P溝道MOS電晶體3中流過的電流增大，節點N1的電位上升到「H」電平(VDDH)。
在從時刻t2經過規定時間後的時刻t12，對應於節點N2的電位變得比反相器10的閾值電壓低，反相器10使節點N3的電位升高到「H」電平(VDDH)，反相器11使輸出端子2的電位下降到「L」電平(0V)。從而，該電平變換電路的消耗電流，從時刻t2到時刻t12的期間中被設定為規定的水平，在時刻t12瞬間地變大後，減少到0A。
從而，傳統的電平變換電路中，有電平變換動作需要的時間長、消耗功率大的問題。而且，難以使在輸入信號從「L」電平升高到「H」電平的場合，輸出信號的邏輯電平切換需要的時間(t11-t1)，和在輸入信號從「H」電平下降到「L」電平的場合，輸出信號的邏輯電平切換需要的時間(t12-t2)相同。理由如下。
時刻t1中，輸入信號從「L」電平升高到「H」電平時，為了使N溝道MOS電晶體7導通，降低節點N1的電位，需要N溝道MOS電晶體7的電流驅動能力比P溝道MOS電晶體3的電流驅動能力大。這是由於到時刻t1的期間中，P溝道MOS電晶體3導通，在時刻t1，P溝道MOS電晶體3和N溝道MOS電晶體7兩個都瞬間地變成導通狀態。
接著，在時刻t2，輸入信號從「H」電平降低到「L」電平時，為了使N溝道MOS電晶體8導通，降低節點N2的電位，需要N溝道MOS電晶體8的電流驅動能力比P溝道MOS電晶體4的電流驅動能力大。這是由於，從時刻t1到時刻t2的期間，P溝道MOS電晶體4導通，因而在時刻t2，P溝道MOS電晶體4和N溝道MOS電晶體8兩個都瞬間地變成導通狀態。
但是，這樣，通過使各電晶體的電流驅動能力具有差別，輸入信號從「L」電平升高到「H」電平的場合，和輸入信號從「H」電平下降到「L」電平的場合中，電平變換動作的特性產生差異。這樣，電源電位VDDL和電源電位VDDH的差別大的場合，電平變換動作需要的時間容易產生差別。
因而，在本實施例1中，通過P溝道MOS電晶體3、4構成電流鏡向電路，追加N溝道MOS電晶體6和P溝道MOS電晶體5。從而，與傳統的電平變換電路相比較，可實現電平變換動作的高速化、及低消耗功率化(參考圖2)。更具體地，輸入信號從「L」電平升高到「H」電平的場合，由於N溝道MOS電晶體6變成非導通，可防止P溝道MOS電晶體3、4中流過漏電流，消耗功率變小。另外，輸入信號從「L」電平升高到「H」電平的場合中，通過P溝道MOS電晶體5的導通使節點N2的電位被固定到「H」電平(VDDH)，從而可防止節點N2的電位變成不穩定的狀態。這是與具備從通常動作模式轉移到低消耗功率模式的功能的LSI對應的場合具有的效果。即，從輸入信號的電平以低速變化的場合(低頻率信號)，到以高速變化的場合(高頻率信號)，都可以低消耗電流且高速響應，電平變換電路的通用性提高。
另外，為了不影響電平變換的動作速度，P溝道MOS電晶體5的電流驅動能力設置成比N溝道MOS電晶體8的電流驅動能力足夠小。從而，輸入信號從「H」電平下降到「L」電平，N溝道MOS電晶體8導通時，節點N2的電位迅速降低。
另外，這裡針對在P溝道MOS電晶體3和N溝道MOS電晶體7之間設置N溝道MOS電晶體6的場合進行說明，但也可在N溝道MOS電晶體7和接地電位GND線之間設置N溝道MOS電晶體6。該場合也可獲得同樣的效果。
而且，這裡針對在輸入端子1和N溝道MOS電晶體8的柵極之間設置反相器9的場合進行說明，但也可在輸入端子1和N溝道MOS電晶體7的柵極之間設置反相器9。該場合也可獲得同樣的效果。
圖4是表示圖1所示的電平變換電路的布局的平面圖。圖4中，在p阱區域101中，設置了N溝道MOS電晶體6、7、8。在n阱區域102中，設置了P溝道MOS電晶體3、4、5及構成反相器10、11的P溝道MOS電晶體10a、11a。在p阱區域103中，設置了構成反相器10、11的N溝道MOS電晶體10b、11b。在p阱區域101、103及n阱區域102中，形成了激活區域AF、柵電極GE、第1層金屬布線ML1及第2層金屬布線ML2。第1層及第2層金屬布線是例如鋁布線。
在p阱區域101中，N溝道MOS電晶體6的柵電極GE，通過第1層及第2層金屬布線ML1、ML2與P溝道MOS電晶體5的柵電極GE連接。N溝道MOS電晶體6的漏極，通過第1層及第2層金屬布線ML1、ML2與P溝道MOS電晶體3的柵電極GE連接，N溝道MOS電晶體6的源極，與N溝道MOS電晶體7的漏極連接。N溝道MOS電晶體7的柵電極GE，通過第1層金屬布線ML1與輸入端子1連接。N溝道MOS電晶體7的源極，通過第1層及第2層金屬布線ML1、ML2與接地電位GND線連接。N溝道MOS電晶體8的柵電極GE，通過第1層金屬布線ML1與反相器9的輸出節點連接。N溝道MOS電晶體8的漏極，通過第1層及第2層金屬布線ML1、ML2與P溝道MOS電晶體5的漏極連接，N溝道MOS電晶體8的源極，通過第1層及第2層金屬布線ML1、ML2與接地電位GND線連接。該N溝道MOS電晶體8設置成2列。
在n阱區域102中，P溝道MOS電晶體5的柵電極GE，通過第1層及第2層金屬布線ML1、ML2與構成反相器11的P溝道MOS電晶體11a的柵電極GE連接。P溝道MOS電晶體5的源極，通過第1層及第2層金屬布線ML1、ML2與電源電位VDDH線連接，P溝道MOS電晶體5的漏極，通過第1層及第2層金屬布線ML1、ML2與構成反相器10的P溝道MOS電晶體10a的柵電極GE連接。P溝道MOS電晶體3的柵電極GE，通過第1層及第2層金屬布線ML1、ML2與該漏極連接。P溝道MOS電晶體3的源極，通過第1層及第2層金屬布線ML1、ML2與電源電位VDDH線連接。P溝道MOS電晶體4的柵電極GE，通過第1層金屬布線ML1與P溝道MOS電晶體3的柵電極GE連接。P溝道MOS電晶體4的源極，通過第1層及第2層金屬布線ML1、ML2與電源電位VDDH線連接，P溝道MOS電晶體4的漏極，通過第1層及第2層金屬布線ML1，ML2與構成反相器10的P溝道MOS電晶體10a的柵電極GE連接。
在n阱區域102及p阱區域103中，構成反相器10的P溝道MOS電晶體10a的柵電極GE，通過第1層及第2層金屬布線ML1、ML2與N溝道MOS電晶體10b的柵電極GE連接。P溝道MOS電晶體10a的源極，通過第1層及第2層金屬布線ML1、ML2與電源電位VDDH線連接，P溝道MOS電晶體10a的漏極，通過第1層及第2層金屬布線ML1、ML2與N溝道MOS電晶體10b的漏極連接。N溝道MOS電晶體10b的源極，通過第1層及第2層金屬布線ML1、ML2與接地電位GND線連接。構成反相器11的P溝道MOS電晶體11a的柵電極GE，通過第1層及第2層金屬布線ML1、ML2與N溝道MOS電晶體11b的柵電極GE連接。P溝道MOS電晶體11a的源極，通過第1層及第2層金屬布線ML1、ML2與電源電位VDDH線連接，P溝道MOS電晶體11a的漏極，通過第1層及第2層金屬布線ML1、ML2與N溝道MOS電晶體11b的漏極連接。N溝道MOS電晶體1 1b的源極通過第1層及第2層金屬布線ML1、ML2與接地電位GND線連接，N溝道MOS電晶體11b的漏極與輸出端子2連接。
另外，各電晶體的柵電極GE，全部朝相同的方向排列(圖中為水平方向)。從而，可抑制電晶體製造的偏差。
雖然未圖示，構成反相器9的P溝道MOS電晶體9a及N溝道MOS電晶體9b，設置在其他區域。反相器9使用與電源電位VDDH的電源系統不同的電源電位VDDL的電源系統。
這裡，設電晶體3～8的柵極長度為L3～L8，電晶體10a、10b、11a11b的柵極長度為L10a、L10b、L11a、L11b，設電晶體3～8的柵極寬度為W3～W8，電晶體10a、10b、11a11b的柵極寬度為W10a、W10b、W11a、W11b。
圖5是圖4所示的P溝道MOS電晶體3的局部放大圖。參考圖5，P溝道MOS電晶體3的柵極寬度W3，相當於P溝道MOS電晶體3的柵電極GE和激活區域AF重疊部分的長度(圖5中水平方向的長度)。
圖6是沿圖5的VI-VI線的截面圖。參考圖6，在n阱區102上形成p+區域，即源極及漏極。而且，在n阱102上，層疊氧化膜，在氧化膜上層疊多晶矽等的柵電極GE。在P+區域即源極及漏極的上部，分別通過接觸孔CH形成第1層金屬布線ML1。而且，在第1層的金屬布線ML1的上部，通過通孔TH形成第2層的金屬布線ML2。P溝道MOS電晶體3的柵極長度L3，相當於P+區域即源極和漏極間的距離。
表1表示，圖4所示的各電晶體的柵極長度及柵極寬度的一例。另外，電晶體9a、9b，分別表示構成圖1所示的反相器9的P溝道MOS電晶體9a及N溝道MOS電晶體9b。
表1
參考表1，P溝道MOS電晶體4的柵極寬度W4(例如，7.0μm)，設置成比P溝道MOS電晶體3的柵極寬度W3(例如，1.0μm)長。最好，設置為約3～8倍左右。從而，P溝道MOS電晶體3、4構成的電流鏡向電路中，輸入電流被放大成適當的水平。另外，N溝道MOS電晶體8的柵極寬度W8(例如，7.0μm)，設置成比N溝道MOS電晶體7的柵極寬度W7(例如，2.0μm)長。最好，設置成約1.1～4倍左右。另外，將N溝道MOS電晶體6的柵極寬度W6和N溝道MOS電晶體7的柵極寬度W7設置成相同(例如，2.0μm)。
P溝道MOS電晶體5的柵極寬度W5(例如，0.4μm)，設置成比N溝道MOS電晶體8的柵極寬度W8(例如，7.0μm)足夠小。最好，設置成約0.03～0.2倍左右。另外，P溝道MOS電晶體5的柵極長度L5(例如，0.5μm)，設置成比N溝道MOS電晶體8的柵極長度L8(例如，0.4μm)長。最好，設置成約1.1～1.5倍左右。從而，P溝道MOS電晶體5的電流驅動能力，變得比N溝道MOS電晶體8的電流驅動能力足夠小。從而，如使用圖2說明的那樣，輸入信號從「H」電平降低成「L」電平，N溝道MOS電晶體8導通時，節點N2的電位迅速降低。
構成反相器9的P溝道MOS電晶體9a及N溝道MOS電晶體9b的柵極長度L9a、L9b(例如，0.1μm)，設置成比其他電晶體的柵極長度(例如，0.4μm)短。最好，設置成約0.2～0.5倍左右。這是因為，反相器9使用比電源電位VDDH低的電源電位VDDL的電源系統。
實施例1的變形例參考圖7的電平變換電路，與圖1的電平變換電路不同點是，用P溝道MOS電晶體21替換了N溝道MOS電晶體6。另外，在圖7中，與圖1對應的部分使用相同的符號，不重複其詳細說明。
P溝道MOS電晶體21，其源極與節點N1連接，其漏極與N溝道MOS電晶體7的漏極連接，其柵極與輸出瑞子2連接。該P溝道MOS電晶體21，對應於輸入信號從「L」電平(0V)升高到「H」電平(VDDL)，若輸出端子2的電位從「L」電平(0V)升高到「H」電平(VDDH)，則變成非導通。另外，對應於輸入信號從「H」電平(VDDL)降低到「L」電平(0V)，若輸出端子2的電位從「H」電平(VDDH)降低到「L」電平(0V)時，則導通。
從而，圖7所示的電平變換電路，執行與圖1所示的電平變換電路相同的電平變換動作，表示該動作的時序圖與圖2相同。因而，本實施例1的變形例中，與實施例1的場合相同，可實現高速的電平變換動作，低消耗功率、且通用性高的電平變換電路。
實施例2參考圖8的電平變換電路，與圖1的電平變換電路的不同點是，追加了P溝道MOS電晶體31。另外，在圖8中，與圖1對應的部分使用相同的符號，不重複其詳細說明。
P溝道MOS電晶體31，連接在電源電位VDDH線和節點N1之間。P溝道MOS電晶體31的柵極，與輸出端子2連接。在輸入信號從「H」電平(VDDL)下降到「L」電平(0V)的場合，N溝道MOS電晶體7變成非導通，N溝道MOS電晶體8導通。這裡，由於N溝道MOS電晶體7變成非導通，因而與N溝道MOS電晶體6的導通狀態無關，P溝道MOS電晶體3、4中無電流流過。
但是，由於電晶體的製作工藝的偏差和電路的布局，有電晶體的特性(閾值電壓等)與設計值不同的場合。該場合，即使構成電流鏡向電路的P溝道MOS電晶體3中無電流流過，P溝道MOS電晶體4中也有很小的漏電流流過。
因而，本實施例2中，設置P溝道MOS電晶體31，防止P溝道MOS電晶體4中流過漏電流。更具體地，輸入信號從「H」電平(VDDL)下降到「L」電平(0V)的場合，對應於N溝道MOS電晶體8導通，節點N2的電位降低。對應於節點N2的電位變得比反相器10的閾值電壓更低，反相器10使節點N3的電位升高到「H」電平(VDDH)，反相器11使輸出端子2的電位下降到「L」電平(0V)。與此對應，P溝道MOS電晶體31導通，節點N1被設定為「H」電平(VDDH)。因而，P溝道MOS電晶體3、4可以可靠地設定為非導通。從而，可防止P溝道MOS電晶體4中流過漏電流。從而，可實現電平變換電路的更低消耗功率化。
另外，為了不影響電平變換的動作速度，設置P溝道MOS電晶體31的電流驅動能力為足夠小。
另外，這裡針對P溝道MOS電晶體31的柵極與輸出端子2連接的場合進行說明，P溝道MOS電晶體31的柵極也可以與節點N2連接。
圖9是表示P溝道MOS電晶體31的柵極與節點N2連接的場合的電平變換電路構成的電路圖。圖8中節點N2通過反相器10、11與P溝道MOS電晶體31的柵極連接，而該圖9中，節點N2與P溝道MOS電晶體31的柵極直接連接。因而，無反相器10、11導致的遲延，可在更早階段對P溝道MOS電晶體31施加反饋。
圖10是表示圖9所示的電平變換電路的布局的平面圖。圖10中，在n阱區域111中，設置了P溝道MOS電晶體3，4、5、31及構成反相器10的P溝道MOS電晶體10a。在p阱區域112中，設置了P溝道MOS電晶體6、7、8及構成反相器10的N溝道MOS電晶體10b。在n阱區域111及p阱區域112中，形成了激活區域AF、柵電極GE、第1層金屬布線ML1及第2層金屬布線ML2。另外，構成反相器11的P溝道MOS電晶體11a及N溝道MOS電晶體11b的設置構成，由於與構成反相器10的P溝道MOS電晶體10a及N溝道MOS電晶體10b的設置構成相同，這裡省略。
在n阱區域111中，P溝道MOS電晶體3的柵電極GE，通過第1層金屬布線ML1與其漏極連接。P溝道MOS電晶體3的源極，通過第1及第2層金屬布線ML1、ML2與電源電位VDDH線連接。P溝道MOS電晶體4的柵電極GE，通過第1層金屬布線ML1與P溝道MOS電晶體3的柵電極GE連接。P溝道MOS電晶體4的源極通過第1層及第2層金屬布線ML1、ML2，與電源電位VDDH線連接，P溝道MOS電晶體4的漏極通過第1層及第2層金屬布線ML1、ML2，與N溝道MOS電晶體8的漏極連接。
P溝道MOS電晶體5的柵電極GE，通過第1層及第2層金屬布線ML1、ML2，與N溝道MOS電晶體6的柵電極GE連接。P溝道MOS電晶體5的源極通過第1層及第2層金屬布線ML1、ML2，與電源電位VDDH線連接，P溝道MOS電晶體5的漏極通過第1層及第2層金屬布線ML1、ML2，與P溝道MOS電晶體4的漏極連接。P溝道MOS電晶體31的柵電極GE，通過第1層金屬布線ML1，與P溝道MOS電晶體5的漏極連接。P溝道MOS電晶體31的源極，通過第1層及第2層金屬布線ML1、ML2，與電源電位VDDH線連接，P溝道MOS電晶體31的漏極，通過第1層金屬布線ML1，與P溝道MOS電晶體3的漏極連接。
在n阱區域111及p阱區域112中，構成反相器10的P溝道MOS電晶體10a的柵電極GE，通過第1及第2層金屬布線ML1、ML2，與N溝道MOS電晶體10b的柵電極GE連接。P溝道MOS電晶體10a的源極，通過第1層及第2層金屬布線ML1、ML2，與電源電位VDDH線連接，P溝道MOS電晶體10a的漏極，通過第1層及第2層金屬布線ML1、ML2，與N溝道MOS電晶體10b的漏極連接，同時還與反相器11的輸入節點連接。N溝道MOS電晶體10b的源極，通過第1層及第2層金屬布線ML1、ML2，與接地電位GND線連接。P溝道MOS電晶體10a設置成4列，N溝道MOS電晶體10b設置成2列。
在p阱區域112中，N溝道MOS電晶體6的柵電極GE，通過第1層及第2層金屬布線ML1、ML2，與N溝道MOS電晶體10b的漏極連接。N溝道MOS電晶體6的漏極，通過第1層及第2層金屬布線ML1、ML2，與P溝道MOS電晶體4的柵電極GE連接，N溝道MOS電晶體6的源極與N溝道MOS電晶體7的漏極連接。N溝道MOS電晶體7的柵電極GE，通過第1層及第2層金屬布線ML1、ML2，與輸入端子1連接。N溝道MOS電晶體7的源極，通過第1層及第2層金屬布線ML1、ML2，與接地電位GND線連接。N溝道MOS電晶體8的柵電極GE，通過第1層及第2層金屬布線ML1、ML2，與反相器9的輸出節點連接。N溝道MOS電晶體8的漏極，通過第1層及第2層金屬布線ML1、ML2，與P溝道MOS電晶體4的漏極連接，N溝道MOS電晶體8的源極通過第1層及第2層金屬布線ML1、ML2，與接地電位GND線連接。
另外，各電晶體的柵電極GE，全部朝相同的方向排列(圖中是垂直方向)。從而，可抑制電晶體的製造偏差。
表2表示圖10所示的各電晶體的柵極長度及柵極寬度的一例。另外，電晶體9a、9b，分別表示構成圖9所示的反相器9的P溝道MOS電晶體9a及N溝道MOS電晶體9b。另外，電晶體11a、11b，分別表示構成圖9所示的反相器11的P溝道MOS電晶體11a及N溝道MOS電晶體11b。
表2
參考表2，P溝道MOS電晶體31的柵極寬度W31(例如，0.4μm)，設置成比N溝道MOS電晶體7的柵極寬度W7(例如，5.5μm)足夠小。最好，設置成約0.03～0.2倍左右。從而，P溝道MOS電晶體31的電流驅動能力，變得比N溝道MOS電晶體7的電流驅動能力足夠小。從而，輸入信號從「L」電平升高到「H」電平，N溝道MOS電晶體7導通時，節點N1的電位迅速降低。
另外，由於其他電晶體的柵極寬度W及柵極長度L的大小關係，與使用表1說明的場合相同，所以這裡省略說明。
實施例2的變形例參考圖11的電平變換電路，與圖9的電平變換電路不同點是，用P溝道MOS電晶體41替換了N溝道MOS電晶體6。另外，在圖7中，與圖9對應的部分使用相同的符號，不重複其詳細說明。
P溝道MOS電晶體41，其源極與節點N1連接，其漏極與N溝道MOS電晶體7的漏極連接，其柵極與輸出端子2連接。該P溝道MOS電晶體41，對應於輸入信號從[L]電平(0V)升高到「H」電平(VDDL)，如果輸出端子2的電位從「L」電平(0V)升高到「H」電平(VDDH)，則變成非導通。另外，對應於輸入信號從「H」電平(VDDL)下降到「L」電平(0V)，如果輸出端子2的電位從「H」電平(VDDH)下降到「L」電平(0V)時，則導通。
從而，圖11所示的電平變換電路，執行與圖9所示的電平變換電路相同的電平變換動作。因而，該實施例2的變更例中，與實施例2的場合相同，可防止P溝道MOS電晶體4中漏電流的流動。從而，電平變換電路可實現更低的消耗功率。
這裡，雖然表示P溝道MOS電晶體31的柵極與輸出端子2連接的場合，也可以是P溝道MOS電晶體31的柵極與節點N2連接。
另外，雖然本次所示的實施例中，針對將輸入信號的電壓電平從電源電位VDDL變換成電源電位VDDH(＞VDDL)的電平變換電路進行說明，但是也可以互換兩個電源系統。即，也可以是將輸入信號的電壓電平從電源電位VDDH變換成電源電位VDDL(＜VDDH)的電平變換電路。另外，兩個電源系統的電源電位也可相同。即使在任意一個場合，通過利用電流鏡向電路的構成，與圖3所示的構成比較，可實現高速開關動作及低消耗功率。
另外，也可在同一半導體晶片上組合設置多個種類的電平變換電路。例如，使用電源電位分別不同的3個電源系統的場合，根據各電源電位，可分開使用並設置圖1所示的電平變換電路和圖8所示的電平變換電路。
對本發明進行詳細地說明，應該理解為這僅用於例示，而不是限定，本發明的精神和範圍由附加的權利要求的進行限定。
權利要求
1.一種電平變換電路，將第1邏輯電平為基準電位、第2邏輯電平為第1電源電位的第1信號，變換成第1邏輯電平為所述基準電位、第2邏輯電平為第2電源電位的第2信號，並提供給輸出節點，其特徵在於具備第1電極接收所述第2電源電位、柵電極與第2電極相互連接的第1導電型的第1電晶體；第1電極接收所述第2電源電位、柵電極與所述第1電晶體的柵電極連接、第2電極與規定的節點連接的第1導電型的第2電晶體；柵電極接收所述第1信號的第2導電型的第3電晶體；在所述第1電晶體的第2電極和所述基準電位線之間，與所述第3電晶體串聯連接的第1開關元件；第1電極與所述規定的節點連接，柵電極接收所述第1信號的反相信號，第2電極接收所述基準電位的第2導電型的第4電晶體；連接在所述第2電源電位線與所述規定的節點之間的第2開關元件；輸出電路，當所述規定的節點電位比規定電平低的場合，使所述第1開關元件導通，同時使所述第2開關元件處於非導通，將所述輸出節點設成所述基準電位；當所述規定的節點的電位比所述規定電平高的場合，使所述第1開關元件處於非導通，同時使所述第2開關元件導通，將所述輸出節點設成所述第2電源電位。
2.權利要求1所述的電平變換電路，其特徵在於，所述輸出電路，包含當所述規定的節點電位比所述規定電平低的場合，輸出所述第2電源電位，當所述規定的節點電位比所述規定電平高的場合，輸出所述基準電位的第1反相器；當所述第1反相器的輸出電位是所述第2電源電位的場合，將所述輸出節點作為所述基準電位，當所述第1反相器的輸出電位是所述基準電位的場合，將所述輸出節點作為所述第2電源電位的第2反相器；所述第1開關元件是，柵電極接收所述第1反相器的輸出電位的第2導電型的第5電晶體，所述第2開關元件是，第1電極接收所述第2電源電位，柵電極接收所述第1反相器的輸出電位，第2電極與所述規定的節點連接的第1導電型的第6電晶體。
3.權利要求1所述的電平變換電路，其特徵在於，所述輸出電路，包含當所述規定的節點電位比規定電平低的場合，輸出所述第2電源電位，當所述規定的節點電位比所述規定電平高的場合，輸出所述基準電位的第1反相器；當所述第1反相器的輸出電位是所述第2電源電位的場合，將所述輸出節點設為所述基準電位，當所述第1反相器的輸出電位是所述基準電位的場合，將所述輸出節點設為所述第2電源電位的第2反相器，所述第1開關元件是，柵電極與所述規定的節點或所述輸出節點中任意一個節點連接的第1導電型的第5電晶體；所述第2開關元件是，第1電極接收所述第2電源電位，柵電極接收所述第1反相器的輸出電位，第2電極與所述規定的節點連接的第1導電型的第6電晶體。
4.權利要求1所述的電平變換電路，其特徵在於還具備連接在所述第2電源電位線和所述第1及第2電晶體的柵電極之間的第3開關元件；所述輸出電路，當所述規定的節點電位比所述規定電平低的場合，使所述第3開關元件導通，當所述規定的節點電位比所述規定電平高的場合，使第3開關元件處於非導通。
5.權利要求4所述的電平變換電路，其特徵在於所述第3開關元件是，第1電極接收所述第2電源電位，柵電極與所述規定的節點或所述輸出節點的任意一個節點連接，第2電極與所述第1及第2電晶體的柵電極連接的第1導電型的第7電晶體。
6.權利要求2所述的電平變換電路，其特徵在於所述第6電晶體的電流驅動能力，比所述第4電晶體的電流驅動能力小。
7.權利要求6所述的電平變換電路，其特徵在於所述第6電晶體的柵極寬度，比所述第4電晶體的柵極寬度小。
8.權利要求6所述的電平變換電路，其特徵在於所述第6電晶體的柵極長度，比所述第4電晶體的柵極長度長。
9.權利要求5所述的電平變換電路，其特徵在於所述第7電晶體的電流驅動能力，比所述第3電晶體的電流驅動能力小。
10.權利要求9所述的電平變換電路，其特徵在於所述第7電晶體的柵極寬度，比所述第3電晶體的柵極寬度小。
11.權利要求1所述的電平變換電路，其特徵在於所述第2電源電位，比第1電源電位高。
全文摘要
一種電平變換電路，由2個P溝道MOS電晶體(3，4)構成電流鏡向電路。輸入信號從[L]電平升高為[H]電平的場合，由於與其中一個P溝道MOS電晶體(3)的漏極連接的N溝道MOS電晶體(6)變成非導通，可防止2個P溝道MOS電晶體(3，4)中流過漏電流，消耗功率變小。另外，輸入信號從[H]電平降低為[L]電平的場合，與另一個P溝道MOS電晶體(4)的漏極連接的N溝道MOS電晶體(5)變成導通，另一個P溝道MOS電晶體(4)的漏極的節點(N2)由於固定為[H]電平，可防止該節點(N2)的電位出現不穩定。
文檔編號H03K19/0185GK1753309SQ20051010895
公開日2006年3月29日 申請日期2005年9月21日 優先權日2004年9月21日
發明者神崎照明 申請人:株式會社瑞薩科技