電壓位準轉換器的製作方法
2023-09-24 12:58:45 1
專利名稱：電壓位準轉換器的製作方法
技術領域：
本發明涉及一種電壓位準轉換器，特別是涉及一種應用於液晶顯示器驅動電路的電壓位準轉換器的電路。本發明電壓位準轉換器，提出了阻斷直流路徑的概念，可以避免PMOS及NMOS在同一時刻導通，消耗不必要的直流功率，亦可精簡布局面積。
背景技術：
通常以MOS技術設計電壓位準轉換器時，其輸出級至少包括一反相器，以作為緩衝之用，通常由一組PMOS、NMOS組成。而現有習知的結構設計中，當電壓在低壓及高壓之間切換時，希望能控制其中該些電晶體的切換時機，使得切換過程中PMOS與NMOS同時導通的時間最短，意即其中的直流功率消耗減至最低。但由於半導體製程中不可避免的生產飄移情況，即使仔細考量MOS通道長寬比，仍然存在有可觀的直流功率消耗。
請參閱圖4所示，是現有技術中的電壓位準轉換器的電路，其以一差動輸入方式分別輸入NMOS電晶體411及415的閘極，輸出級由PMOS電晶體403與NMOS電晶體413所組成，即圖4所示反相器431，例如為一高壓反相器。反相器433較反相器431所需的驅動能力較弱，通常以一低壓反相器實施，是作為當輸入時脈TTL電壓訊號VIN，轉化為差動輸入用。當輸入為時脈訊號，如圖9所示，時脈TTL電壓訊號由低位準轉換成高位準時，因反相器433的關係，輸出反相輸入訊號至NMOS電晶體411閘極，且比VIN訊號稍微落後，所以當NMOS電晶體415導通而NMOS電晶體411還尚未關掉前，會有一極短的時間距PMOS電晶體405的閘極為低位準(GNDA)，因此PMOS電晶體405還停留在導通狀態，造成P、NMOS(405、415)同時導通，其訊號時訊圖如圖9所示，I(415)在正緣時間距有一突波電流。而在這裡的差動輸入對，NMOS為了能夠迅速的控制PMOS閘極，使得PMOS能在極短的時間做開關轉態，故需要特別對電晶體通道長寬比(W/L的比例)做考量，因此設計成NMOS有較小的導通電阻，也就是通道寬度大、長度小，而PMOS則設計成有較大的導通電阻，寬度最小、長度大的設計。
同樣地，當輸入時脈訊號，如圖4及圖9所示，由高位準轉換成低位準時，NMOS電晶體415被關掉，NMOS電晶體411閘極因時間延遲的結果，尚未導通屬於高阻抗狀態，而PMOS電晶體401閘極的前一狀態為低位準，所以PMOS電晶體401目前還尚未關掉。當NMOS電晶體411閘極由低位準爬升至高位準時，一直還處於導通狀態的PMOS電晶體401導致另一個導通路徑，所以造成I(411)在VIN的正緣時間距有一較大突波電流。
為了更進一步降低P、NMOS同時導通的功率消耗，亟需使高電壓與地線之間的路徑完全阻隔，減少類比電路(即，模擬電路)的功率消耗。
另外，應用於液晶顯示驅動器的電壓位準轉換器需要相當布局面積，若毋需考慮MOS通道長寬比，則在電路布局時有更大的配置彈性，對重複性高的位準轉換器電路容易減少布局面積，以降低產品成本，獲得更高的利潤。
由此可見，上述現有的電壓位準轉換器仍存在有缺陷，而亟待加以進一步改進。為了解決電壓位準轉換器存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品又沒有適切的結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。
有鑑於上述現有的電壓位準轉換器存在的缺陷，本發明人基於從事此類產品設計製造多年豐富的實務經驗及專業知識，積極加以研究創新，以期創設一種新型的電壓位準轉換器，能夠改進一般現有的電壓位準轉換器，使其更具有實用性。經過不斷的研究、設計，並經反覆試作樣品及改進後，終於創設出確具實用價值的本發明。
發明內容
本發明的目的在於，克服現有的電壓位準轉換器存在的缺陷，而提供一種新的電壓位準轉換器，所要解決的技術問題是使其中高電壓與地線之間的路徑完全阻隔，從而更加適於實用。
本發明的另一目的在於，提供一種電壓位準轉換器，所要解決的技術問題是使其不需考慮電晶體通道的長寬比。
本發明的再一目的在於，提供一種電壓位準轉換器，所要解決的技術問題是使其可用於液晶顯示器的驅動電路，其中因電路中電晶體重複性高而可大幅減少電路布局面積，從而具有產業上的利用價值。
本發明的目的及解決其技術問題是採用以下的技術方案來實現的。依據本發明提出的一種電壓位準轉換器，其包括一及閘(即，與門)，是用於運算一第一控制訊號與一輸入訊號，產生一同步訊號，其中該第一控制訊號為周期性訊號；一電晶體裝置，包括以汲極串聯耦接的一第一電晶體耦接至地線、及一第二電晶體耦接至一電壓源，其中該同步訊號耦接至該第一電晶體的閘極，該第一控制訊號耦接至一第二電晶體的閘極；一輸出緩衝器，是用於產生一輸出訊號，其中一輸入端與該第一電晶體及該第二電晶體的汲極耦接，該輸入端是一第一節點；以及一電容器，是用於儲存該第一節點的訊號位準，該電容器另一端接地。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
前述的電壓位準轉換器，其中所述的第一電晶體為一N型金氧半導電晶體(NMOS)。
前述的電壓位準轉換器，其中所述的第二電晶體為一P型金氧半導電晶體(PMOS)。
前述的電壓位準轉換器，其更包括一開關，由該第一控制訊號操作，其中一端耦接該第一節點，另一端耦接至該第一電晶體的汲極。
前述的電壓位準轉換器，其中所述的開關是一N型金氧半導電晶體。
前述的電壓位準轉換器，其中所述的及閘及電晶體裝置，更可合併成串聯耦接的裝置，包括一第三電晶體耦接至該電壓源、一第四電晶體、及一第五電晶體耦接至地線，其中該第三電晶體是PMOS、該第四、第五電晶體是NMOS，該第三電晶體的閘極耦接該第一控制訊號，該第四電晶體的閘極耦接該第一控制訊號，該第五電晶體耦接該輸入訊號，該第四電晶體的源極耦接至該開關。
前述的電壓位準轉換器，其中所述的輸出緩衝器，是P、NMOS結構之一反相器。
前述的電壓位準轉換器，其中所述的電容器是電晶體的雜散電容。
前述的電壓位準轉換器，其中所述的電容器，是連接一第六電晶體，其汲極連接該第一節點，閘極連接該輸出緩衝器的輸出端，其源極連接一第七電晶體，而其閘極耦接一第二控制訊號，其中該第六電晶體及該第七電晶體是PMOS。
前述的電壓位準轉換器，其中所述的第一控制訊號是周期性的一負脈衝，該第二控制訊號是周期性的一正脈衝，該第一控制訊號與該第二控制訊號同步，且該負脈衝的脈寬較該正脈衝的脈寬為窄。
前述的電壓位準轉換器，其中所述的及閘是低壓電晶體裝置，該電晶體裝置、該輸出緩衝器、及該電容器裝置是高壓場效電晶體裝置。
前述的電壓位準轉換器，其中所述的輸入該及閘的該第一控制訊號是低壓訊號，與輸入該第二電晶體的該第一控制訊號同相，是高壓訊號。
前述的電壓位準轉換器，其中所述的第三、第四、第五、第六、及第七電晶體是高壓場效電晶體裝置。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種電壓位準轉換器，其至少包括一輸入電晶體裝置，是以串聯耦接的裝置，包括一第一電晶體耦接至一電壓源、一第二電晶體、及一第三電晶體耦接至地線，其中該第一電晶體是PMOS、該第二、第三電晶體是NMOS，該第一電晶體的閘極耦接一第一控制訊號，該第二電晶體的閘極耦接該第一控制訊號，該第三電晶體耦接一輸入訊號，該第二電晶體的源極耦接至該開關，且該第二電晶體與該第三電晶體耦接於一第一節點；一開關，由該第一控制訊號操作，其中一端耦接該第一節點；一電容裝置，耦接至該開關的另一端，是一第二節點；以及一輸出緩衝裝置，耦接至該第二節點。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
前述的電壓位準轉換器，其中所述的電容器是電晶體的雜散電容。
前述的電壓位準轉換器，其中所述的電容器，是連接一第四電晶體，其汲極連接該第二節點，閘極連接該輸出緩衝器的輸出端，其源極連接一第五電晶體，而其閘極耦接一第二控制訊號，其中該第四電晶體及該第五電晶體是PMOS。
前述的電壓位準轉換器，其中所述的第一控制訊號是周期性的一負脈衝，該第二控制訊號是周期性的一正脈衝，該第一控制訊號與該第二控制訊號同步，且該負脈衝的脈寬較該正脈衝的脈寬為窄。
前述的電壓位準轉換器，其中所述的第一、第二、第三、第四、及第五電晶體，以及輸出緩衝器是高壓場效電晶體裝置。
本發明與現有技術相比具有明顯的優點和有益效果。由以上技術方案可知，為了達到前述發明目的，本發明的主要技術內容如下本發明提出至少一種電壓位準轉換器電路，該電路的基本觀念是阻斷電流路徑，使電路中串聯的PMOS與NMOS必須在不同時間點導通。因此安排其輸入/輸出控制時序。在此考慮數種輸入/輸出訊號狀態，以說明本發明的電路，然而本發明的範圍不限於此，應以本發明中的電壓位準轉換器電路所涵蓋的範圍為準。
若啟始時輸入訊號為電位低位準，輸出級為一反相器，輸出訊號電位亦為低位準。當輸入訊號由低位準轉換成高位準時，PMOS電晶體應該在NNOS電晶體開啟前先關閉，所以提供一控制訊號，超前輸入訊號一個時間距。其中該輸入訊號及該控制訊號先以一反閘邏輯(即，非門邏輯)運算，使控制訊號上升緣與輸入訊號上升緣之間期間PMOS呈現高阻抗狀態，所以此時輸出級的前節點電壓由電路中一電容保存原來高位準狀態，輸出級則輸出低位準狀態。則當輸入訊號切換為高位準時，NMOS電晶體即開啟，使得電容儲存的電壓經由NMOS電晶體的開啟，迅速被拉至低位準，輸出端位準則由一反相器拉至高位準狀態。同樣地，輸入訊號由高位準轉換成低位準時，NMOS電晶體應先關閉，在PMOS電晶體開啟前保有另一時間距呈高阻抗狀態，電容器上的位準則由該電容加以保持於地位準，接著再打開PMOS，使得先前的位準迅速充電至高位準，輸出級則輸出低位準狀態。因此控制訊號的設計對於電路操作有直接的影響。
當控制訊號以固定周期輸入，輸入訊號為高位準時，P型電晶體開啟，電容上節點的位準則由地位準，迅速充電至高位準，導致輸出錯誤。此時若在該N型電晶體與電容器之間串接一開關電晶體，由控制訊號控制，則阻斷上述的充電路徑，電容器上的位準得以保持。當控制訊號變低位準時，電容器上的位準由電容器加以保持於前一狀態。
本發明的電路中，該輸入端的及閘與該P型電晶體、N型電晶體在功能上可以用串聯方式簡化為三個串聯電晶體，由高壓位準至地線位準電位依序耦接一第一P型電晶體及一第一N型電晶體、一第二N型電晶體，其中該第二N型電晶體的閘極耦接該輸入訊號，該第一P型電晶體及該第一N型電晶體的閘極輸入一第一控制訊號。此外，除了輸出級緩衝器(例如上述的反相器)為了能驅動下一級，其中電晶體設計成適當的大小，而其它MOS則設計成製程規範的任意單位值，是作為輸出緩衝與訊號維持，即上述的儲存電容器，例如包括二個串聯P型電晶體，其中一第二P型電晶體耦接至高壓位準，且其閘極耦接一第二控制訊號；一第三P型電晶體與輸出級的緩衝器(例如為反相器)耦接成一閂鎖接法。另外，如上述的開關電晶體例如為一第三N型電晶體。而電路中的各P型電晶體設計成任意尺寸的場效電晶體，例如為高壓場效電晶體，排除製程漂移的不確定性，及增加設計電路的可靠性。
當輸入一時脈訊號，由低位準轉換成高位準時，該第一控制訊號以極小脈衝寬度輸入一負脈衝，在該一負脈衝期間，該第二N型電晶體為開啟狀態，而該第一控制訊號轉態為低位準使得該第一N型電晶體及該第三N型電晶體迅速關閉，該第一P型電晶體則導通，電容器上的節點則保持原來位準。此時該第二控制訊號以同樣時間點輸入一正脈衝，脈衝寬度較第一控制訊號為寬，在該一正脈衝期間，該第二P型電晶體為關閉狀態，所以該第二P型電晶體與該第三P型電晶體構成高阻抗路徑。當該第一控制訊號結束負脈衝時，致使該第一N型電晶體及該第三N型電晶體導通，而該第一P型電晶體關閉，電容器上的節點則迅速放電至低位準，輸出訊號則轉態為高位準狀態。因為輸出為高位準狀態，則該第三P型電晶體關閉，當該第二控制訊號結束正脈衝時，致使該第二P型電晶體導通，因為該第三P型電晶體關閉，所以該第二、第三P型電晶體亦構成高阻抗路徑，電容上的節點仍然維持低位準。
當輸入時脈訊號維持高位準，該第一、第二控制訊號同時輸入負正脈衝，使該第一P型電晶體導通，該第一N型電晶體及該第三N型電晶體關閉，電容上的電壓則保持於前一狀態。
同樣地，當輸入時脈訊號由高位準轉換成低位準時，該第一控制電位訊號亦以極小時間延遲輸入一負脈衝，使得該第一N型電晶體及該第三N型電晶體迅速關閉，該第一P型電晶體則導通，電容上的電位保持原來低位準狀態。當該第一控制訊號結束負脈衝時，致使該第一N型電晶體及該第三N型電晶體導通，該第一P型電晶體則關閉，因為原來輸入訊號為低位準，該第二N型電晶體為關閉狀態，所以在該第二控制訊號還沒結束正脈衝前，會有一段時間距為高阻抗狀態，以該第二P型電晶體做為接面電容，此時輸出訊號為低位準。在該第二控制訊號的正脈衝結束後，則該第二P型電晶體迅速導通，所以該第二、第三P型電晶體則構成導通路徑，電容上的節點電位即由導通路徑拉至高壓位準。
當輸入時脈電壓訊號維持低位準，該第一、第二控制電位訊號同時輸入負正脈衝，使該第一P型電晶體301導通，該第一及第三N型電晶體關閉，電容上的節點電壓則維持高位準狀態。之後會有一段時間距(Td)為高阻抗狀態，以該第三P型電晶體做為接面電容維持高位準狀態。
根據本發明的電壓位準轉換器電路，所輸入兩個第一及第二控制電位訊號，例如為高壓控制電位訊號，皆以正、負脈衝做為電壓位準轉換器的控制訊號，當輸入訊號發生轉態時，即輸入一負脈衝(第一控制訊號)與正脈衝(第二控制訊號)，負脈衝寬度關係著正緣輸出延遲，應該輸入脈衝寬度較小的訊號。因為正、負脈衝的時間距會造成高阻抗，所以應該輸入略大於負脈衝寬度的正脈衝訊號，亦可避免輸入訊號在高位準時，該第二及第三P型電晶體與該第一、第二、及第三N型電晶體瞬間所造成的導通路徑。
輸入訊號轉態成高位準時，本發明中的位準轉換器電路可能的導通路徑，即是該第一P型電晶體、該第一N型電晶體及第三N型電晶體轉態時所產生的路徑，如圖3所示，因該第一P型電晶體及該第一N型電晶體為任何設計單位，所以通過該第一N型電晶體的突波電流遠小於現有習知電路在此時所產生等同的突波電流。
同樣地，當輸入時脈訊號由高位準轉換成低位準時，本發明的電壓位準轉換器電路在此輸入時脈訊號負緣存在時間距，因為輸出級的緩衝器為P、NMOS架構的反相器，故會有一較小的突波電流發生。
根據以上對本發明的電壓位準轉換器電路的描述，可以更進一步降低P、NMOS同時導通的功率消耗，以兩個控制訊號開啟或關閉PMOS及NMOS，使高電壓與地線之間的路徑完全阻隔，而可以減少類比電路的功率消耗。
經由上述可知，本發明電壓位準轉換器，該電壓位準轉換器的電路包括一及閘裝置，是用於運算周期性控制電位訊號與原始輸入訊號，產生同步訊號，與周期性控制電位訊號同相位的第一周期性控制電位訊號均輸入一電晶體裝置，是一反相器結構；該電路又包括一輸出緩衝器裝置，是用於產生輸出訊號的緩衝器裝置；另外包括一電容器元件，是用於儲存訊號。本發明中類似開關控制的設計，排除PMOS與NMOS同時導通的現象，可以減少類比電路的功率消耗。同時由於該電路是排除MOS信道長寬比的考量，可以避免因半導體製程漂移造成位準轉換過程不易控制。對於此種電晶體重複性高的位準轉換器電路可以減少較多的布局面積，對降低成本有相當貢獻。
綜上所述，本發明特殊結構的電壓位準轉換器，可使其中高電壓與地線之間的路徑完全阻隔，從而更加適於實用；其不需考慮電晶體通道的長寬比，可用於液晶顯示器的驅動電路，其中因電路中電晶體重複性高而可大幅減少電路布局面積，從而具有產業上的利用價值。其具有上述諸多的優點及實用價值，並在同類產品中未見有類似的結構設計公開發表或使用而確屬創新，其不論在結構上或功能上皆有較大的改進，在技術上有較大的進步，並產生了好用及實用的效果，且較現有的電壓位準轉換器具有增進的多項功效，從而更加適於實用，而具有產業的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，並可依照說明書的內容予以實施，以下以本發明的較佳實施例並配合附圖詳細說明如後。
圖1是依照本發明一較佳實施例的電壓位準轉換器的電路圖。
圖2是依照本發明另一較佳實施例的電壓位準轉換器的電路圖。
圖3是依照本發明又一較佳實施例的電壓位準轉換器的電路圖。
圖4是根據現有習知技術的電壓位準轉換器的電路圖。
圖5是依照本發明一較佳實施例的電壓位準轉換器的電路(圖1)的簡單輸出與輸入電壓波形示意6是依照本發明一較佳實施例的電壓位準轉換器電路(圖1)的輸出與輸入電壓波形示意圖。
圖7是依照本發明另一較佳實施例的電壓位準轉換器電路(圖2)的輸出與輸入電壓波形示意圖。
圖8是依照本發明又一較佳實施例的電壓位準轉換器電路(圖3)的輸出與輸入電壓波形示意圖。
圖9是現有習知及本發明較佳實施例的電壓位準轉換器的電路的輸入電壓與電晶體電流關係圖。
101、201高壓PMOS電晶體 111、211高壓NMOS電晶體121、221儲存電容器 131、231、331高壓反相器141、241低壓及閘(即，低壓及閘) 251、351開關電晶體301、303、305高壓PMOS電晶體 311、313高壓NMOS電晶體401、403、405高壓PMOS電晶體 431高壓反相器
411、413、415高壓NMOS電晶體 433低壓反相器具體實施方式
以下結合附圖及較佳實施例，對依據本發明提出的電壓位準轉換器其具體實施方式
、結構、特徵及其功效，詳細說明如後。
請參閱圖1，是根據本發明一較佳實施例的一簡單概念電路示意圖。如圖1所示，P型電晶體PMOS(101)與N型電晶體NMOS(111)是一反相器的基本架構，為了阻斷電流路徑，PMOS與NMOS必須在不同時間點導通。其輸入/輸出控制時序圖如圖5所示，當輸入為時脈TTL電壓訊號(VIN)由低位準轉換成高位準時，電晶體101應該在電晶體111開啟前先關閉，所以輸入超前VIN一個時間距Tdis的控制電位訊號(VA)，例如為高壓控制電位訊號。而VOUT1B的前一狀態為類比(即，模擬)高壓高位準(VDDA)，在Tdis期間為高阻抗狀態，所以此時電壓則由電容(121)保存原來高位準狀態，輸出級則輸出類比高壓低位準狀態(GNDA)。當VIN輸入為高位準時，電晶體111即開啟，使得VOUT1B迅速被拉至低位準(GNDA)，輸出級則輸出類比高壓高位準狀態(VDDA)。同樣地，VIN由高位準轉換成低位準時，電晶體111應先關閉，在電晶體101開啟前保有時間距Tk高阻抗狀態，VOUT1B的位準則由電容121加以保持於地位準，接著在打開電晶體101，使得先前的位準迅速充電至VDDA，輸出級則輸出類比高壓低位準狀態(GNDA)。因此控制訊號VA的設計對於電路操作有直接的影響。
請參閱圖6所示，是根據本發明一較佳實施例中，以固定周期訊號輸入該反相器時的時序圖。當控制電位訊號(VA)，以固定周期輸入，如圖6所示，當輸入TTL電壓訊號(VIN)為高位準時，P型電晶體開啟，VOUT1B的位準則由地位準(GNDA)，迅速充電至VDDA，導致輸出錯誤。此時請參閱圖2的電路，若串接一開關電晶體，如圖中的NMOS(251)，由電位訊號(VA)控制，則阻斷充電路徑，VOUT1B的位準則由電容器221加以保持於地位準。其時序便如圖7所示，當電位訊號(VA)變低位準時，VOUT2B的位準則由電容器221加以保持於前一狀態。
接續本發明的設計流程，根據本發明另一較佳實施例的電壓位準轉換器電路，如圖3所示。除了輸出級緩衝器(331)為了能驅動下一級，故設計成適當的大小，而其它MOS則設計成製程規範的任意單位值，是作為輸出緩衝與訊號維持，如同圖2所示的儲存電容(221)，而電路中的各PMOS設計成任意尺寸的場效電晶體，例如為高壓場效電晶體，排除製程漂移的不確定性，及增加設計電路的可靠性。當輸入一時脈訊號，如圖8所示，時脈TTL電壓訊號由低位準轉換成高位準時，控制電位訊號(VA)以極小脈衝寬度為Twa時間輸入一負脈衝，在該一負脈衝期間，圖3電路示意圖中NMOS電晶體311為開啟狀態，而VA轉態為低位準使得NMOS電晶體313及開關電晶體351迅速關閉，PMOS電晶體301則導通，VOUT3B則保持原來位準，而控制電位訊號(VB)以同樣時間點輸入一正脈衝，脈衝寬度為Twb，在該一正脈衝期間，PMOS電晶體303為關閉狀態，所以PMOS電晶體303與PMOS電晶體305則構成高阻抗路徑。當VA結束負脈衝時，致使NMOS電晶體313及開關電晶體351導通，而PMOS電晶體301關閉，VOUT3B則迅速放電至低位準(GNDA)，VOUT3則轉態為類比高壓高位準狀態(VDDA)。因為VOUT3為高位準狀態(VDDA)，則PMOS電晶體305關閉，當VB結束正脈衝時，致使PMOS電晶體3O3導通，因為PMOS電晶體305關閉，所以PMOS電晶體303與PMOS電晶體305亦構成高阻抗路徑，VOUT3B仍然維持低位準(GNDA)。
當時脈TTL電壓訊號維持高位準，控制電位訊號VA、VB同時輸入負正脈衝，使PMOS電晶體301導通，NMOS電晶體313及開關電晶體351關閉，VOUT3B則保持於前一狀態，如圖8所示。
同樣地，當輸入時脈TTL電壓訊號(VIN)由高位準轉換成低位準時，控制電位訊號(VA)亦以極小時間延遲輸入一負脈衝，使得NMOS電晶體313及開關電晶體351迅速關閉，PMOS電晶體301則導通，VOUT3B保持原來低位準狀態(GNDA)。當VA結束負脈衝時，致使NMOS電晶體313及開關電晶體351導通PMOS電晶體301則關閉，因為原來VIN為低位準，NMOS電晶體311為關閉狀態，所以在控制電位訊號(VB)還沒結束正脈衝前，會有一段時間距(Td)為高阻抗狀態，時間距為Td＝Twb-Twa，以PMOS電晶體305做為接面電容，如同圖2所示電路中的電容(221)，此時輸出VOUT3為低位準(GNDA)。在VB正脈衝結束後，則PMOS電晶體303迅速導通，所以PMOS電晶體303與305則構成導通路徑，VOUT3B即由導通路徑與VDDA同位準。
當時脈TTL電壓訊號維持低位準，控制電位訊號VA、VB同時輸入負正脈衝，使PMOS電晶體301導通，NMOS電晶體313及開關電晶體351關閉，VOUT3B則維持類比高壓高位準狀態(VDDA)，如圖8所示。之後會有一段時間距(Td)為高阻抗狀態，以PMOS電晶體305做為接面電容維持類比高壓高位準狀態(VDDA)。
根據本發明中一較佳實施例的電壓位準轉換器電路，所輸入兩個控制電位訊號(VA，VB)例如為控制電位訊號，皆以正、負脈衝做為電壓位準轉換器的控制訊號，當輸入TTL訊號(VIN)發生轉態時，即輸入一負脈衝(VA)與正脈衝(VB)，VA脈衝寬度為Twa關係著正緣輸出延遲，應該輸入脈衝寬度(Twa)較小的訊號。因為Td時間距會造成高阻抗，所以應該輸入略大於Twa的正脈衝訊號(VB)，亦可避免VIN在高位準時，PMOS(303、305)與NMOS(311、313、351)瞬間所造成的導通路徑。
VIN轉態成高位準時，本發明中一較佳實施例的電壓位準轉換器電路可能的導通路徑，即是PMOS電晶體301、NMOS電晶體313及開關電晶體351轉態時所產生的路徑，如圖3所示，因P、NMOS(301、313)為任何設計單位，所以I(313)的突波電流遠小於I(415)在此時所產生的突波電流。
同樣地，當輸入時脈訊號如圖9所示，由高位準轉換成低位準時，本發明一較佳實施例的電壓位準轉換器電路在此輸入時脈訊號負緣時間距，因反相器為P、NMOS架構的反相器，故會有一較小的突波電流發生。
為了更進一步降低P、NMOS同時導通的功率消耗，以兩個控制訊號開啟或關閉PMOS及NMOS，使高電壓與地線之間的路徑完全阻隔，而可減少類比電路的功率消耗。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
權利要求
1.一種電壓位準轉換器，其特徵在於其包括一及閘，是用於運算一第一控制訊號與一輸入訊號，產生一同步訊號，其中該第一控制訊號為周期性訊號；一電晶體裝置，包括以汲極串聯耦接的一第一電晶體耦接至地線、及一第二電晶體耦接至一電壓源，其中該同步訊號耦接至該第一電晶體的閘極，該第一控制訊號耦接至一第二電晶體的閘極；一輸出緩衝器，是用於產生一輸出訊號，其中一輸入端與該第一電晶體及該第二電晶體的汲極耦接，該輸入端是一第一節點；以及一電容器，是用於儲存該第一節點的訊號位準，該電容器另一端接地。
2.根據權利要求1所述的電壓位準轉換器，其特徵在於其中所述的第一電晶體為一N型金氧半導電晶體(NMOS)。
3.根據權利要求1所述的電壓位準轉換器，其特徵在於其中所述的第二電晶體為一P型金氧半導電晶體(PMOS)。
4.根據權利要求1所述的電壓位準轉換器，其特徵在於其更包括一開關，由該第一控制訊號操作，其中一端耦接該第一節點，另一端耦接至該第一電晶體的汲極。
5.根據權利要求4所述的電壓位準轉換器，其特徵在於其中所述的開關是一N型金氧半導電晶體。
6.根據權利要求4所述的電壓位準轉換器，其特徵在於其中所述的及閘及電晶體裝置，更可合併成串聯耦接的裝置，包括一第三電晶體耦接至該電壓源、一第四電晶體、及一第五電晶體耦接至地線，其中該第三電晶體是PMOS、該第四、第五電晶體是NMOS，該第三電晶體的閘極耦接該第一控制訊號，該第四電晶體的閘極耦接該第一控制訊號，該第五電晶體耦接該輸入訊號，該第四電晶體的源極耦接至該開關。
7.根據權利要求1所述的電壓位準轉換器，其特徵在於其中所述的輸出緩衝器，是P、NMOS結構之一反相器。
8.根據權利要求1所述的電壓位準轉換器，其特徵在於其中所述的電容器是電晶體的雜散電容。
9.根據權利要求1所述的電壓位準轉換器，其特徵在於其中所述的電容器，是連接一第六電晶體，其汲極連接該第一節點，閘極連接該輸出緩衝器的輸出端，其源極連接一第七電晶體，而其閘極耦接一第二控制訊號，其中該第六電晶體及該第七電晶體是PMOS。
10.根據權利要求1所述的電壓位準轉換器，其特徵在於其中所述的第一控制訊號是周期性的一負脈衝，該第二控制訊號是周期性的一正脈衝，該第一控制訊號與該第二控制訊號同步，且該負脈衝的脈寬較該正脈衝的脈寬為窄。
11.根據權利要求1所述的電壓位準轉換器，其特徵在於其中所述的及閘是低壓電晶體裝置，該電晶體裝置、該輸出緩衝器、及該電容器裝置是高壓場效電晶體裝置。
12.根據權利要求1所述的電壓位準轉換器，其特徵在於其中所述的輸入該及閘的該第一控制訊號是低壓訊號，與輸入該第二電晶體的該第一控制訊號同相，是高壓訊號。
13.根據權利要求9所述的電壓位準轉換器，其特徵在於其中所述的第三、第四、第五、第六、及第七電晶體是高壓場效電晶體裝置。
14.一種電壓位準轉換器，其特徵在於其至少包括一輸入電晶體裝置，是以串聯耦接的裝置，包括一第一電晶體耦接至一電壓源、一第二電晶體、及一第三電晶體耦接至地線，其中該第一電晶體是PMOS、該第二、第三電晶體是NMOS，該第一電晶體的閘極耦接一第一控制訊號，該第二電晶體的閘極耦接該第一控制訊號，該第三電晶體耦接一輸入訊號，該第二電晶體的源極耦接至該開關，且該第二電晶體與該第三電晶體耦接於一第一節點；一開關，由該第一控制訊號操作，其中一端耦接該第一節點；一電容裝置，耦接至該開關的另一端，是一第二節點；以及一輸出緩衝裝置，耦接至該第二節點。
15.根據權利要求14所述的電壓位準轉換器，其特徵在於其中所述的電容器是電晶體的雜散電容。
16.根據權利要求14所述的電壓位準轉換器，其特徵在於其中所述的電容器，是連接一第四電晶體，其汲極連接該第二節點，閘極連接該輸出緩衝器的輸出端，其源極連接一第五電晶體，而其閘極耦接一第二控制訊號，其中該第四電晶體及該第五電晶體是PMOS。
17.根據權利要求14所述的電壓位準轉換器，其特徵在於其中所述的第一控制訊號是周期性的一負脈衝，該第二控制訊號是周期性的一正脈衝，該第一控制訊號與該第二控制訊號同步，且該負脈衝的脈寬較該正脈衝的脈寬為窄。
18.根據權利要求16所述的電壓位準轉換器，其特徵在於其中所述的第一、第二、第三、第四、及第五電晶體，以及輸出緩衝器是高壓場效電晶體裝置。
全文摘要
本發明是關於一種電壓位準轉換器，該電壓位準轉換器的電路，包括一及閘裝置，是用於運算周期性控制電位訊號與原始輸入訊號，產生同步訊號，與周期性控制電位訊號同相位的第一周期性控制電位訊號均輸入一電晶體裝置，是一反相器結構；該電路又包括一輸出緩衝器裝置，是用於產生輸出訊號的緩衝器裝置；另外包括一電容器元件，是用於儲存訊號。本發明中類似開關控制的設計，排除PMOS與NMOS同時導通的現象，可以減少類比電路的功率消耗。同時由於該電路是排除MOS信道長寬比的考量，可以避免因半導體製程漂移造成位準轉換過程不易控制。對於此種電晶體重複性高的位準轉換器電路可以減少較多的布局面積，對降低成本有相當貢獻。
文檔編號G09G3/36GK1614674SQ2003101034
公開日2005年5月11日 申請日期2003年11月3日 優先權日2003年11月3日
發明者曾慶武, 鄧永佳 申請人:聯詠科技股份有限公司