Mpeg解碼系統中的系統時鐘恢復裝置的製作方法

2023-09-24 02:33:30 1

專利名稱：Mpeg解碼系統中的系統時鐘恢復裝置的製作方法
技術領域：
本發明涉及一個MPEG解碼系統中的系統時鐘恢復裝置，特別是涉及這樣一個MPEG解碼系統的系統時鐘恢復裝置，該裝置，即使在傳送流中的程序時鐘基準(PCR)或程序流中的系統時鐘基準(SCR)出現跳動，也能產生正確的系統時鐘。
在MPEG編碼系統中，一個或多個原始的視頻和音頻和其它的數據流被結合成為適合存儲或傳送的單一或多個數據流。為了執行這個系統編碼，視頻和音頻數據按照MPEG國際標準被編碼，所得到的被壓縮的原始流被包起來，形成被包的原始流(PES)包。多個PES包結合，形成程序流(以後稱做PS流)或傳送流(以後稱做TS流)，以便記錄在存儲介質上或被傳送。
PS流被設計用在無錯誤情況，而TS流被設計用在可能產生錯誤的情況，例如，在具有損失或噪音的介質上進行存儲或發送。由於PS和TS流可以互相轉化，TS流的結構就將結合

圖1A-1D在下面進行描述。
圖1A中的視頻信號基本流包括在每一個圖象中都有的一個圖象啟動碼和視頻緩衝檢驗器(VBV)延遲值(VBV_延遲)，並且該視頻信號基本流被用於形成如圖1B中所示的PES包。PES包包括PES包數據，它具有圖象啟動碼，VBV延遲數據，視頻數據和一個PES包頭。PES包頭包括一個解碼定時標記(DTS)，它表示一個解碼時間。如圖1C所示，TS包包括一個TS包頭，TS包頭包括一個表示系統時鐘值的PCR和一個TS流中的有效負載。部分PES包被裝載於有效負載之中。多個TS包被複合而形成TS流，如圖1D所示。在圖1D中，「V」表示視頻數據，「A」表示音頻數據，「D」表示其它數據，音頻數據和其它數據被封包的情況與視頻數據類似。並且，在PS流的情況中，SCR表示系統時鐘值的方式與PCR相同。
在「MPEG-2系統CD，ISO/IEC 1-13818，1993年11月8日，第89-93頁」中公開了與系統時鐘的恢復有關的鎖相環電路(PLL)和與SCR和PCR有關的技術。接收TS流或PS流的解碼系統中的PLL電路根據PCR或SCR恢復系統時鐘。被恢復的時鐘被用於產生複合視頻採樣時鐘和色副載波。
不過，由於重新複合或網絡傳送，在實際存在於解碼系統中的PCR或SCR值和在編碼系統中產生的原始值之間就產生一個差。這樣，計時的跳動就會造成系統時鐘頻率的波動，引起麻煩，恢復系統時鐘不能被用於解碼系統。
為了解決上述問題，本發明的目的是提供一個MPEG解碼系統中的系統時鐘恢復裝置，以便即使程序時鐘基準或系統時鐘基準產生跳動，利用被接收的傳送流或程序流，也能產生正確的系統時鐘。
為了實現本發明的上述目的，提供一個在解碼系統中的系統時鐘恢復裝置，以便對接收的MPEG的傳送流或程序流形式的系統編碼流進行解碼，系統時鐘恢復裝置包括解包裝置，用於解開所接收的流，並輸出表示視頻解碼時間的解碼時間數據、系統時鐘值和視頻基本流；檢測裝置，利用解包裝置的視頻基本流，檢測視頻緩衝檢驗器(VBV)的延遲值，並產生一個檢測指示信號，以指示VBV的延遲值的檢測時間點；和系統時鐘產生裝置，按照解碼時間數據和解包裝置的系統時鐘值和VBV延遲值和檢測裝置的檢測指示信號，改變當前系統時鐘和當前系統定時時鐘。
最佳實施例結合附圖予以描述，其中圖1A-1D是解釋MPEG的傳送流的結構的視圖。
圖2是本發明最佳實施例系統時鐘恢復裝置的方塊圖。
圖3A-3B是解釋包含程序時鐘基準(PCR)跳動或系統時鐘基準(SCR)跳動的系統定時時鐘(STC)和一個解碼定時標記(DTS)之間關係的視圖。
圖4是圖2的系統時鐘發生器的詳細方塊圖。
本發明的最佳實施例在下面結合附圖予以詳細描述。
圖2示出利用圖1所示TS流的系統時鐘恢復裝置，解包裝置10解開所接收的TS流，得到視頻基本流，DTS和PCR。這裡，PCR通過重新複合而被檢測，與DTS的檢測時間點無關，或與下面描述的VBV延遲值(VBV延遲)的檢測時間點無關。結果是，PCR有跳動。解包裝置10輸出所得到的DTS和PCR到系統時鐘發生器30，並輸出視頻基本流到第一檢測器21。解包裝置10被設計成，通過一個內部鎖存器被鎖存，直到VBV延遲值(VBV_延遲)從具有相同DTS的PES包被檢出為止。
第一檢測器21檢測來自接收視頻基本流的圖象啟動碼，並把收到的視頻基本流和檢測到的圖象啟動碼一起輸送到第二檢測器22。第二檢測器22根據在第一檢測器22中檢測到的圖象啟動碼檢測在每個圖象中存在的VBV延遲值。每當VBV延遲值已經被檢出的時候，第二檢測器22就輸出顯示VBV延遲值的檢測的檢測指示信號(VBV檢測)，和所檢出的VBV延遲值(VBV_延遲)到系統時鐘發生器30。第二檢測器22還把來自第一檢測器21的數據輸入輸送到VBV緩衝器23。VBV緩衝器23按照系統時鐘發生器30提供的STC把存儲數據送給可變長度解碼器24。VBV緩衝器23按照顯示數據存儲程度的緩衝器佔有率把存儲數據送給可變長度解碼器24。具體地說，當緩衝器佔有率滿足下面等式(1)VBV_延遲n＝(90,000×Bn)/R (1)的時候，VBV緩衝器23就輸出存儲數據到可變長度解碼器24。
此處，VBV延遲n是第n個圖象的VBV延遲值，Bn是用與第n個圖象相應等式(1)計算的一個緩衝器佔有率，R是視頻基本流的傳送速率。VBV緩衝器23輸出存儲數據給可變長度解碼器24，是在緩衝器佔有率變成Bn的時刻，從這一時刻起，可變長度解碼啟動。因此，當實際的VBV緩衝器23的緩衝器佔有率變成Bn的時候，該時間點就變成可變長度解碼的啟動時間點。可變長度解碼器24執行與VBV緩衝器23提供的數據有關的公知的可變長度解碼操作並輸出解碼數據。
同時，系統時鐘發生器30，即使當PCR出現跳動的時候，利用解包器10的DTS和PCR、第二檢測器22的VBV延遲值和檢測指示信號，產生正確的系統時鐘。在解釋系統時鐘發生器30以前，在出現PCR跳動和不出現PCR跳動兩種情況之間的可變長度解碼啟動時間點的差，將在下面結合圖3A-3B予以描述。
圖3A表示當PCR中出現跳動時STC和DTS之間的關係。圖3B表示當PCR中沒出現跳動時STC和DTS之間的關係。圖3A的(真實VBV延遲_STCn)點表示第n個圖象的VBV延遲值在第二檢測器22中被檢出時刻上的STC值。圖3B中點(理想VBV延遲STCn)表示PCR中無跳動情況下，在第二檢測器22中，第n個圖象的VBV延遲值被檢出時刻上的STC值。同時，圖3A和3B中的STCn和DTSn分別表示系統定時時鐘和第n個圖象的解碼定時標記。
STC的值，與當實際VBV緩衝器23的緩衝器佔有率變成Bn時刻上，可變長度解碼操作的啟動時間點上，VBV延遲值(VBV_延遲n)和VBV延遲檢測時間值(理想VBV延遲STCn)的和一致。因此，如果在理想無跳動的情況下，當VBV緩衝器23的實際緩衝器佔有率等於用第n個圖象的VBV延遲值(VBV_延遲n)計算的緩衝器佔有率Bn時，STCn的值就等於DTSn的值。不過，當存在跳動時，當實際緩衝器佔有率等於計算的緩衝器佔有率Bn時，STCn的值就有一個由於跳動引起的STC差。因此，STCn的值就與DTSn的值不匹配。
圖4中所示系統時鐘發生器30包括一個第一減法器S1，用於接收DTSn和VBV延遲值(VBV_延遲n)，它們分別與來自解包裝置10的第n個圖象和第二檢測器22有關；和一個由其餘方塊組成的PLL電路。
圖4中，由解包裝置10提供的PCR被分別提供給第二減法器S2和選擇器34。選擇器34根據解包器10的PCR的值產生系統時鐘，並且當解碼系統被接通並且有一個信道改變的時候，受所加負載信號的控制，把來自解包器10的PCR發送到計數器35。在這種情況下，PCR的值等於計數器35的輸出值。因此，一個電壓控制振蕩器(VCO)33在預定的振蕩頻率上振蕩。VCO33產生的STC被加到選擇器34上。來自VCO33的系統時鐘的頻率在MPEG情況下是27MHz。當負載信號LOAD未被加於其上的時候，選擇器34提供來自VCO33的時鐘輸出。
同時，第一減法器S1從表示解碼時間的STCn中減去VBV延遲值(VBV_延遲n)，並輸出參考圖3B描述的VBV延遲檢測時間值(理想_VBV_延遲STCn)。因此，當PCR中出現跳動的時候，第一減法器S1輸出一個有效的VBV延遲檢測時間值。這裡，當選擇器34把VCO33的時鐘提供給計數器35的時候，第一計數器37接收由分頻器36產生頻率為90KHz的時鐘，分頻器36以1/300頻率比分頻輸入時鐘的頻率。第一計數器37是一個33位計數器，它通過表示檢測VBV延遲值的一個檢測指示信號(VBV_檢測)能夠被予置，該VBV延遲值涉及第n個圖象，並且根據90KHz輸入時鐘計數由第一減法器S1所加的VBV延遲檢測時間值(理想VBV_延遲_STCn)，從而輸出計數結果。第一計數器37的輸出通過乘法器39提供給加法器A，乘法器將輸入乘以300。第二計數器38是一個9位計數器，它通過加在清零端的90KHz時鐘清零，並且計數由選擇器34輸出又加到時鐘端的頻率為27MHz的系統時鐘。每當計數值變到300，第二計數器38就設定計數值到「0」。計數器38的輸出被加到加法器A。加法器A把乘法器39和第二計數器38的輸出相加並把加得的結果提供給第二減法器S2。
第二減法器S2從解包裝置10的PCR的值中減去計數器35的輸出值並把所得值提供給數字/模擬(D/A)轉換器31。一個增益控制器32控制D/A轉換器31的輸出信號的增益，以便用於VCO33中。因此，VCO33產生跳動被補償頻率點的STC。
關於傳送流的上述實施例已經被描述了。但是，對於本領域普通技術人員來說，顯然，程序流也可以以和傳送流相同的方式被運用於可變長度解碼系統中。
如上所述，本發明的MPEG解碼系統的系統時鐘恢復裝置，即使在程序時鐘基準(PCR)，或系統時鐘基準(SCR)中出現跳動，也能產生正確的系統時鐘。正確係統時鐘產生使數據能準確地被可變長度解碼。並且，正確的系統時鐘可以防止在VBV緩衝器中，由於不正確係統計時時鐘而造成的上溢和下溢。
上面只是對於本發明的某個實施例作了專門描述，很顯然，對其可以進行許多修改而不脫離本發明的精神和範圍。
權利要求
1.一個解碼系統中的系統時鐘恢復裝置，用於對收到的MPEG的傳送流或程序流形式的系統編碼流進行解碼，該系統時鐘恢復裝置包括解包裝置，用於解開所收到的流，並輸出表示視頻解碼時間的解碼時間數據、系統時鐘值和視頻基本流；檢測裝置，利用上述解包裝置的視頻基本流檢測視頻緩衝檢驗器(VBV)的延遲值，並產生一個檢測指示信號，指示被檢測的VBV的延遲值的時間點；以及系統時鐘發生裝置，用於按照上述解包裝置的解碼時間數據和系統時鐘值和VBV延遲值和上述檢測裝置的檢測指示信號。
2.按照權利要求1的系統時鐘恢復裝置，其中上述檢測裝置包括一個第一檢測器，利用視頻基本流檢測圖象啟動碼；和一個第二檢測器，根據上述第一檢測器檢測的圖象啟動碼檢測VBV延遲值。
3.按照權利要求1的系統時鐘恢復裝置，其中上述系統時鐘發生裝置包括一個減法器，用於從解碼時間數據值中減去VBV延遲值，並產生一個VBV延遲檢測時間值；和一個鎖相環(PLL)電路，按照上述解包裝置的系統時鐘值，產生當前系統時鐘，並且按照所檢測的指示信號和上述減法器的VBV延遲檢測時間值，改變當前系統時鐘的頻率。
4.按照權利要求3的系統時鐘恢復裝置，其中上述減法器對同一個圖象從解碼時間數據值中減去VBV延遲值。
5.按照權利要求3的系統時鐘恢復裝置，其中上述VBV延遲檢測時間值是時間點的時間值，這個時間點為在系統時鐘值中不存在跳動時檢測VBV延遲值的時間點。
6.按照權利要求3的系統時鐘恢復裝置，其中上述PLL電路包括一個減法器，用於計算上述解包裝置的系統時鐘值和當前系統時鐘值之間的差值；一個振蕩器，用於執行按照上述減法器計算的差值改變當前系統時鐘的頻率的振蕩操作；和一個計數部分，利用所檢測的指示信號、VBV延時檢測時間值和上述振蕩器的系統時鐘，產生當前系統的時鐘值。
7.按照權利要求6的系統時鐘恢復裝置，其中上述計數部分包括一個分頻器，把當前系統時鐘頻率分為1/300倍，並輸出該分頻系統時鐘；一個第一計數器，它能夠通過檢測指示信號被預置，並利用上述分頻器的被分頻的系統時鐘作時鐘，計算VBV延遲檢測時間值；一個第二計數器，它通過上述分頻器的被分頻的系統時鐘清零，並且利用當前系統時鐘作為時鐘執行計數操作；一個乘法器，把上述第一計數器的輸出值乘以300；和一個加法器，把上述第一計數器的輸出值和上述第二計數器的輸出值相加。
8.按照權利要求6的系統時鐘恢復裝置，還包括一個選擇器，用於按照上述解包裝置的系統時鐘產生系統時鐘，並有選擇地提供上述振蕩器的系統時鐘和所產生的系統時鐘給上述計數器，以響應上述解碼系統的電源接通或信道改變。
9.按照權利要求8的系統時鐘恢復裝置，其中，當電源接通或信道改變的時候，上述選擇器提供所產生的系統時鐘給上述計數器，而在其它情況下，把上述振蕩器的系統時鐘提供給上述計數器。
全文摘要
一個MPEG解碼系統中的系統時鐘恢復裝置，包括一解包裝置，用於解開所接收的流，輸出表示視頻解碼時間的解碼時間數據、系統時鐘值和視頻基本流；一檢測器，利用解包器的視頻基本流檢測視頻緩衝檢驗器(VBV)的延遲值，並產生一個檢測指示信號，指示被檢測的VBV延遲值的時間點；和一系統時鐘發生器，按照解包裝置的解碼時間數據和系統時鐘值、檢測器的VBV延遲值和檢測指示信號，改變當前系統時鐘和當前系統定時時鐘。
文檔編號H04N7/24GK1155219SQ9612191
公開日1997年7月23日 申請日期1996年10月30日 優先權日1995年10月30日
發明者金聖奉 申請人:三星電子株式會社