集成電路晶片中模數轉換非線性誤差修復電路結構及方法
2023-10-28 20:54:22
專利名稱：集成電路晶片中模數轉換非線性誤差修復電路結構及方法
技術領域：
本發明涉及集成電路領域，特別涉及數字邏輯電路設計技術領域，具體是指一種集成電路晶片中實現模數轉換非線性誤差修復的電路結構及其方法。
背景技術：
在集成電路應用領域，模擬-數位訊號的轉換是一種應用極其廣泛的信號轉換方式，其工作原理是將時間連續、幅值也連續的模擬量轉換為時間離散、幅值也離散的二進位數字代碼，請參閱圖1所示，其中為模-數轉換器件及一種輸入、輸出信號示意圖，這裡以正弦波信號為例，經過模-數轉換器件，該模擬信號即被轉換為離散的數位訊號。數位訊號不僅在時間上是離散的，而且在幅值上也是不連續的。任何一個數字量的大小只能是某個規定的最小數量單位的整數倍。為將模擬信號轉換為數字量，在模-數轉換過程中，還必須將取樣-保持電路的輸出電壓，按某種近似方式歸一化到相應的離散電平上，這一轉化過程稱為數值量化，簡稱量化。量化後的數值最後還需通過編碼過程用一個代碼表示出來，經編碼後得到的代碼就是模-數轉換器件輸出的數字量。量化過程中所取最小數量單位稱為量化單位，它是數位訊號最低位為1時所對應的模擬量。圖2為3位模-數轉換器件理想轉換特性示意圖，量化單位為m當輸入模擬信號在0到V&/8之間時，數字輸出代碼為000 ；當輸入模擬信號在V&/8到2Vref/8之間時，數字輸出代碼為001， 依此類推，最大數字輸出代碼為111。圖3為6位模-數轉換器件理想轉換特性示意圖，從圖中可以看出，隨著模-數轉換器件的位數，即轉換精度的不斷提高，輸入模擬電壓與數字輸出代碼之間的關係越來越逼近於一條斜線。在實際的模數轉換器應用中，轉換精度通常為10位以上，因此這一特性將會變得更加明顯。圖2和圖3都僅僅示出了模-數轉換器件理想的轉換特性，然而，在實際的模-數轉換器件應用中，存在著各種誤差。總的來說，模-數轉換器件的誤差可以分為與交流和直流有關的誤差，交流誤差一般與信噪及總諧波失真問題有關，直流誤差又細分為四類量化誤差、偏移誤差、微分非線性誤差、積分非線性誤差。量化誤差是基本誤差，以圖2所示的簡單3位模-數轉換器件為例，模擬輸入電壓被數位化，以8個離散電平來劃分，分別由代碼 000到111去代表它們，每一代碼跨越Vref/8的電壓範圍。若假定Vref = 8V，每個代碼之間的電壓變換就代表IV。換言之，產生指定代碼的實際電壓與代表該碼的電壓兩者之間存在誤差，本例中0. 5V偏移加入到輸入端便導致在理想過渡點上有正負0. 5V的量化誤差。 模-數轉換器件件理想輸出與實際輸出之差定義為偏移誤差，所有數字代碼都存在這種誤差。在實際中，偏移誤差會使模擬輸入電壓與對應數值輸出代碼間存在一個固定的偏移，上述兩種誤差都屬於線性誤差。理論上說，對於模-數轉換器件相鄰兩個數據之間，模擬量的差值都是一樣的，就好比疏密均勻的尺子。但實際上，相鄰兩刻度之間的間距不可能都是相等的，模-數轉換相鄰兩刻度之間最大的差異就叫微分非線性誤差。積分非線性誤差則表示了模-數轉換器件在所有的數值點上對應的模擬值和真實值之間誤差最大的那一點的誤差值，也就是輸出數值偏離線性最大的距離。上述兩種誤差都屬於非線性誤差，原理上是相同的，都是指代碼轉換與理想狀態之間的差異。微分非線性誤差主要是指代碼步距與理論步距之差，而積分非線性誤差則關注所有代碼非線性誤差的累積效應。本發明正是針對這種模-數轉換的非線性誤差，對其進行修復。圖4為模-數轉換器件的非線性誤差示意圖，圖中「虛線」所示為理想轉換特性， 為一條單調遞增的斜線；而「實線」所示為實際轉換特性，可以看出，在a點與b點之間存在非線性誤差，即實際輸出的數字代碼偏離了理想值。
發明內容
本發明的目的是克服了上述現有技術中的缺點，提供一種能夠有效修復模-數轉換器件的非線性誤差、將實際轉換特性修復到理想轉換特性、結構簡單實用、工作性能穩定可靠、適用範圍較為廣泛的集成電路晶片中模數轉換非線性誤差修復電路結構及方法。為了實現上述的目的，本發明的集成電路晶片中模數轉換非線性誤差修復電路結構及方法如下該集成電路晶片中實現模數轉換非線性誤差修復的電路結構，其主要特點是，所述的電路結構中包括誤差補償代碼查找功能模塊和加法器，集成電路晶片中的模數轉換器的輸出端分別與所述的誤差補償代碼查找功能模塊的輸入端和加法器的第一輸入端均相連接，所述的誤差補償代碼查找功能模塊的輸出端和加法器的第二輸入端相連接，且所述的加法器的輸出端與集成電路晶片的數位訊號輸出埠相連接。該集成電路晶片中實現模數轉換非線性誤差修復的電路結構中的誤差補償代碼查找功能模塊為誤差補償代碼線性查找表模塊。 該集成電路晶片中實現模數轉換非線性誤差修復的電路結構中的誤差補償代碼線性查找表模塊中存儲有各個誤差補償點所對應的誤差補償代碼，各個誤差補償代碼的存儲地址為該誤差補償代碼所對應的誤差補償點位置的模數轉換器的數位訊號真實輸出值。該集成電路晶片中實現模數轉換非線性誤差修復的電路結構中的集成電路晶片中的模數轉換器為至少二個，所述的誤差補償代碼線性查找表模塊中包括多路選擇器單元和存儲器單元，所述的各個模數轉換器的輸出端均依次通過所述的多路選擇器單元和存儲器單元與所述的加法器的第二輸入端相連接。該集成電路晶片中實現模數轉換非線性誤差修復的電路結構中的每個模數轉換器與多路選擇器單元之間的輸入信號線包括地址信號線、數據信號線、讀操作請求信號線和寫操作請求信號線。該集成電路晶片中實現模數轉換非線性誤差修復的電路結構中與所述的多路選擇器單元相連接的模數轉換器的數量為8個。該集成電路晶片中實現模數轉換非線性誤差修復的電路結構中的存儲器的輸出信號線包括讀操作響應信號線、寫操作響應信號線、讀操作請求保存信號線和寫操作請求保存信號線。該基於上述的電路結構實現集成電路晶片中模數轉換非線性誤差修復的方法，其主要特點是，所述的方法包括以下步驟
5
(1)集成電路晶片中的中央處理模塊對所述的誤差補償代碼查找功能模塊進行初始化，將各個誤差補償點所對應的誤差補償代碼存入該誤差補償代碼查找功能模塊中，且各個誤差補償代碼的存儲地址為該誤差補償代碼所對應的誤差補償點位置的模數轉換器的數位訊號真實輸出值；(2)所述的模數轉換器根據誤差補償點的數位訊號真實輸出值讀取所述的誤差補償代碼查找功能模塊中對應的誤差補償代碼；(3)所述的加法器對所述的數位訊號真實輸出值和對應的誤差補償代碼進行疊加，並輸出至所述的集成電路晶片的數位訊號輸出埠。該實現集成電路晶片中模數轉換非線性誤差修復的方法中的模數轉換器根據誤差補償點的數位訊號真實輸出值讀取所述的誤差補償代碼查找功能模塊中對應的誤差補償代碼，包括以下步驟(11)所述的多路選擇器單元接收各個模數轉換器的讀操作請求信號；(12)所述的多路選擇器單元根據各個模數轉換器的優先級高低，從中選擇優先級最高的模數轉換器的讀操作請求信號，並讀取相應的地址信號；(13)所述的多路選擇器根據相應的地址信號訪問所述的存儲器單元中相應的地址，並從中讀取出相應的誤差補償代碼；(14)所述的存儲器單元將所讀取出的誤差補償代碼輸出至所述的加法器的第二輸出端；(15)如果所有的讀操作請求信號均處理完畢，則返回上述步驟(11)，否則返回上述步驟(12)。採用了該發明的集成電路晶片中模數轉換非線性誤差修復電路結構及方法，由於其中通過誤差補償代碼查找功能模塊和加法器，使得模數轉換器在補償點處所產生的轉換信號與通過查詢得到的誤差補償代碼進行疊加，從而得到修正後的數位訊號輸出，不僅能夠有效修復模-數轉換器件的非線性誤差，將實際轉換特性修復到理想轉換特性，而且結構簡單實用，開發成本低廉，工作性能穩定可靠，適用範圍較為廣泛，最多可以支持多達8 個模-數轉換器件，從而在模-數轉換領域有著廣闊的應用前景。
圖1為現有技術中的模-數轉換器件及輸入、輸出信號示意圖。圖2為現有技術中的3位模-數轉換器件理想轉換特性示意圖。圖3為現有技術中的6位模-數轉換器件理想轉換特性示意圖。圖4為現有技術中的模-數轉換器件的非線性誤差示意圖。圖5為本發明的集成電路晶片中實現模數轉換非線性誤差修復的電路結構的整體示意圖。圖6為本發明的集成電路晶片中實現模數轉換非線性誤差修復的電路結構中的誤差補償代碼線性查找表模塊的結構示意圖。圖7為本發明的集成電路晶片中實現模數轉換非線性誤差修復的電路結構中的模數轉換器讀寫時序示意圖。圖8為本發明的集成電路晶片中實現模數轉換非線性誤差修復的電路結構中的模數轉換器件的另一讀寫時序示意圖。
具體實施例方式為了能夠更清楚地理解本發明的技術內容，特舉以下實施例詳細說明。請參閱圖5所示，該集成電路晶片中實現模數轉換非線性誤差修復的電路結構， 其中包括誤差補償代碼查找功能模塊和加法器，集成電路晶片中的模數轉換器的輸出端分別與所述的誤差補償代碼查找功能模塊的輸入端和加法器的第一輸入端均相連接，所述的誤差補償代碼查找功能模塊的輸出端和加法器的第二輸入端相連接，且所述的加法器的輸出端與集成電路晶片的數位訊號輸出埠相連接。其中，所述的誤差補償代碼查找功能模塊為誤差補償代碼線性查找表模塊，該誤差補償代碼線性查找表模塊中存儲有各個誤差補償點所對應的誤差補償代碼，各個誤差補償代碼的存儲地址為該誤差補償代碼所對應的誤差補償點位置的模數轉換器的數位訊號真實輸出值；所述的模數轉換器可以為至少二個，所述的誤差補償代碼線性查找表模塊中包括多路選擇器單元和存儲器單元，所述的各個模數轉換器的輸出端均依次通過所述的多路選擇器單元和存儲器單元與所述的加法器的第二輸入端相連接。同時，所述的每個模數轉換器與多路選擇器單元之間的輸入信號線包括地址信號線、數據信號線、讀操作請求信號線和寫操作請求信號線。而且，與所述的多路選擇器單元相連接的模數轉換器的數量為8個。該集成電路晶片中實現模數轉換非線性誤差修復的電路結構中的存儲器的輸出信號線包括讀操作響應信號線、寫操作響應信號線、讀操作請求保存信號線和寫操作請求保存信號線。該基於上述的電路結構實現集成電路晶片中模數轉換非線性誤差修復的方法，其中包括以下步驟(1)集成電路晶片中的中央處理模塊對所述的誤差補償代碼查找功能模塊進行初始化，將各個誤差補償點所對應的誤差補償代碼存入該誤差補償代碼查找功能模塊中，且各個誤差補償代碼的存儲地址為該誤差補償代碼所對應的誤差補償點位置的模數轉換器的數位訊號真實輸出值；(2)所述的模數轉換器根據誤差補償點的數位訊號真實輸出值讀取所述的誤差補償代碼查找功能模塊中對應的誤差補償代碼，包括以下步驟(a)所述的多路選擇器單元接收各個模數轉換器的讀操作請求信號；(b)所述的多路選擇器單元根據各個模數轉換器的優先級高低，從中選擇優先級最高的模數轉換器的讀操作請求信號，並讀取相應的地址信號；(c)所述的多路選擇器根據相應的地址信號訪問所述的存儲器單元中相應的地址，並從中讀取出相應的誤差補償代碼；(d)所述的存儲器單元將所讀取出的誤差補償代碼輸出至所述的加法器的第二輸出端；(e)如果所有的讀操作請求信號均處理完畢，則返回上述步驟(11)，否則返回上述步驟(b)；
(3)所述的加法器對所述的數位訊號真實輸出值和對應的誤差補償代碼進行疊加，並輸出至所述的集成電路晶片的數位訊號輸出埠。在實際使用當中，請參閱圖4所示，為了將實際轉換特性修復到理想轉換特性，就必須對a點到b點之間的數字代碼進行修復。如圖中a點到b點之間的箭頭所示，每當模-數轉換器件輸出箭頭底部的數字代碼時，即將其修復為箭頭所指的數字代碼。這一過程通過一個線性查找表來實現，如圖5所示，線性查找表主要為一存儲陣列，其中存儲的數據為理想轉換代碼與實際轉換代碼之間的差值，即補償代碼。該線性查找表的地址輸入端與模-數轉換器件的數字輸出端相連接，每當模-數轉換器件輸出的數字代碼經過該線性查找表，即輸出對應於該數字代碼的補償代碼。圖中加法器的輸入端分別與模-數轉換器件的數字代碼輸出和線性查找表的補償代碼輸出相連接，完成了後兩者的相加，也即實現了實際轉換代碼到理想轉換代碼的修復。以WCDMA數字通信中用於模擬基帶信號接收的模-數轉換器為例，請參閱圖4所示，數字輸出代碼為10位二進位數，補償代碼為8位二進位數，其中c點為模擬輸入電壓值，其實際轉換特性對應的數字輸出代碼為圖中d點，其值為1000101000，即十進位的552，以該數字代碼作為線性查找表的地址輸入，則輸出對應於該點的補償代碼00111110，即十進位的62，該補償代碼與原數字代碼相加得到圖中e點對應的理想數字代碼1001100110，即十進位的614。本發明的線性查找表結構如圖6所示，該線性查找表包括一個存儲器和一個多路選擇器，可以對其進行讀操作和寫操作，最多可以支持8個模數轉換器件。圖6中多路選擇器的輸入信號共有8組，分別連接每個模-數轉換器件的輸出或 CPU的輸出，每組信號由4路信號組成(1)地址信號，即圖中aO a7。(2)數據信號，即圖中d0 d7。(3)讀操作請求信號，即圖中rd_req0 rd_req7。(4)寫操作請求信號，即圖中wr_req0 wr_req7。這8組信號經過多路選擇器的選擇，最終輸出一組信號，與存儲器的輸入端相連接，對存儲器進行訪問。通常，需要先由CPU對存儲器進行初始化，即將模-數轉換器件的所有補償代碼寫入存儲器中，該過程僅需執行一次。這些補償代碼是由模-數轉換器件的轉換特性來決定的，以圖4為例，e點與d點對應的數字輸出代碼之差即為c點對應的補償代碼值，而d點對應的數字輸出代碼即為該補償代碼在存儲器中的地址值。初始化之後，模-數轉換器件便可以對存儲器進行讀操作，即完成非線性失真的修復。圖6中存儲器的輸出信號也分為8組，分別對應於存儲器對每一路模-數轉換器件或CPU的反饋，每組信號也由4路信號組成(1)讀操作響應信號，即圖中rd_ack0 rd_ack7。(2)寫操作響應信號，即圖中wr_ack0 wr_ack7。(3)讀操作請求保存信號，即圖中rd_reqregO rd_reqreg7。(4)寫操作請求保存信號，即圖中wr_reqregO wr_reqreg7。當某一時刻僅有一路模-數轉換器件或CPU對存儲器發出讀操作或寫操作請求時 (比如說第0路)，rd_ack0或Wr_ack0即出現高電平，意味著存儲器響應該路的訪問。當某一時刻同時有兩路模-數轉換器件或CPU對存儲器發出讀操作或寫操作請求時(比如說第0路和第1路)，此時低路的優先級高，即第0路高於第1路，多路選擇器選擇第0路對存儲器進行訪問，rd_ack0或wr_ack0出現高電平，而將第1路的讀操作或寫操作請求信號保存下來,此時rd_ack0或wr_ack0為低電平，rd_reqregl或wr_reqregl為高電平。圖6中的q信號為讀操作時返回的數據信號，即補償代碼值，當存儲器正在工作時，busy信號為高電平。圖7為僅有一路對存儲器進行讀操作或寫操作的時序示意圖，在t0時刻，地址和數據信號有效，tl t2時刻寫操作請求信號wr_req出現高電平，這時寫操作響應信號也立即出現高電平，t4 t5時刻的讀操作過程同理，當對存儲器進行寫操作或讀操作時，busy 信號都出現高電平。圖8為同時有兩路對存儲器進行讀操作的時序示意圖，t0 t2時刻寫操作過程與圖7相同。在t4時刻，其中一路出現讀操作請求，而此時另一路正在對存儲器進行讀操作，因此rd_ack並沒有出現高電平，而是rd_reqreg信號在t5時刻出現高電平。在t6時刻，另一路的讀操作過程結束，rd_ack出現高電平，busy信號從t4到t7 —直維持高電平。採用了上述的集成電路晶片中模數轉換非線性誤差修復電路結構及方法，由於其中通過誤差補償代碼查找功能模塊和加法器，使得模數轉換器在補償點處所產生的轉換信號與通過查詢得到的誤差補償代碼進行疊加，從而得到修正後的數位訊號輸出，不僅能夠有效修復模-數轉換器件的非線性誤差，將實際轉換特性修復到理想轉換特性，而且結構簡單實用，開發成本低廉，工作性能穩定可靠，適用範圍較為廣泛，最多可以支持多達8個模-數轉換器件，從而在模-數轉換領域有著廣闊的應用前景。在此說明書中，本發明已參照其特定的實施例作了描述。但是，很顯然仍可以作出各種修改和變換而不背離本發明的精神和範圍。因此，說明書和附圖應被認為是說明性的而非限制性的。
權利要求
1.一種集成電路晶片中實現模數轉換非線性誤差修復的電路結構，其特徵在於，所述的電路結構中包括誤差補償代碼查找功能模塊和加法器，集成電路晶片中的模數轉換器的輸出端分別與所述的誤差補償代碼查找功能模塊的輸入端和加法器的第一輸入端均相連接，所述的誤差補償代碼查找功能模塊的輸出端和加法器的第二輸入端相連接，且所述的加法器的輸出端與集成電路晶片的數位訊號輸出埠相連接。
2.根據權利要求1所述的集成電路晶片中實現模數轉換非線性誤差修復的電路結構， 其特徵在於，所述的誤差補償代碼查找功能模塊為誤差補償代碼線性查找表模塊。
3.根據權利要求2所述的集成電路晶片中實現模數轉換非線性誤差修復的電路結構， 其特徵在於，所述的誤差補償代碼線性查找表模塊中存儲有各個誤差補償點所對應的誤差補償代碼，各個誤差補償代碼的存儲地址為該誤差補償代碼所對應的誤差補償點位置的模數轉換器的數位訊號真實輸出值。
4.根據權利要求2所述的集成電路晶片中實現模數轉換非線性誤差修復的電路結構， 其特徵在於，集成電路晶片中的模數轉換器為至少二個，所述的誤差補償代碼線性查找表模塊中包括多路選擇器單元和存儲器單元，所述的各個模數轉換器的輸出端均依次通過所述的多路選擇器單元和存儲器單元與所述的加法器的第二輸入端相連接。
5.根據權利要求4所述的集成電路晶片中實現模數轉換非線性誤差修復的電路結構， 其特徵在於，所述的每個模數轉換器與多路選擇器單元之間的輸入信號線包括地址信號線、數據信號線、讀操作請求信號線和寫操作請求信號線。
6.根據權利要求4所述的集成電路晶片中實現模數轉換非線性誤差修復的電路結構， 其特徵在於，與所述的多路選擇器單元相連接的模數轉換器的數量為8個。
7.根據權利要求4所述的集成電路晶片中實現模數轉換非線性誤差修復的電路結構， 其特徵在於，所述的存儲器的輸出信號線包括讀操作響應信號線、寫操作響應信號線、讀操作請求保存信號線和寫操作請求保存信號線。
8.一種基於權利要求1所述的電路結構實現集成電路晶片中模數轉換非線性誤差修復的方法，其特徵在於，所述的方法包括以下步驟(1)集成電路晶片中的中央處理模塊對所述的誤差補償代碼查找功能模塊進行初始化，將各個誤差補償點所對應的誤差補償代碼存入該誤差補償代碼查找功能模塊中，且各個誤差補償代碼的存儲地址為該誤差補償代碼所對應的誤差補償點位置的模數轉換器的數位訊號真實輸出值；(2)所述的模數轉換器根據誤差補償點的數位訊號真實輸出值讀取所述的誤差補償代碼查找功能模塊中對應的誤差補償代碼；(3)所述的加法器對所述的數位訊號真實輸出值和對應的誤差補償代碼進行疊加，並輸出至所述的集成電路晶片的數位訊號輸出埠。
9.根據權利要求8所述的實現集成電路晶片中模數轉換非線性誤差修復的方法，其特徵在於，所述的集成電路晶片中的模數轉換器為至少二個，所述的誤差補償代碼線性查找表模塊中包括多路選擇器單元和存儲器單元，所述的各個模數轉換器的輸出端均依次通過所述的多路選擇器單元和存儲器單元與所述的加法器的第二輸入端相連接，所述的模數轉換器根據誤差補償點的數位訊號真實輸出值讀取所述的誤差補償代碼查找功能模塊中對應的誤差補償代碼，包括以下步驟(11)所述的多路選擇器單元接收各個模數轉換器的讀操作請求信號；(12)所述的多路選擇器單元根據各個模數轉換器的優先級高低，從中選擇優先級最高的模數轉換器的讀操作請求信號，並讀取相應的地址信號；(13)所述的多路選擇器根據相應的地址信號訪問所述的存儲器單元中相應的地址，並從中讀取出相應的誤差補償代碼；(14)所述的存儲器單元將所讀取出的誤差補償代碼輸出至所述的加法器的第二輸出端；(15)如果所有的讀操作請求信號均處理完畢，則返回上述步驟(11)，否則返回上述步驟(12)。
全文摘要
本發明涉及一種集成電路晶片中模數轉換非線性誤差修復電路結構，其中包括誤差補償代碼查找功能模塊和加法器，集成電路晶片中的模數轉換器的輸出端與誤差補償代碼查找功能模塊的輸入端和加法器的第一輸入端連接，誤差補償代碼查找功能模塊的輸出端和加法器的第二輸入端連接，加法器的輸出端與集成電路晶片的數位訊號輸出埠連接。本發明還涉及一種基於該電路結構實現集成電路晶片中模數轉換非線性誤差修復的方法。採用該種集成電路晶片中模數轉換非線性誤差修復電路結構及方法，有效修復了模-數轉換器件的非線性誤差，結構簡單實用，開發成本低廉，工作性能穩定可靠，適用範圍較為廣泛，可支持8個模數轉換器件，在模數轉換領域中應用前景廣闊。
文檔編號H03M1/06GK102208912SQ20101013743
公開日2011年10月5日 申請日期2010年3月31日 優先權日2010年3月31日
發明者徐樂 申請人:上海摩波彼克半導體有限公司