具有增強調諧範圍的變容二極體的製作方法
2023-10-17 14:43:29 2
專利名稱：具有增強調諧範圍的變容二極體的製作方法
技術領域：
本發明涉及變容二極體，並且更具體地涉及具有經改進的調諧範圍的用於集成電路的變容二極體。
背景技術：
現代的集成電路常常由金屬氧化物半導體(M0Q電晶體形成。例如集成電路常常使用互補金屬氧化物半導體(CM0Q電晶體技術。CMOS集成電路具有η溝道金屬氧化物半導體(NMOS)和ρ溝道金屬氧化物半導體(PMOS)。NMOS和PMOS電晶體具有四個端子漏極、源極、柵極和本體(body)。摻雜體接觸通常用於形成本體端子。例如，η溝道電晶體具有ρ型摻雜的本體。在ρ型本體中，該本體接觸由重摻雜P+的區域形成。有時共同被稱為源極-漏極的源極和漏極端子，由本體中摻雜源極和漏極區域形成。在η溝道電晶體中，源極和漏極區域重摻雜有η型摻雜劑(例如， 源極和漏極區域是摻雜的η+)。在每個電晶體中，柵極形成在源極與漏極之間。柵極包括絕緣體。該絕緣體通常是二氧化矽層。柵極導體被形成在柵極絕緣體的頂部。該柵極導體可以是例如金屬層。在現代的集成電路中，MOS電晶體的柵極導體通常由重摻雜的多晶矽形成。金屬矽化物層可以形成在摻雜多晶矽柵極的上表面上。許多集成電路應用需要電容器，在某些狀況中，需要變容二極體。有時被稱為可變電容器的變容二極體呈現出可調諧的電容值。變容二極體電容的大小可以通過控制變容二極體兩端的電壓大小而被控制。變容二極體可以應用在模擬或數字電路中(例如，用於調諧震動頻率或其他電路參數)。變容二極體可以由金屬氧化物半導體(MOS)結構形成。MOS變容二極體結構的優勢在於，這種類型的結構可以使用與用來在給定的金屬氧化物半導體集成電路上形成金屬氧化物半導體電晶體相同的加工技術形成。變容二極體的特徵可以通過品質因數得到體現，諸如品質因數(Q)和調諧範圍 (Cmax與Cmin之比)。變容二極體的良好運轉要求在不犧牲品質因數特性的前提下具有可接受的調諧範圍特性。因為部件尺寸與集成電路連續代(successive generations)收縮， 所以將很難實現變容二極體的性能目標。鑑於這些挑戰，所期望的是能夠提供經改進的金屬氧化物半導體變容二極體。
發明內容
根據本發明，變容二極體可以具有與柵極相連接的第一端子。該柵極可以由柵極導體和柵極絕緣體形成。柵極導體可以由摻雜的半導體形成，如摻雜的多晶矽。P型摻雜劑可以用於摻雜該多晶矽。柵極絕緣體可以由一層絕緣體(如二氧化矽)形成。柵極絕緣體可以位於柵極導體和本體區域之間。變容二極體的本體可以由矽基質區域形成。源極和漏極接觸區域可以形成在本體中。該本體以及其中的源極和漏極可以由η 型摻雜劑摻雜。變容二極體可以具有與η型源極和漏極相連接的第二端子。控制電壓可以被用來調節由位於第一端子和第二端子之間的變容二極體所產生的電容水平。正控制電壓可以比負控制電壓產生更大的電容。當正控制電壓被施加到變容二極體時，P+多晶矽柵極導體比Π+源極和漏極處於更高的電壓，在該柵極中未生成有耗盡層，從而允許電容最大化。負控制電壓的施加可以在P+多晶矽柵極層中生成耗盡層，這將有助於在變容二極體中減少最小的可得電容。本發明進一步的特徵，其性質和各種優勢將藉助附圖和下文的詳細說明得到更清晰的體現。
圖1是由ρ溝道金屬氧化物半導體結構所形成的常規變容二極體的截面側視圖。圖2是顯示圖1中所示類型的常規ρ溝道金屬氧化物半導體變容二極體中電容如何作為所施加電壓的函數而變化的曲線圖。圖3是由η溝道金屬氧化物半導體電晶體所形成的常規變容二極體的截面側視圖。圖4是常規η型積累模式(accumulation mode)金屬氧化物半導體變容二極體的截面側視圖。圖5是圖4中所示類型的常規變容二極體的截面側視圖，其顯示了正變容二極體偏壓的施加如何導致多晶矽耗盡，這減少了用於變容二極體電容的最大可得值。圖6是圖4中所示類型的常規變容二極體的截面側視圖，其顯示了負變容二極體偏壓的施加如何導致無多晶矽耗盡並由此最大化用於變容二極體電容的最小可得值。圖7是根據本發明一個實施例的說明性變容二極體的截面側視圖。圖8是根據本發明一個實施例的圖7中所示類型的說明性變容二極體的截面側視圖，其顯示了正變容二極體偏壓的施加如何導致無多晶矽耗盡並由此最大化用於變容二極體電容的最大可得值。圖9是根據本發明一個實施例的圖7中所示類型的說明性變容二極體的截面側視圖，其顯示了負變容二極體偏壓的施加如何導致多晶矽耗盡，這有助於減少了用於變容二極體電容的最小可得值。圖10是比較根據本發明一個實施例的圖8中所示類型變容二極體的預測電容與電壓特性比與圖4中所示類型的常規變容二極體的電容與電壓特性比的曲線圖。圖11是顯示根據本發明一個實施例的變容二極體的測量電容與電壓測量比如何被觀察到相對於與常規變容二極體相關的電容與電壓測量比產生電壓改變的曲線圖。圖12是顯示在製造過程中如何使用自對齊注入技術常規變容二極體的截面側視圖。圖13是根據本發明一個實施例的變容二極體的截面側視圖，其顯示了存在的電勢如何使完整尺寸的光致抗蝕劑掩模在η+注入期間相對於變容二極體結構的柵極不被對準。
圖14是根據本發明一個實施例的變容二極體的截面側視圖，其顯示了存在的電勢如何使P+光致抗蝕劑注入掩模不被對準。圖15是根據本發明一個實施例的變容二極體的截面側視圖，其顯示了根據本發明一個實施例P+注入掩模如何由於未對準可以被配置成有助於防止設備退化。圖16是顯示根據本發明一個實施例ρ+注入區域如何可以被配置用來使多晶矽柵極導體的外周長從下面露出(underlap)的頂視圖。圖17是根據本發明一個實施例在集成電路上的電路中使用變容二極體所包含的說明性步驟的流程圖。
具體實施例方式本發明涉及形成在集成電路上的金屬氧化物半導體(M0Q變容二極體。該集成電路可以是任意合適類型。使用一個適當的裝置，根據本發明一個實施例的金屬氧化物半導體變容二極體可以形成在集成電路上，如可編程邏輯器件集成電路。然而，這僅是說明性的。根據本發明實施例的金屬氧化物半導體變容二極體可以形成在如數位訊號處理器、微處理器、定製集成電路或其他集成電路等集成電路上。在如這些環境中，變容二極體可以被用來提供具有可控電容值的電路。可控電容值可以被用來例如調節模擬和數字電路的性能。根據本發明的變容二極體具有兩個端子。在典型的電路中，直流(DC)控制電壓可以施加在變容二極體端子的兩端，從而調節變容二極體所提供的電容。可調節的電容可以用在交流(AC)電路中(作為一示例)。圖1中顯示了常規P溝道金屬氧化物半導體(PMOS)變容二極體42的示意圖。圖 1中的變容二極體42及其他在此描述的變容二極體可以分享一些與集成電路上MOS電晶體相關的結構。例如，變容二極體42具有標記為S和D的ρ+注入區域44，因為這些區域類似於PMOS電晶體的源極和漏極。柵極導體48可以用來形成柵極G。η+注入區域50可以用來形成η型本體區域52的本體接觸。由注入區域50所形成的本體端子在圖1中標記為 B0柵極G可以由柵極導體48和絕緣體46的薄層形成。絕緣體46通常是基於二氧化矽。柵極導體48通常由重摻雜的ρ型多晶矽形成。導電通路可以用來將柵極G連接到第一端子(如端子TA)並且可以用來將漏極D、 源極S以及本體B連接到第二端子(如端子ΤΒ)。在變容二極體42在電路中工作期間，端子TA和TB兩端的電壓用作控制電壓，其調節由變容二極體42呈現電容。圖2中顯示了常規變容二極體(如變容二極體42)的電容與電壓特性比的曲線。 如圖2所示，變容二極體42可以按照積累模式或倒置(inversion)模式工作。在倒置模式中，端子TA和TB兩端的電壓Vab是負的。端子TA上的負電壓吸引柵極G之下的少數載流子(空穴)。在此狀況下，這些空穴在柵極G之下的溝道區域中形成導電的倒置層。在積累模式中，端子TA上的電壓是正的。柵極G上的正電壓吸引柵極G之下的電子，以形成變容二極體的導電電極(例如，平行板變容二極體中的下級「板」)。在0伏特的Vab值附近的低電壓處，變容二極體42據稱呈現耗盡。在此狀況下，串聯耗盡電容Cdep由於在柵極G之下不存在載流子而形成。倒置模式變容二極體可以遭受大規模的寄生效應(如寄生電阻和寄生電容)。倒置模式中工作的變容二極體也可以相對於電壓變化呈現極迅速的電容變化，使得控制操作比所預期的更加敏感。因此，當使用PMOS變容二極體時，通常優選積累模式工作。然而，當在積累模式工作時，PMOS變容二極體(如變容二極體4 可能呈現非預期的寄生效應。特別地，變容二極體42可以在柵極G之下的區域與本體端子50之間呈現寄生本體(井)電阻。這些缺陷通常也由NMOS變容二極體所呈現。圖3中顯示了常規的NMOS變容二極體。NMOS變容二極體60具有ρ型本體區域62以及用以形成本體B的歐姆接觸的ρ+注入 68。源極S和漏極D可以由η+注入區域64形成。柵極G具有柵極導體66 (如矽化物η+ 多晶矽)和二氧化矽層66。端子TA可以連接到柵極G。端子TB可以連接到本體B、源極S 和漏極D。如同PMOS變容二極體一樣，當NMOS變容二極體(如圖3所示的變容二極體60) 以倒置模式工作時，寄生效應傾向於使性能降低。倒置模式NMOS變容二極體還傾向於對給定電壓變化量所呈現的電容變化極大的情況下變得極為敏感。積累模式NMOS變容二極體比倒置模式NMOS變容二極體具有更能夠接收的敏感度特性。然而，積累模式NMOS變容二極體還仍遭受不可忽視的使性能降低的寄生井阻。由於倒置模式變容二極體的缺陷以及積累模式中NMOS及PMOS變容二極體的低性能，現代的變容二極體通常使用圖4中所示類型的η型積累模式結構形成。如圖4中所示， η-型積累模式變容二極體70具有η型本體區域72。源極S和漏極D由η+注入區域74形成。端子TB通過導電通路連接到源極S和漏極D。端子TA連接到柵極G。柵極G由二氧化矽層78頂部的矽化物η+多晶矽柵極導體層76形成。圖4中所示類型的變容二極體結構為圖1和圖2的PMOS和NMOS變容二極體呈現了優越性能。特別地，在η型積累模式變容二極體不會存在明顯的寄生井阻，因為柵極G之下電子的積累層能夠直接與η+源極和漏極區域產生歐姆接觸。這種類型的變容二極體還受益於高活動性載流子(電子)的應用。此外，由於工作在積累模式中，所以能夠避免過大的敏感度，所述敏感度是對給定的電壓變化的非預期大的電容變化的形式。儘管有著這些優點，由於多晶矽柵極中耗盡層的形成，η型積累模式變容二極體仍遭受退化的電容調諧範圍。由η型積累模式結構所產生的電容從施加負控制電壓時的最小電容Cmin變為施加正控制電壓時的最大電容Cmax。如圖5中所示，當在變容二極體70兩端施加正電壓Vdd以使變容二極體70處於最大電容狀態時，厚度為T的耗盡層80形成在與二氧化矽層78間的接觸面處的η+多晶矽柵極層76中。該耗盡層通過將負自由載流子 (即η+多晶矽中的多數載流子電子)吸引向施加正電壓的端子TA並離開柵極氧化物78而得以生成。實際上，該耗盡層起到將氧化物層78的厚度(Tox)擴大到更大的值(Tox+T)的作用。變容二極體70的電容以TA與TB之間絕緣層厚度的倒數來定標，所以耗盡層80的存在減小了變容二極體70最大可得電容的大小。特別是在Tox很小的現代器件中，T對變容二極體70的電容的貢獻通常是不可忽視的。圖6顯示了當變容二極體70以負電壓-Vdd偏置以使變容二極體70處於其最小電容狀態時，在η+多晶矽柵極導體76中如何不存在耗盡層。在此狀態下不存在耗盡層確保了變容二極體70的最小電容將呈現其最大可能值。作為此性能的結果，常規η型積累模式變容二極體中的耗盡層效應是起反作用的。當嘗試以正電壓偏置變容二極體70從而最大化變容二極體70的電容時，耗盡層的存在降低了最大可得電容。當嘗試以負電壓偏置變容二極體70從而最小化變容二極體70的電容時，不存在耗盡層，所以最小電容被固定在與氧化物厚度Tox相關的值。圖7中顯示了根據本發明一個實施例的變容二極體82。如圖7中所示，變容二極體82可以具有η型本體(井)84。當在積累模式工作時，比空穴呈現出更高活動性的電子被用來為變容二極體82形成低級電容器電極。高度摻雜區域(如η+注入區域90)用作接觸區域並可以用於形成源極S和漏極D。區域90緊鄰接柵極G形成，以便源極S鄰接柵極 G之下高導體區域的一個末端，並且以便漏極D鄰接柵極G之下該區域的另一末端。在本體區域84中不需要其他接觸，儘管如果期望可以提供這樣的接觸。井84和區域90可以由半導體基質(如矽基質)形成。在此類型布置中，η+區域由矽元素形成，相當大量的η型摻雜劑已被合併入其內(例如，通過離子注入)。變容二極體端子TB可以使用導電通路被連接到源極S和漏極D。端子TA可以使用導電通路被連接到變容二極體82的柵極部分。變容二極體82的柵極包括導電柵極層82 和柵極絕緣層88。導電層86可以由ρ+半導體形成，如使用ρ型摻雜劑摻雜P+的多晶矽。 如果需要，該摻雜P+多晶矽層可以包括由矽化物形成的上面部分(例如金屬矽化物層)。 該矽化物層的存在可以有助於減少柵極材料的電阻。柵極絕緣層88可以由二氧化矽或任意其他適當的絕緣體(例如，包括鉿或其他材料的絕緣體)形成。將區域90連接到端子TB 和將導電層86連接到端子TA的導電通路可以由金屬或其他適當的導體形成。控制電壓Vab (S卩，DC電壓)可以在端子TA和TB兩端被施加到變容二極體82。當施加負控制電壓(例如，-0.5伏特)時可以產生最小電容Cmin，而當施加正控制電壓(例如，2.0伏特)時可以產生最大電容Cmax。當施加正電壓時，空穴被端子TA排斥並且在多晶矽86和氧化物88之間的接觸面處積累。因此，在多晶矽層86上不存在耗盡層。由此，變容二極體82中絕緣層的厚度等於氧化物層88的厚度Tox，如圖8中所示。當在變容二極體82兩端施加負電壓時，該負電壓會產生耗盡區，如圖9所示的耗盡區92。耗盡區92被形成，是由於端子TA上的負電壓趨向於將多數載流子(空穴)吸引向端子TA，離開ρ+多晶矽層86和氧化物層88之間的接觸面。在此狀況下，本體84與層 86導電部分之間區域的厚度等於氧化物層88的厚度Tox加上耗盡層92的厚度T。相比於圖4所示的常規η型積累模式變容二極體結構，變容二極體(如圖7所示變容二極體82)中的耗盡層效應是有益的(productive)，而不是具有反作用的。當使用正電壓偏置變容二極體82以最大化變容二極體82的電容時，不存在耗盡層則不幫助不期望地降低如圖4結構的電容。當使用負電壓偏置變容二極體82以最小化變容二極體82的電容時，存在的耗盡層增大變容二極體中兩個電極之間絕緣區域的厚度並幫助降低電容。因此，耗盡層有助於最小化變容二極體電容並且當變容二極體電容被最大化時無不利影響。圖10顯示了顯示變容二極體82相比於常規變容二極體(如圖4中所示的變容二極體70)所期望性能的曲線圖。在圖10所示曲線圖中，虛線94描繪了變容二極體70的電容對電壓特性比，而實線96描繪了變容二極體82的電容對電壓特性比。如曲線圖中所示，變容二極體82的最大電容Cmax大於變容二極體70的最大電容，而變容二極體82的最小電容Cmin小於變容二極體70的最小電容。因此，變容二極體82具有比常規變容二極體70 更大的調諧範圍(Cmax與Cmin之間)。圖11顯示了變容二極體82的測量數據(實線98)。如與虛線100 (虛線表示不存在內置電場的變容二極體82的標稱的或所期望的C-V特性)的對比所示，變容二極體82 的測量數據向所更高的施加電壓值Vab偏移。實線98的位置涉及多晶矽86的功函。由於 P+多晶矽與η-井(本體區域84)之間的功函差異，接近η-井的ρ+多晶矽層86產生了內置電場。為了在柵極G之下的溝道區域中積累電子，必須施加額外的正偏置(電壓偏移Vs) 以克服電場。這顯示在測量結果線98相對於未偏移線98的偏移中。對於約為IO21CnT3的ρ+摻雜濃度，測量值Vs約為1. 0-1. 1伏特。變容二極體82 的調諧範圍(Cmax與Cmin間的變化)被測量以相對於常規變容二極體70的調諧範圍改進 10%。此外，由於電壓偏移以及潛在的其他因素(如穿過柵極氧化物的隧道電流的減少)， 測量的洩露電流被減小了 100多倍。洩露電流的這些減小改善了變容二極體的品質因數Q。通常，在品質因數Q和調諧範圍之間存在一種折衷。為了得到高Q值，可能希望使用短溝道長度(柵極長度)，這是因為這些短的柵極長度顯示出了低水平的寄生井阻。然而，由於由邊緣電場所產生的不可忽視的寄生電容Cgs的存在，以短的柵極長度所形成的結構傾向於呈現減小的調諧範圍。當Cgs不可忽視時，調諧範圍(Cmax+CgS)/(Cmin+CgS) 趨向於被減小。在給定的半導體製作過程中，設計規則指示了最小可接受的柵極長度LGmin。在常規的變容二極體中，長度為2-3倍LGmin的柵極長度LG被用來避免不良的調諧範圍。如在其中的柵極橫向尺寸不是特別小的這些布置中，自對齊柵極製造工藝的缺失是不可預期的，從而造成重大的製造挑戰。如果需要，柵極掩膜布置可以被用來為變容二極體82提供額外的設計餘量。對這些柵極布置的期望可以參照圖12、圖13及圖14加以理解。在常規變容二極體70的製造過程中，可以使用自對齊η+注入工藝。如圖12中所示，圖案化的光致抗蝕劑層PR可以被用來限定η+注入的開口。常規變容二極體70中的柵極G需要η+注入。因此，在注入柵極G同時同步地注入源極S和漏極D的是可能的。在該情況下，柵極G的多晶矽形成源極S和漏極D的自對齊注入掩膜。當形成如圖7所示變容二極體82的變容二極體時，ρ+區域86可以在η+注入步驟期間使用圖案化的光致抗蝕劑層I3R覆蓋。如圖13中所示，在η+注入掩膜RP與柵極G 之間可能未對齊。這可以導致區域102以及意外未注入區域104中的意外η+注入。未預期到區域102的電屬性對變容二極體82的性能產生顯著影響。意外未注入區域104可以促成趨向於降低品質因數Q的非預期的寄生電阻，並且可以通過使用更小的掩膜106來避免。使用更小的掩膜，掩膜的右側邊緣將與虛線107對齊並且其左側邊緣將被同樣地定位， 由此避免意外未注入區域(如區域104)。在用於形成ρ+層的ρ+離子注入步驟期間，光致抗蝕劑掩膜層110可以如圖14中所示地未被對齊，這將導致意外P+注入區域108。由於背靠背式二極體的形成，這可以在本體區域84中形成高電阻通路，並且可以通過使用ρ+注入掩膜被避免，如圖15所示的掩膜 112，其具有小於柵極導電層86的開口。變容二極體82的頂視圖顯示了 P+注入區域如何可以被配置成使多晶矽柵極導體86的外周長以圖16中所描繪的方式從下面露出。圖17中顯示了在集成電路上的電路中使用變容二極體82的說明性步驟的流程圖。在步驟120處，集成電路中的電路可以被用來在端子TA和TB兩端向變容二極體 82施加控制電壓Vab (DC)。如果控制電壓是正的(例如，Vab = 2. 0伏特作為示例)，則最大電容值Cmax可以在柵極導體86中未生成耗盡層的情況下被產生(步驟12 。如果控制電壓是負的(例如，Vab = -0. 5伏特作為示例)，則多晶矽層86中的耗盡層和相應的最小電容值Cmin可以由變容二極體82產生(步驟124)。如步驟1 示意性所示，端子TA和 TB兩端所產生的電容可以被用於電路中(例如，調諧一個電路等)。如線1 所指明的，圖 17的變容二極體調節以及使用操作可以在集成電路的工作期間連續地執行。如果期望，圖7中所示類型的變容二極體可以被提供，在其中ρ型區域被η型區域代替，和η型區域被ρ型區域代替。雖然對於一些應用，性能在這種類型的器件中是令人滿意的，但普遍較大的電阻可以導致非預期的較大的寄生井阻，所述普遍較大的電阻在積累工作時與P型本體相關(由於空穴與電子相比較小的活動性)。根據一個實施例，提供有變容二極體，其包括半導體本體、具有P+柵極導體的柵極以及在本體中與P+柵極導體相鄰的至少一個η+接觸區域。根據另一個實施例，提供有變容二極體，其進一步包括ρ+柵極導體和本體之間的柵絕緣體。根據另一個實施例，提供有變容二極體，其中柵極絕緣體包括二氧化矽。根據另一個實施例，提供有變容二極體，其中本體包括一部分矽晶片。根據另一個實施例，提供有變容二極體，其中P+柵極導體包括一層多晶矽。根據另一個實施例，提供有變容二極體，其中至少一個η+接觸區域包括一個η+離子注入區域。根據另一個實施例，提供有變容二極體，其中至少一個η+接觸區域包括ρ+柵極導體相對兩側上的源極η+區域和漏極η+區域。根據另一個實施例，提供有變容二極體，其中至少一個η+接觸區域包括與ρ+柵極導體的相對兩端相鄰的源極和漏極η+區域，並且其中ρ+柵極導體包括ρ+多晶矽。根據另一個實施例，提供有變容二極體，其進一步包括連接到源極η+區域和漏極 η+區域的第一端子。根據另一個實施例，提供有變容二極體，其進一步包括連接到柵極導體的第二端子。根據另一個實施例，提供有變容二極體，其進一步包括連接到η+接觸區域的第一端子。根據另一個實施例，提供有變容二極體，其進一步包括連接到柵極導體的第二端子。根據另一個實施例，提供有變容二極體，其中柵極導體包括ρ+多晶矽層。根據一個實施例，提拱在具有ρ+柵極導體以及η+源極和漏極導體的變容二極體中產生電容的方法，所述方法包括在P+柵極導體中未生成耗盡層的情況下，通過相對於 η+源極和漏極導體使用正電壓偏置P+柵極導體，在P+柵極導體與η+源極和漏極導體之間產生第一電容值；以及在P+柵極導體中生成有耗盡層的情況下，通過相對於η+源極和漏極導體使用負電壓偏置P+柵極導體，在P+柵極導體與η+源極和漏極導體之間產生小於第一電容值的第二電容值。根據另一個實施例，提供一種方法，其中ρ+柵極導體包括P+多晶矽層，所述方法進一步包括在P+多晶矽層中生成耗盡層。根據另一個實施例，提供有變容二極體，其中ρ+柵極導體包括P+多晶矽層，並且其中柵極氧化物位於P+多晶矽層與矽本體區域之間，η+源極和漏極導體位於該區域中，該方法進一步包括在位於柵極氧化物與P+多晶矽層之間接觸面處的P+多晶矽層中生成耗盡層。根據一個實施例，提供有變容二極體，其具有第一端子和第二端子，該變容二極體包括半導體本體、在本體中與第二端子相連接的η+源極和漏極區域以及位於η+源極區域與η+漏極區域之間的與第一端子相連接的P+柵極，其中變容二極體基於施加在第一端子與第二端子之間的電壓在第一端子與第二端子之間產生可調節的電容。根據另一個實施例，提供有變容二極體，其中ρ+柵極在柵極絕緣層上包括P+柵極導體。根據另一個實施例，提供有變容二極體，其中P+柵極導體包括P+多晶矽。根據另一個實施例，提供有變容二極體，其中柵極絕緣層包括位於ρ+多晶矽與本體之間的絕緣體。上文所述僅僅是本發明原理的示例性說明，而且本領域內的技術人員不背離本發明的範圍和主旨的情況下可以作出各種修改。
權利要求
1.一種變容二極體，其包括 半導體本體；具有P+柵極導體的柵極；以及在本體中與所述P+柵極導體相鄰的至少一個η+接觸區域。
2.根據權利要求1所述的變容二極體，其進一步包括所述P+柵極導體與所述本體之間的柵極絕緣體。
3.根據權利要求2所述的變容二極體，其中，所述柵極絕緣體包括二氧化矽。
4.根據權利要求1所述的變容二極體，其中，所述本體包括一部分矽晶片。
5.根據權利要求1所述的變容二極體，其中，所述P+柵極導體包括一層多晶矽。
6.根據權利要求1所述的變容二極體，其中，所述至少一個η+接觸區域包括η+離子注入區域。
7.根據權利要求1所述的變容二極體，其中，所述至少一個η+接觸區域包括所述P+柵極導體相對兩側上的源極η+區域和漏極η+區域。
8.根據權利要求1所述的變容二極體，其中，所述至少一個η+接觸區域包括與所述P+ 柵極導體的相對兩端相鄰的源極η+區域和漏極η+區域，並且其中所述ρ+柵極導體包括ρ+多晶娃。
9.根據權利要求8所述的變容二極體，其進一步包括連接到所述源極η+區域和漏極 η+區域的第一端子。
10.根據權利要求9所述的變容二極體，其進一步包括連接到所述柵極導體的第二端子。
11.根據權利要求1所述的變容二極體，其進一步包括連接到所述η+接觸區域的第一端子。
12.根據權利要求11所述的變容二極體，其進一步包括連接到所述柵極導體的第二端子。
13.根據權利要求12所述的變容二極體，其中所述柵極導體包括ρ+多晶矽層。
全文摘要
本發明涉及一種變容二極體，其可以具有連接到柵極的第一端子。該柵極可以由p型多晶矽柵極導體形成。該柵極還可以具有由一層絕緣體(例如二氧化矽)形成的柵極絕緣體。該柵極絕緣體位於柵極導體和本體區域之間。源極和漏極接觸區域可以形成在矽本體區域中。該本體區域和源極以及漏極可以使用n型摻雜劑摻雜。變容二極體可以具有連接到n型源極和漏極的第二端子。控制電壓可以被用來調節由第一端子和第二端子之間的變容二極體所產生的電容水平。正控制電壓可以比負控制電壓產生更大的電容。應用負控制電壓可以在p+多晶矽柵極層中生成耗盡層。
文檔編號H01L29/93GK102165597SQ200980138253
公開日2011年8月24日 申請日期2009年7月6日 優先權日2008年7月28日
發明者A·拉特納古瑪爾, J·X·唐, Q·向 申請人:阿爾特拉公司