使用多路復用器替換存儲設備的存儲器模組和方法

2023-10-25 21:32:22 2

專利名稱：使用多路復用器替換存儲設備的存儲器模組和方法
使用多路復用器替換存儲設備的存儲模組和方法背景技術雙列直插式存儲器模組(DIMM)由於具有高可用性，以頗外形參數和電氣 接口標準的兼容性，長期以來一直是常見的用於計算機系統的數字存儲器形式。 一般地，DMM採用多個存儲設備，例如動態隨機存取存儲器(DRAM),布置 在單個的小塊印刷電路板(PCB)上提供大量存儲器給處理系統，例如臺式計 ^t幾、網絡伺服器或者其他小型計^t幾系統等。在DMM上，存儲設備通常組 裝在PCB的兩面，而單列1^爵式存儲^I模組(SIMM)只在PCB的一面包含存儲 設備。經常的，存儲設備邏輯上按照一個或多個"列"或獨立尋址存儲單元來 組織。此外，#^與特定列聯繫在一起的存儲設備包括*可尋址存儲單元的 明確的位範圍；這樣，通常每個可尋址單元的位寬直接關聯於列中包括的存儲 設備的數量。一般地，* DIMM M5iii接器耦合到處理系駐板上的存儲器控制器， 這樣在DMM故障的時候就可以容易的更換。為了升級DIMM存儲容量^I度 也會進行更換。 一般地，為了給消費者價格和性能上權衡的選擇，主板提供多 個DIMM連接器來允許一定範圍的存儲容量。隨著計算平臺中4細的處理器的鵬和處理能力的持續增長，相應增強的 存儲技術也產生了重要的性能問題。例如，DIMM容量的增加需要更多的輸入 輸出(I/O)信號，如地址信號和 信號，在於DMM與主板之間，惡化了 之前即已存在的I/0信號路由問題。同樣，更高的DMM訪問鵬斷氐了可以 耦合到一個存儲器控制器上的DMM數量，這是由於在控制器和DMM之間的 地址信號線和數據信號線上產生的傳輸線"歹 (stub)"。針對這些問題，設計了全緩衝雙列直插式存儲器模組(FB-DMM)。每個 FB-DMM包括多個存儲設備，例如DRAM，加上一個高級存儲緩衝器(AMB) 用於存儲，制器與DRAM的耦合。與把存儲，制器與^ DMM直接耦 合不同，存儲離制器M31兩個單向串行命令M接口與多個DIMM的第一個 耦合，這個DMM用同樣的方式與下一個DMM耦合，形成點到點的串4亍接口 ，該串行接口把控制器和多個DMM以f跳方式連接起來。結果是，串行接口的 應用同時解決了以前DMM的信號路由問題和傳輸線缺陷。這樣，更多的DMM 可以耦合至任意一個存儲器控制器，從而在允許更快的存儲訪問時間的同時促 進了存儲容量的顯著增加。可是，FB-DMM技術並未解決下述這一愈發嚴重的問題，即與之鵬到 的DRAM的皿和容量提升相關聯的升高的DRAM故障率。為M這一問題， 驅動傳統的DIMM系統以及更近的FB-DMM系統的存儲器控制器f頓冗餘數 據，例如糾錯碼(ECC)或循環冗餘校驗碼(CRC)，它們被存儲在DIMM — 個或多個額外的DRAM中以用於糾正娜錯誤。某些翻錯誤實質上是短暫的 或者暫時的，另外一些可能意味著有出故障的DRAM。為了解決一個故障 DRAM，存儲器控制器會使用傳統DMM和FB-DMM的多個額外DRAM的 一個用作備用，這蹄儲器控制器即可把出故障的DRAM的內容映射到備用 DRAM，從而把出故障的DRAM iAI艮務中移走而不用更換DMM。可是，隨 著DRAM故障率的不斷升高，^DIMM—個備用DRAM不足以允許在第二 個DRAM出故障前完成DMM的更換，這會導致DMM完全失效。此外，即 使提供兩個或更多個備用DRAM， 一般也沒有隨當前的存儲器控制器以有效 地禾擁那些備用。另外，當採用額外的DRAM作為備用，存儲驗制器的錯誤 糾正能力被斷氐了，因為作為結果，更少的存儲可用於錯誤糾正數據。


圖1是依照本發明的具體實施方式
的存儲器模組的方框圖。 圖2是依照本發明的具體實施方式
的存儲器模組的存儲緩衝器的操作方法 流程圖。圖3是依照本發明的具體實施方式
的全緩衝雙列直插式存儲激莫組的簡化 方框圖。圖4是圖3的存儲器模組的讀多路OT器的方框圖。圖5是依照本發明的具體實施方式
的響應於檢測與存儲，制器耦合的存 儲器模組中出故障的存儲設備來操作存儲器控制器的方法的流程圖。圖6是依照本發明的具體實施方式
的用於將來自出故障的存儲設備的M 傳到存儲器模組的備用存儲設備的在圖6之內的方法的流程圖。圖7是^m本發明的另一個具體實施方式
的提供兩個存儲器列(rank)的存儲^^莫組的方框圖。圖8是依照本發明的另一個具體實施方式
的在單個列內提供兩個備用存儲 設備的的存儲器模組的方框圖。圖9是傲照本發明的具體實施方式
的如圖8所示的存儲器莫組的多路OT 單元的一部分的方框圖，該部分用於指弓倒存儲翻莫組的存儲設備的寫數據。圖10是依照本發明的具體實船式的如圖8所示的存儲器模組的多路飾 單元的一部分的方框圖，該部分用於指弓凍自存儲器模組的存儲設備的讀繊。
具體實施方式
圖1示出了傲照本發明的一個具體實施方式
的存儲翻莫組100。存儲器模 組100包括存儲設備102和備用存儲設備104，其每一個與多路復用單元106 耦合。還包括耦合到多路復用單元106的存儲緩衝器108。存儲緩衝器108包括 串行接口 110，存儲緩衝器108被配置為M該串行接口從存儲器控制器接收指 令。存儲緩衝器108進一步被配置為處理接收的命令並響應於該命令提供存儲 器控制器對存儲設備102的訪問。響應於至少一4^令，存儲緩衝器108被配 置為指導多路復用單元106將備用存儲設備104耦合至附替存儲設備之一的存 儲緩衝器108，用於對存儲設備102的至少下一次訪問。圖2的流程圖說明了另一個具體實施方式
。圖中所描述的方法200用於操 作存儲器模組的存儲緩衝器，例如圖1所示的存儲緩衝器108，該方法包括從存 儲，制器接收串行命令(操作202)。處理接收到的串行^^令(操作204)。響 應於對串行命令的處理，通過多路復用單元向存儲器控制器提供對存儲器模組 的存儲設備的訪問(操作206)。此外，響應於串行命令中的至少一個，指導多 路復用單元將存儲器模組的備用存儲設備耦合到替換的存儲設備之一的存儲緩 衝器，以用於對存儲設備的至少下一次訪問(操作208)。圖3說明了依照本發明的另一個具體實施方式
的存儲器模組300的例子。 這^K寺殊的存儲器模組300是基於之前討論的FB-D謹架構的。儘管圖3和 圖4的相關討論主要針對FB-DMM相關的架構，但展現各種邏輯和物理結構 的其他類型的存儲器模組均可以得益於下面描述的發明的於方面。模組300包括印刷電路板(PCB) 301，下面討論的其他M設備布置在印 刷電路板上，並通過印刷電路板互連。還可以包括例如去耦電容和旁路電容的 其他組件，但為簡明起見，在圖3中沒有明確的示出。PCB 301與存儲器控制器或其他存儲器模組300的連接可以採用纖接觸方式，用這樣的方式形成以 與標準FB-DMM連接器的相應引腳電連接。在其他具體實皿式中，可以使 用其他各種連接方案。耦合在PCB301上的是多個DRAM302，按從302o到302^編號，以作為 存儲設備用來存儲如用戶數據、程序 等的數據。* DRAM302提供多個 可尋址存儲單元，其中^單元屬於由DRAM302提供的一個位寬。在一^ij 子中，針DRAM302的相應可尋址存儲單元被配置為被並行訪問，導致齡 可尋址單元上的邏輯字的寬度等於DRAM302的f(4乘以^DRAM302位寬。 在一個具體實施方式
中，*DRAM302的位寬是4。在另一個具體實船式 中，^DRAM302的位寬是8。在各種不同的具體實施方式
中可能是其他的 位寬。在一個具體實施方式
中，DRAM302的數量與共同關聯於FB-DMM的 DRAM的數量相一致。例如，如果採用8位的DRAM302，則PCB301上布置 9個DRAM302。招艮多情況下，DRAM302中的8個用來保存要存儲在模組上 的 ，而DRAM302中的一個保存錯誤校正M，例如Reed-Solomon ECC 數據。在那個例子中，關聯於模組300的^可尋址存儲單元保存64位數據和 8位用於校正錯誤的錯誤校正數據。根據一個通常成立的規則，即"位的錯誤需 要2"位來校正，這種方案並非總是能夠校正出故障的DRAM302。在另一個採 用4位的DRAM302的具體實施方式
中，模組300上存在18個DRAM302。這 種情況下，16個DRAM302用來保存數據，而剩餘的兩個DRAM302包含錯誤 ^!E數據，導致*可尋址字包含64位數據和8位關聯的錯誤校正數據，如上 述討論的採用8位的DRAM302盼瞎況。但是，因為有8位錯誤校正翻可用， 並且每個DRAM302是4位位寬，這種方案確實會詢多糾正整個DRAM302。模組300還包括備用DRAM304 ，該備用DRAM304被配置為在DRAM出 故障盼瞎況下更換DRAM302中的一個。下面詳細論述備用DRAM302的使用。耦M每個DRAM302和備用DRAM304的是多路復用單元306，該多路 復用單元306被依次耦合到高級存儲緩衝器(AMB) 308， AMB的操作方式與 之前論述的FB-DIMM類似。儘管圖3的特定實M^式將MB308和多路OT單 元306顯示為分離的實體，例如分離的集成電路(IC)，但AMB308和多路復 用單元306可以組合在單個IC內，這樣可以節省在PCB301上的空間。在另一個具體實施方式
中，AMB308，可能和多路^ffl單元306 —起，可以布置在分 離的印刷電路板上，例如PCB301所耦合到其上的主板，這樣節省了在PCB301 上的空間。這種情況下，存儲^^莫組300包括PCB301之上和別處的電路。在圖3所示的特定例子中，多路OT單元306包括寫多路復用器306a，用 於把來自AMB308的DRAM 信號多路復用到備用DRAM304。更具體地， 要給DRAM302中的任意一個的數據被指引到備用DRAM304。如上所述，採 用實現4位DRAM302的模組，要寫到18個DRAM302 (—般情況下是iV個 DRAM302)中的任意一個DRAM302的數據改為寫到備用DRAM304，這取決 於AMB308在控制寫多路OT器306a中的動作，對此下面將更完整地闡述。多路OT單元306還包括讀多路OT器306b。和寫多路OT器306a的方 式相反，讀多路復用器306b在AMB308的指導下，可以指弓|來自備用DRAM304 的讀f^來代替來自DRAM302中任意一個DRAM302的讀數據。圖4給出了 一個讀多路復用器306b的例子，其中可以採用N個2到1多路復用器402，按 照從402Q到402^編號。更具體地，針多路鄉器402具有兩4^入，針 輸入具有與* DRAM302和備用DRAM304的位寬相等的位寬。每個2到1 多路復用器402的一^1J/J禹合到DRAM302之一，而另一，Af禹合到備用 DRAM304。這樣，按照AMB308的指導，來自備用DRAM304的讀數據可以 替換DRAM302中任意一個DRAM302的相應數據。回到圖3， AMB308被隨為控制多路糊單元306的操作，這是通^M 由耦合到存儲器控制器(圖3中沒有示出)的串行接口 310接收至啲命令的方 式來完成的。在一般的FB-DMM中，串行接口 310可以M51另一種插入存儲 器模組300的方式與存儲離制器耦合。另外，圖3中的存儲器模組300還可 以M31第二串行接口 312與另一個存j諸器模組300耦合，從而傳il^人存儲器控 制離收的命令而打算用於下一個存儲鵬制器300。通常，AMB308被SeS為從存儲器控制器接收命令、處理該命令、並且響 應於鵬該命令，提供存儲離制器對存儲在DRAM302或者可能在DRAM304 中的數據的訪問。更具體地，一^h^令可以指令存儲緩衝器從DRAM302的一 個或者多個可尋址存儲單元中讀出數據並將讀出的數據返回給存儲器控制器。 類似地，另一個伴隨有特定數據的命令可以指令AMB308將該特定數據寫入 DRAM302的一個或者多個可尋址存儲單元以進行存儲並用於以後檢索。當發送了這^^令到AMB308時，存儲器控律幡M31存儲在存儲器模組300 中的錯誤校正數據來檢測並校正存儲器模組300中所存儲娜的錯誤，正如前 面已闡述過的那樣。許多這些錯誤實質是暫時的，並因此可以ita錯誤校正數 據確定正確的數據並將正確的 重新寫到存儲^^莫組的DRAM302的正確可 尋址單元就可以修復這些錯誤。可是在有些時候，存儲，制M定DRAM302之一存在著很高數量的數 據錯誤，意瞎DRAM302的部分或者全部故障即將來臨。於是，存儲離制 器在從相應的可尋址存儲單元讀出數據後會無條件地校正或者"擦除"存儲在 故障DRAM302中的數據。換句話說，存儲，制器假設存儲在故障DRAM302 中的所有數據是錯誤的，忽略它，並使用錯誤校正數據來重新生成它。這樣的 擦除加快了數據校正，並增強了糾正附加數據錯誤的可能性。不幸的是，在正 在著手一個DRAM302的時候，就無法糾正另一個出故障的DRAM302。為了增強存儲器控制器在出現出故障的DRAM302盼瞎況下檢測和艦數 據錯誤的會g力，用存儲^i組300的備用DRAM304替換出故障的DRAM302, 並且恢復由存儲離制器採用的錯誤艦方案的全部校正能力。圖5給出了存 儲器控制器可以實^K用存儲器模組300來替換故障DRAM302的一種可能方 法的流程圖。存儲lie制^5角定特定的DRAM302有故障之後(操作502)，存 儲，制器開始故障DRAM302的擦除模式(操作504)，正如上面介紹的一樣。進一步，存儲器控制器接著把故障DRAM302中駐留的翻的正確版本傳 送到備用DRAM304 (操作506)。更具體地，存儲器控制M故障DRAM302 的每個可尋址存儲單元讀出數據，校正它，之後把該數據重新寫到備用 DRAM304。在一個具體實 式中，當其他的讀操作或寫操作在執行的同時， 存儲，制，傳,作506作為後臺任務^l行。圖6給出了一個更詳細地描述如存儲器控制器所執行的傳輸操作506的具 體實施方式的流程圖。例如，存儲離制H^傳纖作要開始的存儲激莫組300 內i體初始存4諸地址(操作602)。通常，i^管存4諸:l^莫組300的ftf可其他i也址 可以用作為初始地址，但該地址是存儲器模組300的任意一個可尋址存儲單元 的最低數字地址。存儲器控制器會接著向存儲^^莫組300的AMB308發出一個 命令來從包含故障DRAM302的DRAM302中讀取I員地址處的M (操作 604)。在存儲器控制離收到數據後，存儲器控制器接著艦數據，可能採用之前論述的擦除過程的方式來校正(操作606)。存儲 制皿著可以發出另一^^令，指導AMB308用備用DRAM304 替換故障DRAM302以用於下一次被請求的操作(操作608)。其後，存儲， 制器發出一條含有已校正翻的寫命令到AMB308以f微據寫到DRAM302, fflil寫多路OT器306a的方式，把與故障DRAM302關聯的數據存儲在備用 DRAM304中(操作610)。於是，模組300內特定的可尋址存儲單元的故障 DRAM302中數據的正確版本被傳超ij備用DRAM304。其後，如果在模組300 的最後地址內駐留的數據還沒有被傳送(操作612)，遞增或者修改地址(操作 614)，並且新地址處的M被讀出以倒頓序傳送(操作602)。否則，傳輸操作 506完成。當在故障DRAM302中的f^被成功傳，lj備用DRAM304後，之後對存 儲器模組300的讀寫訪問均涉及f頓備用DRAM304代替故障DRAM302。至 此，在一個具體實施方式
中，存儲離帝U器可以發出指令AMB308的另一錯 令，用於指導多路飾單元306來無期限地將之前涉及故障DRAM302的所有 後續讀寫繊指引到備用DRAM304 ^;人備用DRAM304指弓斷述讀寫 (操 作616)。因此， 一旦替換已經完成，這個實施方式不需要重複的用於指導 AMB308繼續-垂換的^^令，由此減少了不必要的通信開銷量。回到圖5中的方法500， 一旦傳送操作506完成，存儲，制器可以結束故 障DRAM302的擦除(操作508)，從而允許所有的錯誤校正以其全部能力來校 正遇到的其他的薩錯誤，因此允許存儲器模組300內的第二個故障DRAM302 進行擦除。圖3的具體實施方式
是具有單列存儲設備的存儲器模組300的一個例子， 其中所有存儲設備被組合以形成單個可尋址存儲單元。圖7是一個包括兩列 720、 722的存儲器模組700的例子，每個列包括多個存儲設備702和一個備用 存儲設備704。 *列720、 722被耦合到其自己的多路復用單元706， fflil該 多路OT單元706，存儲緩衝器708對列720、列722進行讀寫操作。像之前那 樣，存儲緩衝器708艦串行接口710接收源自存儲鵬制器的命令。假定了 這種存儲器配置，兩個分離的故障存儲器702 (旨列720、 722—個)也可以 採用前面論述的方法用備用存儲設備704進《亍替換。以上的具體實施方式
只關注在存儲器模組內為一列存儲設備提供單個備用存儲設備。在其他的具體實施方式
中，可以在單列內提供更多的備用存儲設備 從而允許在該列內替換更多的故障存儲設備。圖8給出了一個例子，其中單列的存儲器模組800具有N個存儲設備802。到802^和兩個備用存儲設備804a、 804b。與圖1中的存儲器模組100相似，多路復用單元806耦合到存儲設備802 和兩個備用存儲設備804。另外，存儲緩衝器808艦串行接口810從存儲離 制皿收命令以訪問存儲設備802，並且指導多路復用器806用備用存儲設備 804來替換存儲設備802中的一個或兩個。在一個具體實施方式
中，多路復用單 元806可包括分離的寫多路復用器和多讀路復用器(圖8中未示出)，與圖3中 的寫多路復用器306a和讀多路復用器306b相似。假定兩個備用存儲設備804 可用，多路復用單元806被請求以便將預期到任何一個存儲設備802的寫數據 指弓閨備用存儲設備804的任何一個。在圖9給出的具體實船式中，多路復 用單元806內可以使用兩個分離的寫多路復用器906a、 906b，其中每個多路復 用器906將預期用於任何存儲設備802的寫數據指引到備用存儲設備8(H之一。 圖10給出了一個例子，其中N個3到l多路復用器1006，按從1006o到1006^ 編號，可以在多路OT單元806內j吏用，以便指引來自備用任意一個存儲設備 804中的讀數據以代#*自任意一個存儲設備802中的 。在其它具體實施方 式中，可用使用更多的備用存儲設備，漸進地需要更複雜的多路復用單元來適 當地指引讀寫數據。如上所述，本發明存儲^^莫組和方法的各種不同的具體實施方式
允許存儲 器控制謝旨導存儲器模組用模組的備用存儲設備替換模組中的故障或者出故障 的存儲設備，從而一旦發生替換，就允許存儲器控制器把其全部的錯誤校正能 力用於校正其他的錯誤。在一些具體實施方式
中，存儲器控制默旨導存儲器模 組執行替換所需要的命令開銷量可能相對不合理。此外，一旦所有存儲在故障 存儲設備中的數據均已經被傳送到備用存儲設備，並且替換已經成為永久的， 貝瞎儲器控制器的命令開銷就會降到幾乎為零。這裡只討論的本發明的幾個具體實施方式
，本發明的範圍還包括其他具體 實施方式。例如，雖然以上討論的本發明的一些具體實施方式
是參照採用基於 DRAM的FB-DMM存儲^l模組架構的，但其他存儲設備和存儲^i組結構均 可以採用本發明各個方面的突出優點。例如，採用多種類型的DRAM或者 SRAM的多列DIMM或者SIMM,可以從本發明的至少某些實施例中獲益。同樣，可以組合於實施例的可選擇的不同部分得至體發明的進一步的實現方式。本發明已經在該文中M具體實施方式
做了描述，這些描述用於闡明本發明而不是用於限制。本發明的合適的保護範圍只由禾又利要求限定。
權利要求
1、一種存儲器模組(100，300)，包括存儲設備(102，302)；第一備用存儲設備(104，304)；多路復用單元(106，306)，與每一個存儲設備(102，302)和第一備用存儲設備(104，304)耦合；以及存儲緩衝器(108，308)，與多路復用單元耦合併且包括串行接口(110，310)；其中，存儲緩衝器(108，308)被配置為通過串行接口(110，310)從存儲器控制器接收命令，處理該命令，響應於該命令通過多路復用單元(106，306)來提供存儲器控制器對存儲設備(102，302)的訪問，並且響應於至少一個命令，指導多路復用單元(106，306)將第一備用存儲設備(104，304)耦合到代替存儲設備(102，302)之一的存儲緩衝器(108，308)，用於對存儲設備(102，302)的至少下一次訪問。
2、 權利要求1所述的存儲器模組(100， 300)，其中存儲緩衝器(108， 308)被配置為響應於至少一^K^令，在下一次訪問存j諸設備(102， 302)期間 將第一備用存l諸設備(104， 304)耦合至瞎儲緩衝器(108， 308)。
3、 如權利要求1所述的存儲器模組(100， 300)，其中存儲緩衝器(108， 308)被配置為響應於至少一^^令把第一備用存儲設備(104， 304)無限期地 耦合到存儲緩衝器(108， 308)。
4、 如權利要求1所述的存儲器模組(100， 300)，其中存儲緩衝器(108， 308)包括多路復用單元(106， 306)。
5、 如權利要求1所述的存儲鵬組(100， 300， 800)，其中 存儲器模組(100， 300， 800)進一步包括第二備用存儲設備(804);以及 存儲緩衝器(108， 308， 808)進一步配置為，響應於至少另一^^令，指導多路復用單元(106， 306， 806)將第二備用存儲設備(804)耦合到代替第 二個存儲設備(102， 302， 802)的存儲緩衝器(108， 308， 808)。
6、 如權利要求1所述的存儲器模組(100， 300， 700)，其中 存儲器模組(100， 300， 700)進一步包括第二存儲設備(702)、第二備用存儲設備(704)、以及與第二存儲設備(702)和第二備用存儲設備(704)的每一W禹合的第二多路復用單元(706);存儲緩衝器(108， 308， 708)與第二多路OT單元(706)耦合；以及 存儲緩衝器(108， 308， 708)進一步配置為響應於至少另一^^令，指導第二多路復用單元(706)將第二備用存儲設備(704)耦合到代替第二存儲設備(702)之一的存儲緩衝器(108， 308， 708)。
7、 一種操作存儲器模組的存儲緩衝器的方法(200)，該方法(200)包括從存儲器控制器接收串行命令(202);處理所述串行命令(204);響應於對所述串行^^令的處理(204)，通過多路OT單元提供存儲，制 器對存儲器模組的存儲設備的訪問(206);響應於至少一個串fi^^令，指導多路復用單元將存儲模組的第一備用存儲 設備耦合到代替存儲設備之一的存儲緩衝器，用於對存儲設備的至少下一次訪 問(208)。
8、 如權利要求7所述的方法(200)，其中響應於至少一個串行命令把第一 備用存儲設備耦合至'J存儲緩衝KE下一次訪問存儲設備期間辦賣。
9、 如權利要求7所述的方法(200)，其中響應於至少一個串行命令將第一 備用存儲設備耦合到存儲緩衝器無限期地持續。
10、 如權利要求7所述的方法(200)，其中 存儲器模組進一步包括第二備用存儲設備；以及該方法進一步包括，響應於至少另一^^令，指導多路復用單元將第二備 用存儲設備耦合到代替第二個存儲設備的存儲緩衝器。
11、 如權利要求7所述的方法(200)，其中存儲器模組進一步包括第二存儲設備、第二備用存儲設備、以及與第二存 儲設備和第二備用存儲設備的每一^f禹合的第二多路飾單元； 存儲緩衝器與第二多路復用單元耦合；以及i^法進一步包括，響應於至少另一^^令，指導第二多路復用單元把第 二備用存儲設備耦合到代替第二存儲設備之一的存儲緩衝器。
全文摘要
使用多路復用器替換存儲設備的存儲器模組和方法。一種存儲器模組，包括存儲設備、備用存儲設備、多路復用單元、和存儲緩衝器。多路復用單元與存儲設備和備用存儲設備的每一個耦合，存儲緩衝器耦合到多路復用單元。存儲緩衝器包括串行接口，通過該串行接口從存儲器控制器接收命令。存儲緩衝器被配置為處理命令並響應於該命令通過多路復用單元提供存儲器控制器對存儲設備的訪問。而且，響應於至少一個命令，存儲緩衝器被配置為指導多路復用單元將備用存儲設備耦合到代替存儲設備之一的存儲緩衝器，用於存儲設備的至少下一次訪問。
文檔編號G11C7/10GK101231880SQ200810009510
公開日2008年7月30日 申請日期2008年1月25日 優先權日2007年1月26日
發明者L·J·塞耶 申請人:惠普開發有限公司