一種高介電SiON柵介質的製備方法
2023-10-05 11:54:24 1
一種高介電SiON柵介質的製備方法
【專利摘要】本發明的提供了一種高介電SiON柵介質的製備方法，其包括：採用熱氧化和熱處理工藝在半導體襯底表面形成SiO2柵介質；採用等離子體氮化工藝對SiO2柵介質進行氮的摻雜，從而使SiO2柵介質成為SiON柵介質；採用純惰性氣體，對SiON柵介質進行高溫氮化處理；採用氧化性氣體，對SiON柵介質進行低溫氧化處理。本發明的方法，不僅可以修復SiON柵介質中的晶格損傷，穩定所形成的Si-N鍵，避免了柵介質中氮原子的損失，提高了柵介質的介電常數；還可以修復柵介質和溝道界面，減小了氮原子在此界面處的積聚，減小了對溝道中載流子遷移速度的負面影響，進一步提高了器件的性能。並且降低工藝複雜度，提高了工藝效率。
【專利說明】一種高介電SiON柵介質的製備方法
【技術領域】
[0001]本發明涉及半導體製造【技術領域】，具體涉及一種高介電SiON柵介質的製備方法。【背景技術】
[0002]自20世紀60年代以來，集成電路製造工藝一直遵循著摩爾定律高速發展。CMOS器件的特徵尺寸始終按照一定的比例不斷的進行縮小，而其性能和功耗則不斷地得到優化。根據2007年ITRS的預測，在2009年以後，高性能CMOS器件的柵介質層等效氧化層厚度EOT (Equipment Oxide Thickness)會縮小到Inm以下。在這個尺寸下，傳統的SiO2柵介質暴露出柵漏電流過大，可靠性降低等嚴重問題。通過引入高介電柵介質材料，增大了柵介質層的物理厚度，從而有效地降低了柵漏電流。因此，採用高介電柵介質材料取代傳統的SiO2是以CMOS器件為核心的集成電路發展的必然選擇。
[0003]高介電柵介質材料因其大的介電常數，可實現在SiO2具有相同等效氧化層厚度EOT的情況下，其實際物理厚度比SiO2厚的多，從而解決了 SiO2因接近厚度極限而產生的柵漏電流過大，可靠性降低等嚴重問題，成為替代SiO2的熱門材料。高介電柵介質材料需滿足以下幾個條件，首先，其與Si襯底之間的界面質量應較好，即界面態密度和缺陷密度要低，以消弱界面電子俘獲和載流子遷移率降低造成的影響；其次，高介電柵介質材料在Si襯底上的化學穩定性要好，以保證其在後續的工藝過程中不與Si襯底發生反應以及確保有較小的擴散等。
[0004]在現階段，提高柵介質材料的介電係數的方法大致有兩大類:
[0005]一類是採用全新的高介電係數的材料作為柵介質材料，如氮氧化鉿矽(HfSiON)等。但採用全新材料涉及到柵極材料的選擇，晶格常數的匹配及曝光蝕刻等一系列工藝集成問題，技術開發周期相對較長，不能立即滿足45納米技術的迫切需求。同時全新材料在技術上與以前工藝有較大差異，技術更新的成本過高。
[0006]另一大類仍沿用SiO2介質作為柵介質材料,通過向SiO2介質中摻入氮使之成為緻密的SiON柵介質來提高柵介質材料的介電係數。因為傳統SiO2柵介質的K值是3.9，而純的Si3N4的K值可達到7，通過增加摻雜氮的含量可以提高SiON柵介質的介電常數，此外氮原子的摻入還能有效的抑制硼等柵極摻雜原子在柵介質中的擴散。由於該方法仍採用SiO2作為柵介質的主體，因此與前期技術有良好的連續性和兼容性。
[0007]目前業界通常有三種主要的製備柵介質的方法可實現SiO2介質中的氮摻雜以形成SiON柵介質:
[0008]第一種方法是在SiO2介質的生長過程中通入NO等含氮氣體，從而在生長過程中直接摻入氮。但這種方法摻雜的氮均勻性很難控制，不能適應半導體生產的要求。
[0009]第二種方法是在SiO2介質生長完成後，採用在Ν0/Ν20等含氮氣體環境中進一步退火的辦法摻雜氮。這種方法摻入的氮原子容易聚積在SiO2介質和溝道的界面處，從而對溝道中載流子的遷移速度產生負面影響。
[0010]第三種方法是在SiO2介質生長結束後，通過等離子體注入技術進行氮摻雜。該方法摻入的氮原子濃度高，深度上主要分布在柵介質層的上表面而遠離SiO2/溝道界面，是目前半導體業界廣泛接受的提高柵介質層介電係數的方法。請參閱圖1，圖1為SiON柵介質的常規的製備方法的流程示意圖，其具體工藝由三步組成:
[0011]步驟LOl:採用原位水蒸汽氧化工藝(ISSG, In-SitU Steam Generation)在半導體襯底表面形成SiO2柵介質；
[0012]步驟L02:採用去稱等離子氮化工藝(DPN, Decoupled Plasma Nitridation)對柵介質進行氮的摻雜，從而使SiO2柵介質成為SiON柵介質；
[0013]步驟L03:對SiON柵介質進行氮化後退火工藝(PNA,Post Nitridation Anneal),從而修復介質中的等離子體損傷並穩定所摻雜的N。
[0014]在上述製備工藝中，由於柵介質層中摻入的氮原子濃度高且主要分布在柵介質材料的上表面，因此對後續PNA工藝的溫度、氣體氛圍和時間間隔必須嚴格控制，以防止柵介質材料中的本徵氧化層和有機吸附而對氮摻雜造成的影響；此外，PNA的高溫退火工藝既容易造成表面氮原子的揮發，又導致氮原子獲得能量而繼續擴散，造成部分氮原子聚積在Si02/Si界面處，從而對溝道中載流子的遷移速度產生負面影響。
[0015]因此，急需一種SiON柵介質的製備方法，從而提高所製備出的SiON柵介質的介電常數。
【發明內容】
[0016]為了克服上述問題，本發明旨在提供一種SiON柵介質的製備方法，不僅能夠有效控制SiON柵介質中氮的摻雜量，還能夠避免氮原子在SiON柵介質和溝道界面處的積聚，從而提高SiON柵介質的介電常數。
[0017]本發明提供了一種高介電SiON柵介質的製備方法，其包括:
[0018]步驟SOl:採用熱氧化和熱處理工藝在半導體襯底表面形成SiO2柵介質；
[0019]步驟S02:採用等離子體氮化工藝對所述SiO2柵介質進行氮的摻雜，從而使所述SiO2柵介質成為SiON柵介質；
[0020]步驟S03:採用純惰性氣體，對所述SiON柵介質進行高溫氮化處理，所採用的溫度不低於IOOO0C ；
[0021]步驟S04:採用氧化性氣體，對所述SiON柵介質進行低溫氧化處理，所採用的溫度不高於800°C。
[0022]優選地，所述步驟S03中，所述高溫氮化處理的溫度為1000°C -1100°C，處理時間為5-120秒。
[0023]優選地，所述步驟S03中，所述純惰性氣體為N2、Ar的一種或其混合物。
[0024]優選地，所述步驟S04中，所述低溫氧化處理的溫度為500°C -800°C，處理時間為5-120 秒。
[0025]優選地，所述步驟S04中，所述的氧化性氣體為02，或者N2O和H2的混合氣體，或者H2與O2的混合氣體。
[0026]優選地，所述的熱氧化和熱處理工藝包括:快速熱退火工藝和/或垂直爐管工藝。
[0027]優選地，所述的快速熱退火工藝包括:原位水蒸氣氧化工藝和/或快速熱氧化工藝。[0028]優選地，所述的原位水蒸氣氧化工藝包括採用N2O和H2作為反應氣體的N2O原位水蒸氣氧化工藝，和/或採用O2和H2作為反應氣體的O2原位水蒸氣氧化工藝。
[0029]優選地，所述步驟S02中，所述等離子體氮化工藝包括:去耦等離子體氮化工藝、和/或遠程等離子體氮化工藝、和/或垂直擴散設備的氮化工藝。
[0030]優選地，所述垂直擴散設備的氮化工藝採用的氣體包括NO，N2O或NH3。
[0031]本發明的高介電SiON柵介質的製備方法，對SiO2柵介質依次進行了氮的摻雜、高溫氮化處理和低溫氧化處理。首先，氮的摻雜過程，使氮原子代替了 SiO2柵介質中的部分O原子形成S1-N鍵，從而使SiO2柵介質初步具有一定的氮濃度，這樣就使得SiO2柵介質成為了 SiON柵介質；然後，在純惰性氣體的環境中，利用高溫氮化處理過程修復SiON柵介質中的晶格損傷，穩定所形成的S1-N鍵,從而使SiON棚介質中具有穩定的氣含量，提聞了 SiON柵介質的介電常數；最後，在氧化性氣體的環境中，利用低溫氧化處理過程，修復SiON柵介質和溝道界面，減小了氮原子在此界面處的積聚，從而減小了對溝道中載流子遷移速度的負面影響，進一步提高了 SiON柵介質的介電常數。並且，上述過程操作簡單，大大降低了工藝複雜度，提高了工藝效率。
【專利附圖】
【附圖說明】
[0032]圖1為SiON柵介質的常規的製備方法的工藝流程圖
[0033]圖2為本發明的一個較佳實施例的高介電SiON柵介質的製備方法的工藝流程圖【具體實施方式】
[0034]體現本發明特徵與優點的實施例將在後段的說明中詳細敘述。應理解的是本發明能夠在不同的示例上具有各種的變化，其皆不脫離本發明的範圍，且其中的說明及圖示在本質上當做說明之用，而非用以限制本發明。
[0035]以下結合附圖2，通過具體實施例對本發明的高介電SiON柵介質的製備方法作進一步詳細說明。其中，圖2為本發明的一個較佳實施例的高介電SiON柵介質的製備方法的工藝流程圖。需說明的是，附圖均採用非常簡化的形式、使用非精準的比例，且僅用以方便、明晰地達到輔助說明本發明實施例的目的。
[0036]請參閱圖2，本發明的本實施的高介電SiON柵介質的製備方法包括以下步驟:
[0037]步驟SOl:採用熱氧化和熱處理工藝在半導體襯底表面形成SiO2柵介質；
[0038]具體的，本實施例中，熱氧化和熱處理工藝可以但不限於採用快速熱退火工藝和/或垂直爐管工藝，例如，可以僅採用快速熱退火工藝(RTP, Rapid Thermal Process),還可以僅採用垂直爐管工藝(Furnace),還可以採用RTP和Furnace這兩個工藝。
[0039]本實施例中，RTP工藝可以但不限於為原位水蒸氣氧化工藝(ISSG, In-Situ SteamGeneration)和/或快速熱氧化工藝(RTO, Rapid Thermal Oxidation),例如,可以僅採用ISSG工藝，還可以僅採用RTO工藝，還可以採用ISSG和RTO這兩個工藝。
[0040]本實施例中，ISSG工藝可以但不限於為N2O ISSG工藝和/或O2ISSG工藝，其中，N2O ISSG工藝採用N2O和H2作為反應氣體，O2ISSG工藝採用O2和H2作為反應氣體。例如，可以僅採用N2O原位水蒸氣氧化工藝，也可以僅採用O2原位水蒸氣氧化工藝，還可以採用N2O原位水蒸氣氧化工藝和O2原位水蒸氣氧化工藝這兩個工藝。[0041]需要說明的是，本發明中，熱氧化和熱處理工藝可以在一個工藝過程中完成，例如，在單一的RTP或Furnace工藝中完成；也可以先進行熱氧化工藝，再進行熱處理工藝，例如，先採用RTP工藝完成熱氧化工藝，再採用Furnace工藝完成熱處理工藝。
[0042]本發明中的熱氧化和熱處理工藝的工藝參數比如溫度、反應氣體、反應壓強、功率等可以根據實際的工藝要求來設定，本發明對此不作任何限制。
[0043]在本實施例中，採用上述工藝過程在半導體襯底上形成的SiO2柵介質的化學性質穩定，且厚度均勻，該厚度的大小可以根據實際工藝要求來設定。
[0044]步驟S02:採用等離子體氮化工藝對SiO2柵介質進行氮的摻雜，從而使SiO2柵介質成為SiON柵介質；
[0045]具體的，本實施例中，氮化工藝可以但不限於為去耦等離子體氮化工藝(DPN，Decoupled Plasma Nitridation)、遠程等離子體氮化工藝(RPN, Remote PlasmaNitridation)、和/或垂直擴散設備的氮化工藝，例如，可以僅採用DPN工藝，也可以僅採用RPN工藝，還可以僅採用垂直擴散設備的氮化工藝。
[0046]在本實施例中，垂直擴散設備的氮化工藝採用的氣體可以但不限於包括Ν0，Ν20或
NH3。
[0047]本發明中的等離子體氮化工藝的工藝參數比如溫度、反應氣體、反應壓強、功率等可以根據實際的工藝要求來設定，本發明對此不作任何限制。
[0048]在等離子體氮化工藝中，Si02中的部分O原子被N原子取代形成S1-N鍵，從而使Si02柵介質成為SiN柵介質；氮化工藝結束後，SiN柵介質具有一定的氮濃度,氮濃度的大小可以由實際工藝要求來設定。
[0049]步驟S03:採用純惰性氣體，對SiON柵介質進行高溫氮化處理，所採用的溫度不低於 IOOO0C ；
[0050]具體的，本實施例中，高溫氮化處理的溫度可以但不限於為1000-1100°C，高溫氮化處理時間可以但不限於為5-120秒，純惰性氣體可以只有一種惰性氣體，也可以是混合惰性氣體，在本實施例中，純惰性氣體可以但不限於為N2、Ar的一種或其混合物。
[0051]在這裡，在純惰性氣體的環境下進行高溫氮化處理的過程中，純惰性氣體可以避免S1-N鍵中的N原子被O原子替代，純惰性氣體和高溫相結合的條件下能夠修復上述等離子體氮摻雜過程對柵介質造成的晶格損傷，使S1-N鍵趨於穩定，從而可以穩定上述步驟S02中形成的SiN柵介質中的氮濃度，避免在高溫下N揮發而造成氮濃度的減小，這樣，相對於常規的不在純惰性氣體中進行高溫氮化處理的工藝來說，本發明的高溫氮化處理工藝可以避免氮的損失，從而提高所形成的SiN柵介質的介電常數。
[0052]當然，在此高溫氮化處理過程中，氮原子不可避免的會遷移到柵介質和溝道的界面處，並在該界面處產生積聚，界面處氮原子的積聚會造成溝道載流子遷移率的下降，因此，在本發明的後續工藝過程中，需對此界面處進行修復處理，以降低氮原子的積聚。
[0053]步驟S04:採用氧化性氣體，對SiON柵介質進行低溫氧化處理，所採用的溫度不高於 800。。。
[0054]具體的，本實施例中，低溫氧化處理的溫度可以但不限於為500°C -800°C，處理時間可以但不限於為5-120秒，所採用的氧化性氣體可以但不限於為O2，或者N2O和H2的混合氣體，或者H2與O2的混合氣體[0055]這裡，在低溫氧化處理過程中，由於低溫環境中，氧化性氣體沒有足夠的能量將柵介質中的N置換出來，而氧化性氣體能夠將柵介質和溝道界面處的氮原子替換，從而修復界面處的缺陷，提高界面質量，這樣，可以進一步提高柵介質的介電常數。
[0056]綜上所述，本發明的高介電SiON柵介質的製備方法，通過將純惰性氣體和高溫環境相結合，對形成的SiON柵介質進行氮化處理，使S1-N鍵趨於穩定，避免了 N原子的揮發，穩定了 SiON柵介質中的N濃度，提高了 SiON柵介質的介電常數；再通過低溫氧化處理過程，在低溫下，利用氧化性氣體修復柵介質和溝道界面處的缺陷，避免了界面缺陷造成的載流子遷移率的下降，提高了界面質量，進一步提高了 SiON柵介質的介電常數；並且，本發明的方法相對於常規的高溫處理過程，降低了工藝操作複雜度，提高了工藝效率。
[0057]以上所述的僅為本發明的實施例，所述實施例並非用以限制本發明的專利保護範圍，因此凡是運用本發明的說明書及附圖內容所作的等同結構變化，同理均應包含在本發明的保護範圍內。
【權利要求】
1.一種高介電SiON柵介質的製備方法,其特徵在於,包括: 步驟SOl:採用熱氧化和熱處理工藝在半導體襯底表面形成SiO2柵介質； 步驟S02:採用等離子體氮化工藝對所述SiO2柵介質進行氮的摻雜，從而使所述SiO2柵介質成為SiON柵介質； 步驟S03:採用純惰性氣體，對所述SiON柵介質進行高溫氮化處理，所採用的溫度不低於 IOOO0C ； 步驟S04:採用氧化性氣體，對所述SiON柵介質進行低溫氧化處理，所採用的溫度不高於 800。。。
2.根據權利要求1所述的高介電SiON柵介質的製備方法，其特徵在於，所述步驟S03中，所述高溫氮化處理的溫度為1000°C -1100°C，處理時間為5-120秒。
3.根據權利要求1所述的高介電SiON柵介質的製備方法的製備方法，其特徵在於，所述步驟S03中，所述純惰性氣體為N2、Ar的一種或其混合物。
4.根據權利要求1所述的高介電SiON柵介質的製備方法的製備方法，其特徵在於，所述步驟S04中，所述低溫氧化處理的溫度為500°C _800°C，處理時間為5-120秒。
5.根據權利要求1所述的高介電SiON柵介質的製備方法的製備方法，其特徵在於，所述步驟S04中，所述的氧化性氣體為02，或者N2O和H2的混合氣體，或者H2與O2的混合氣體。
6.根據權利要求1所述的高介電SiON柵介質的製備方法，其特徵在於，所述的熱氧化和熱處理工藝包括:快速熱退火工藝和/或垂直爐管工藝。
7.根據權利要求6所述的高介電SiON柵介質的製備方法，其特徵在於，所述的快速熱退火工藝包括:原位水蒸氣氧化工藝和/或快速熱氧化工藝。
8.根據權利要求7所述的高介電SiON柵介質的製備方法，其特徵在於，所述的原位水蒸氣氧化工藝包括採用N2O和H2作為反應氣體的N2O原位水蒸氣氧化工藝，和/或採用O2和H2作為反應氣體的O2原位水蒸氣氧化工藝。
9.根據權利要求1所述的高介電SiON柵介質的製備方法，其特徵在於，所述步驟S02中，所述等離子體氮化工藝包括:去耦等離子體氮化工藝、和/或遠程等離子體氮化工藝、和/或垂直擴散設備的氮化工藝。
10.根據權利要求9所述的高介電SiON柵介質的製備方法，其特徵在於，所述垂直擴散設備的氮化工藝採用的氣體包括NO，N2O或NH3。
【文檔編號】H01L21/28GK103887162SQ201410117794
【公開日】2014年6月25日 申請日期:2014年3月27日 優先權日:2014年3月27日
【發明者】張紅偉 申請人:上海華力微電子有限公司