具有內嵌元件及電磁屏障的線路板的製作方法

2023-10-04 16:59:29 3

具有內嵌元件及電磁屏障的線路板的製作方法
【專利摘要】本發明提供了一種具有內嵌元件及電磁屏障的線路板。在本發明一優選實施例中，該具有內嵌元件及電磁屏障的線路板包括：屏蔽框、半導體元件、加強層、第一增層電路及具有屏蔽蓋的第二增層電路。第一及第二增層電路於相反垂直方向覆蓋半導體元件、屏蔽框及加強層，屏蔽框及屏蔽蓋通過第一增層電路而電性連接至半導體元件的至少一個接地接觸墊，且屏蔽框及屏蔽蓋可分別有效的作為位於加強層通孔中的半導體元件的水平及垂直電磁屏障。
【專利說明】具有內嵌元件及電磁屏障的線路板
【技術領域】
[0001]本發明是關於一種具有內嵌元件及電磁屏障的線路板，尤指一種適用於具有屏蔽框及屏蔽蓋的線路板，其中屏蔽框及屏蔽蓋可分別作為內嵌元件的水平及垂直屏障。
【背景技術】
[0002]半導體元件易受到電磁幹擾(EMI)或是其他內部元件幹擾，例如在操作高頻模式時的電容、感應、導電耦合。當半導體晶片為了微型化而與彼此緊密地設置時，這些不良幹擾的嚴重性可能會大幅上升。為了減少電磁幹擾，在某些半導體元件及模塊上可能需要屏障。
[0003]Bolognia等人的美國專利號8，102, 032、Pagaila等人的美國專利號8，105, 872、Fuentes等人的美國專利號8，093，691、Chi等人的美國專利號8，314，486及美國專利號8，349，658揭示用於半導體元件屏障的各種方法,包括金屬罐、線狀網(wire fences)、或球狀網(ball fences)。上述所有方法部設計用於組裝於基板及屏蔽材料(例如金屬罐、金屬膜、線狀或球狀網)上的元件，屏蔽材料都為外部添加的形式，其需要額外空間，因而增加半導體封裝的尺寸及額外耗費。
[0004]Ito等人的美國專利號7，929，313、美國專利號7，957，154及美國專利號8，168，893揭露一種使用位於樹脂層中的導電盲孔以形成電磁屏障層的方法，該電磁屏障層環繞用於容納內嵌半導體元件的凹陷部分。此種結構確保在小空間中內嵌元件的優異電性屏蔽，但導電盲孔的深度需要如同半導體元件的厚度，因此鑽孔及被覆孔洞時受到高縱橫比的限制，且僅能容納一些超薄的元件。此外，由於作為晶片放置區域的凹陷部分是在導電盲孔金屬化後形成，因為對準性差而造成半導體元件錯位，進而使此方法在大量製造時產量極低。

【發明內容】

[0005]本發明是有鑑於以上的情形而發展，其目的在於提供一種具有內嵌元件及電磁屏障的線路板，其可有效遮蔽內嵌元件免於受到電磁幹擾。據此，本發明提供一種線路板，其包括一半導體元件、一屏蔽框、一屏蔽蓋、一加強層、一第一增層電路、及選擇性地包含一第二增層電路。此外，本發明還提供另一種線路板，其包括一半導體元件、一屏蔽框、一加強
層、一第一增層電路、及具有一屏蔽蓋的一第二增層電路。
[0006]在一優選實施例中，該屏蔽框及該屏蔽蓋電性連接至該半導體元件的至少一個接地接觸墊，並可分別作為半導體元件的側向及垂直屏障。該屏蔽框側向覆蓋該半導體元件的外圍邊緣，並於側面方向於該半導體邊緣外側向延伸。該屏蔽蓋在該第二垂直方向覆蓋該半導體元件，該半導體元件及該屏蔽框延伸進入該加強層的一通孔。該第一增層電路及該第二增層電路分別在該第一及第二垂直方向覆蓋該半導體元件、該屏蔽框、及該加強層。
[0007]該半導體元件包含一主動面及與該主動面相反的一非主動面,該主動面上具有多個接觸墊，該半導體元件的該主動面面朝該第一垂直方向並背向該第二增層電或該屏蔽蓋，且該半導體元件的該非主動面面朝該第二垂直方向並朝向該第二增層電路或該屏蔽蓋。該半導體元件可貼附於該第一或第二增層電路或利用一黏著劑設置於該屏蔽蓋上。
[0008]該屏蔽框可自該屏蔽蓋或該第二增層電路的一絕緣層在該第一垂直方向延伸，或自該第一增層電路的一絕緣層在該第二垂直方向延伸。在任何情況下，該屏蔽框可接觸該第一增層電路及該第二增層電路，並位於該第一增層電路及該第二增層電路、或該第一增層電路及該屏蔽蓋之間。此外，該屏蔽框可經由該第一增層電路而電性連接至該半導體元件的至少一個接地接觸墊，且具有各種形式以減少半導體元件的側面電磁幹擾(EMI)。舉例而言，該屏蔽框可包含一連續或不連續的金屬條板、或一金屬突柱陣列，以提供半導體元件的側面電磁幹擾(EMI)遮蔽效果。為了提供有效的側面電磁幹擾(EMI)屏障，該屏蔽框優選自該屏蔽蓋或該第二增層電路，且至少延伸至與該半導體元件的該主動面的周長重合，或自該第一增層電路至少延伸至與該半導體元件的該非主動面的周長重合。例如，該屏蔽框優選為於該第一垂直方向延伸超過該半導體元件的該主動面，並於該第二垂直方向至少延伸至與該半導體元件的該非主動面的周長重合。或者，該屏蔽框可於該第二垂直方向延伸超過該半導體元件的該非主動表面，且於該第一垂直方向至少延伸至與該半導體元件的該主動面的周長重合。根據該線路板中該半導體元件貼附於該第一增層電路的一方面，該屏蔽框優選於該第一垂直方向延伸超過該半導體兀件的該主動面，且於該第二垂直方向與該半導體元件的該非主動面共平面或延伸超過該半導體元件的該非主動面。相同地，根據該線路板中該半導體元件貼附於該第二增層電路或屏蔽蓋的另一方面，該屏蔽框優選於該第二垂直方向延伸超過該半導體元件的該非主動面，且於該第一垂直方向與該半導體元件的該主動面共平面或延伸超過該半導體元件的該主動面。據此，該屏蔽框完全覆蓋該半導體元件的側表面，可減少側面的電磁幹擾。此外，該屏蔽框可作為該半導體元件的一配置導件，其靠近該半導體元件的外圍邊緣以避免該半導體元件的側向位移。該半導體元件與該屏蔽框間的間隙優選於約0.001至I毫米的範圍內。並且，該屏蔽框可更靠近該加強層的該通孔並側向對齊該加強層的該通孔，以避免該加強層的側向位移。相同地，該加強層的該通孔與該屏蔽框間的間隙優選於約0.001至I毫米的範圍內。
[0009]該屏蔽蓋於該第二垂直方向對準並覆蓋該半導體元件，且可經由該第一增層電路而電性連接至該半導體元件的至少一個接地接觸墊。該屏蔽蓋可為一連續的金屬層，且為了提供有效的垂直EMI屏障，優選是至少側向延伸至與該半導體元件的周長重合。舉例而言，該屏蔽蓋可於該側面方向側向延伸至與該半導體元件的外圍邊緣共平面，或該屏蔽蓋向外側向延伸超過該半導體元件的外圍邊緣甚至側向延伸至該線路板的外圍邊緣。據此，該屏蔽蓋是於該第二垂直方向完全覆蓋該半導體元件，可減少垂直的電磁幹擾。與該第一增層電路保持距離的該屏蔽蓋可通過該屏蔽框而電性連接至該第一增層電路，其中該屏蔽框電性連接至該第一增層電路。例如，根據該線路板中該屏蔽框自該屏蔽蓋延伸的一方面，該屏蔽框接觸該屏蔽蓋並可提供該屏蔽蓋與該第一增層電路間的電性連接。至於根據該線路板中該屏蔽框通過該第二增層電路的一絕緣層與該屏蔽蓋保持距離的另一方面，該屏蔽蓋可通過該第二增層電路的導電盲孔或導電溝而電性連接至該屏蔽框，進而使該屏蔽框可提供該屏蔽蓋與該第一增層電路間的電性連接。並且，該屏蔽蓋可經由一或多個被覆穿孔而電性連接至該第一增層電路，該被覆穿孔延伸穿過該加強層。例如，在一第一端的該被覆穿孔可延伸至該第一增層電路並電性連接至該第一增層電路，且在一第二端的該被覆穿孔可延伸至該屏蔽蓋並電性連接至該屏蔽蓋。因此，該被覆穿孔可提供該屏蔽蓋及該第一增層電路間的電性連接。
[0010]該加強層可延伸至該線路板的外圍邊緣，並可為具有內嵌單層導線或多層導線的單層結構或多層結構，例如多層電路板。該加強層可由如樹脂層壓體、或銅箔層壓板的有機材料所製成。該加強層可由陶瓷、或其他無機材料所製成，如氧化鋁(Al2O3)、氮化鋁(AlN)、氮化矽(SiN)、矽(Si)、玻璃等。
[0011]該第一增層電路於該第一垂直方向覆蓋該半導體元件、該屏蔽框及該加強層，並可包含一第一絕緣層及一或多個第一導線。例如，該第一絕緣層於該第一垂直方向覆蓋該半導體元件、該屏蔽框及該加強層，並可延伸至該線路板的外圍邊緣，以及該第一導線自該第一絕緣層於該第一垂直方向延伸。該第一絕緣層可包含第一盲孔，其設置於鄰接該半導體元件的該接觸墊。一或多個第一導線自該第一絕緣層於該第一垂直方向延伸，並於該第一絕緣層上側向延伸，且於該第二垂直方向延伸進入該第一盲孔以形成第一導電盲孔，因而提供該半導體元件的單一接觸墊的信號路由，且提供該半導體元件的接地接觸墊的接地。此外，該第一絕緣層可包括一或多個額外的第一盲孔，其設置於鄰接該屏蔽框的選定部位。該第一導線可更於該第二垂直方向延伸進入額外的第一盲孔，以形成一或多個額外的第一導電盲孔，且電性接觸該屏蔽框，因而提供半導體元件的接地接觸墊與該屏蔽框間的接地。簡單來說，該第一增層電路通過該第一導電盲孔而電性連接至該半導體元件的接觸墊，以提供該半導體元件的信號路由及接地，並可經由該額外的第一導電盲孔還電性連接至該屏蔽框，以提供該屏蔽框的接地。由於該第一導線可直接接觸該半導體元件的該接觸墊及該屏蔽框，該半導體元件及該第一增層電路間、及該屏蔽框與該第一增層電路間的電性連接可不含焊料。該第一導線也可直接接觸該加強層，用以電性連接至設置於其上的無源元件(如薄膜電晶體或電容體)。若有進一步的信號路由的需求，該第一增層電路可更進一步的包括額外的介電層、額外的盲孔層、以及額外的導線層。
[0012]根據該線路板中該半導體元件設置於該屏蔽蓋上的一方面，可選擇性地提供該第二增層電路，且其於該第二垂直方向覆蓋該屏蔽蓋及該加強層。就此而言，該第二增層電路可包括一第二絕緣層及一或多個第二導線。例如，該第二絕緣層於該第二垂直方向覆蓋該屏蔽蓋及該加強層，並可延伸至該線路板的外圍邊緣，以及該第二導線自該第二絕緣層朝該第二垂直方向延伸，並於該第二絕緣層上側向延伸。該第二絕緣層可包括一或多個第二盲孔，其設置於鄰接該屏蔽蓋的選定部位。該第二導線更可於該第一垂直方向延伸進入第二盲孔，以形成一或多個第二導電盲孔，因而提供該遮蔽蓋的電性連接。至於根據該線路板中該屏蔽蓋內建於該第二增層電路中的另一方面，該第二增層電路於該第二垂直方向覆蓋該半導體元件、該屏蔽框及該加強層，並可包括一第二絕緣層、該屏蔽蓋及選擇性地包括第二導線。舉例而言，該第二絕緣層於該第二垂直方向覆蓋該半導體元件、該屏蔽框及該加強層，並可延伸至該線路板的外圍邊緣，且該屏蔽蓋及該第二導線自該第二絕緣層於該第二垂直方向自該第二絕緣層延伸，且於該第二絕緣層上側向延伸。該第二絕緣層可包括一或多個第二盲孔或溝孔，其設置於鄰接該屏蔽框的選定部位，並可被金屬化以形成一或多個第二導電盲孔或導電溝。據此，該屏蔽蓋可通過該屏蔽框及該第二導電盲孔或導電溝，而電性連接至第一增層電路以用於接地。若需要進一步的信號路由，該第二增層電路可包括額外的介電層、額外的盲孔層、及額外的導線層。[0013]本發明的線路板可還包括一或多個被覆穿孔，其延伸穿過該加強層。該被覆穿孔可提供該第一增層電路及該第二增層電路間的電性連接。舉例而言，位於一第一端的該被覆穿孔可延伸並電性連接至該第一增層電路的一外導電層或一內導電層，且位於一第二端的該被覆穿孔可延伸並電性連接至該第二增層電路的一外或內導電層或該屏蔽蓋。或者，位於一第一端的該被覆穿孔可延伸並電性連接至位於該加強層的一第一表面上的一第一圖案化線路層，該加強層通過一第一導電盲孔而電性連接至該第一增層電路。同理，位於第二端的該被覆穿孔可延伸至並電性連接至位於該加強層的一第二表面上的一第二圖案化線路層，該加強層通過一第二導電盲孔而電性連接至該第二增層電路。因此，該被覆穿孔可提供用於信號路由或接地的垂直方向的電性連接。
[0014]該第一及該第二增層電路的該最外層導線可分別包括一或多個第一及第二內連接墊，以提供電性接觸至電子元件，例如半導體晶片、塑料封裝或另一半導體組件。該第一內連接墊可包括面朝該第一垂直方向的一外露的接觸表面，同時該第二內連接墊可包括面朝該第二垂直方向的一外露的接觸表面。因此，該線路板可包括電性接點(例如該第一內連接墊以及該第二內連接墊)，其電性連接彼此並位於面朝相反垂直方向的相反表面，使該線路板能夠堆疊，且電子元件可利用各種連接媒介電性連接至該線路板，連接媒介包括打線或焊錫凸塊作為電性接點。
[0015]本發明還提供了一種三維堆疊模塊，其中各自具有內嵌元件及電磁屏障的多個線路板利用分別位於兩相鄰線路板間的內介電層，以背對背(back-to-back)或面對背(face-to-back)的方式堆疊,並通過一或多個被覆穿孔與彼此電性連接。
[0016]本發明具有多項優點，其中，該加強層可提供該增層電路的一機械性支撐。該屏蔽框及該屏蔽蓋可分別作為該半導體元件的水平及垂直EMI屏障，以降低電磁幹擾。該半導體元件的接地接觸墊與該屏蔽框/屏蔽蓋間的電性連接可經由該增層電路提供，以提供嵌埋於該線路板中的該半導體元件的有效的電磁屏障效果。因該增層電路的高路由選擇能力(routing capability),該增層電路可提供信號路由並利於展現高1/0值以及高性能。此夕卜，該屏蔽框可準確地限制該半導體元件的放置位置，以避免因該半導體元件的橫向位移導致該半導體元件以及該增層電路間的電性連接錯誤，進而大幅度的改善了產品良率。該線路板及使用其的該堆疊模塊的可靠度高、價格低廉、且非常適合大量製造生產。
[0017]本發明的上述及其他特徵與優點將於下文中通過各種優選實施例進一步加以說明。
【專利附圖】

【附圖說明】
[0018]參考隨附附圖，本發明可通過下述優選實施例的詳細敘述更加清楚明了。
[0019]圖1-8為本發明一優選實施例的線路板的製造方法剖視圖，其中該線路板包含一半導體元件、一屏蔽框、一加強層及雙增層電路；其中圖2A為圖2的俯視圖，以及圖2B及圖2C分別為該屏蔽框的其他參考樣式的俯視圖。
[0020]圖9-14為本發明另一優選實施例的另一線路板的製造方法剖視圖，其中該線路板包含一屏蔽蓋，其通過導電溝電性連接至一屏蔽框；其中圖13A為圖13的仰視圖。
[0021]圖15-17為本發明再一優選實施例的再一線路板的製造方法剖視圖，其中該線路板包含用於該屏蔽蓋的接地的被覆穿孔。[0022]圖18-21為本發明又一優選實施例的又一線路板的製造方法剖視圖，其中該線路板中的雙增層電路包含額外絕緣層及導線，並通過被覆穿孔以與彼此電性連接。
[0023]圖22-28為本發明一優選實施例的線路板的另一製造方法剖視圖，其中該線路板包含一屏蔽蓋、一屏蔽框、一半導體兀件、一加強層、一增層電路、多個端子及被覆穿孔。
[0024]圖29-34為本發明另一優選實施例的另一線路板的製造方法剖視圖，其中該線路板包含一屏蔽蓋、一屏蔽框、一半導體兀件、一加強層、雙增層電路及多個被覆穿孔。
[0025]圖35-42為本發明再一優選實施例的再一線路板的製造方法剖視圖，其中該線路板包含一屏蔽蓋，該屏蔽蓋插入於該加強層的該通孔中。
[0026]圖43-45為本發明一優選實施例的一三維堆疊模塊的製造方法剖視圖，該模塊包含多個線路板，其以面對背形式堆疊而成。
[0027]圖46-48為本發明另一優選實施例的另一三維堆疊模塊的製造方法剖視圖，該模塊包含多個線路板，其以背對背形式堆疊而成。
[0028]【符號說明】
[0029]100，110，120，130，140，200，300，400，500，600，700 線路板;
[0030]11，22 金屬層；121 開口；
[0031]114屏蔽框；13介電層；
[0032]15支撐板； 16，18黏著劑；
[0033]21』第一被覆層；22』第二被覆層；
[0034]201第一增層電路；202第二增層電路；
[0035]203增層電路；211第一絕緣層；
[0036]213第一盲孔；215第一導線；
[0037]217第一導電盲孔；221第二絕緣層；
[0038]222溝孔；223第二盲孔；
[0039]224屏蔽蓋；226端子；
[0040]227第二導電盲孔；228導電溝；
[0041]231第三絕緣層；233第三盲孔；
[0042]235第三導線；241第四絕緣層；
[0043]245第四導線；261內介電層；
[0044]31半導體元件；311主動面；
[0045]312接觸墊；313非主動面；
[0046]41加強層；411通孔；
[0047]501 填充劑；511，512 穿孔；
[0048]513，514 連接層；515，516 被覆穿孔。
【具體實施方式】
[0049]在下文中，將提供實施例以詳細說明本發明的實施方面。本發明的其他優點以及功效將通過本發明所揭露的內容而更為顯著。應當注意的是，這些隨附附圖為簡化的附圖，附圖中所示的組件數量、形狀、以及大小可根據實際條件而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面的實踐或應用，且不背離本發明所定義的精神與範疇的條件下，可進行各種變化以及調整。
[0050][實施例1]
[0051]圖1-8為本發明一實施例的線路板的製造方法剖視圖，其中該線路板包含一半導體元件、一屏蔽框、一加強層及雙增層電路。
[0052]如圖8所示，線路板100包含半導體元件31、屏蔽框114、加強層41、第一增層電路201、及第二增層電路202。半導體元件31包含主動面311、與主動面311相反的非主動面313、及於主動面311的接觸墊312。第一增層電路201包含第一絕緣層211及第一導線215，並通過第一導電盲孔217而電性連接至半導體元件31及屏蔽框114。第二增層電路202包含第二絕緣層221、屏蔽蓋224及第二導電盲孔227，並通過第二導電盲孔227而電性連接至屏蔽框114。屏蔽框114於向上方向自第一增層電路201的第一絕緣層211延伸，並側向覆蓋且靠近半導體元件31的外圍邊緣。第二增層電路202的屏蔽蓋224於第二絕緣層221上側向延伸，並於向上方向覆蓋半導體元件31。屏蔽框114及半導體元件31對準加強層41的通孔411並延伸至加強層41的通孔411中。
[0053]圖1以及圖2為根據本發明的一優選實施方面中，在一介電層上形成一屏蔽框的製造方法剖視圖，且圖2A為圖2的俯視圖。
[0054]圖1為一層壓基板的剖面圖，該層壓基板包括金屬層11、介電層13、以及支撐板
15。金屬層11為厚度為100微米的銅層，然而，金屬層11也可為各種金屬材料，並不受限於銅層。此外，金屬層11可通過各種技術而被沉積於介電層13上，包括層壓、電鍍、無電電鍍、蒸鍍、濺射及其組合以沉積單層或多層的結構，且其厚度優選為5至200微米的範圍內。
[0055]介電層13通常為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，且具有50微米的厚度。在此實施方面中，介電層13介於金屬層11以及支撐板15之間。然而，支撐板15在某些方面下可被省略。支撐板15通常由銅所製成，但銅合金或其他材料都可被使用，支撐板15的厚度可於25至1000微米的範圍內，而以工藝以及成本作為考慮，其優選為35至100微米的範圍內。在此實施方面中，支撐板15為厚度35微米的銅板。
[0056]圖2以及圖2A分別為屏蔽框114形成於介電層13上的結構剖視圖以及俯視圖。屏蔽框114可通過光刻法以及溼式刻蝕法移除金屬層11的選定部位而形成。或者，在部分實施方面中，在介電層13上提供一不具有金屬層11的層壓基板，屏蔽框114可通過各種技術直接圖案化而沉積於介電層13上，各種技術包括電鍍、無電電鍍、蒸鍍、濺射及其組合。在附圖中，屏蔽框114由矩形陣列的多個金屬突柱所組成，且與隨後設置於介電層13上的半導體元件的四個側表面相符。然而，屏蔽框114的形式並不受限於此，且可為提供隨後設置於屏蔽框114中的半導體元件所需的側面電磁屏障效果的任何圖案。
[0057]圖2B及圖2C分別為該屏蔽框114的其他多種參考樣式的俯視圖。例如，屏蔽框114可由兩個矩形陣列的不連續的金屬條板(如圖2B所示)或多個金屬突柱(如圖2C所示)所組成。外矩形陣列的條板或突柱對應至內矩形陣列的兩相鄰條板或突柱間的間隔，並側向覆蓋內矩形陣列的兩相鄰條板或突柱間的間隔。據此，內、及外矩形陣列的組合可提供側面的電磁屏障效果。
[0058]圖3為使用黏著劑16將半導體元件31設置於介電層13上的結構剖視圖。半導體元件31包含主動面311、與主動面311相反的非主動面313、以及位於主動面311的多個接觸墊312。以主動面311面朝介電層31將半導體元件31設置於介電層13上，其中介電層13被視為第一增層電路的第一絕緣層211。在此圖中，屏蔽框114側向覆蓋半導體元件31的側表面，並於向上方向與半導體元件31的非主動表面313共平面。並且，在一些實施方面中，屏蔽框114可延伸超過半導體元件31的非主動面313。此外，為了提供有效的側面EMI屏障，屏蔽框114優選為自第一絕緣層211至少向上延伸至與半導體元件31的非主動面311的周長重合。
[0059]此外，屏蔽框114也可作為半導體元件31的配置導件，因而半導體元件31準確地放置於一預定位置。由於半導體元件31下的黏著劑16低於屏蔽框114，屏蔽框114可避免因黏著劑固化時半導體元件31的任何不必要位移，屏蔽框114靠近半導體元件31的外圍邊緣，並側向對準半導體元件31的外圍邊緣。優選地，半導體元件31與屏蔽框114間的間隙優選於約0.001至I毫米的範圍內。
[0060]圖4及圖5為將加強層41層疊至第一絕緣層211上的流程剖視圖。半導體元件31及屏蔽框114對準加強層41的通孔411並插入加強層41的通孔411，且加強層41層疊至第一絕緣層211上。通孔411由雷射切割貫穿加強層41，也可通過其他如衝壓及機械鑽孔的技術形成。加強層41繪示為厚度約100微米的樹脂層壓板。
[0061]圖6為將第二絕緣層221及金屬層22於向上方向層疊至屏蔽框114、半導體元件31及加強層41的結構剖視圖。第二絕緣層221位於金屬層22及屏蔽框114之間、金屬層22及半導體元件31之間、以及金屬層22及加強層41之間。第二絕緣層221可為環氧樹月旨、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，且具有50微米的厚度。優選地，第一絕緣層211及第二絕緣層221為相同材料。金屬層22繪示為厚度17微米的銅層。在壓力及熱作用下，第二絕緣層221熔化並通過對金屬層22施加向下壓力或/及對支撐板15施加向上壓力而壓合。在第二絕緣層211及金屬層22層疊至屏蔽框114、半導體元件31及加強層41之後，固化第二絕緣層211。據此，如圖6所示，固化的第二絕緣層221以提供金屬層22及屏蔽框114之間、金屬層22及半導體元件31之間、及金屬層22及加強層41之間的穩固地機械式連接。
[0062]圖7為具有第一盲孔213及第二盲孔223的結構剖視圖。第一盲孔213延伸穿過支撐板15、第一絕緣層211及黏著劑16，並於向下方向顯露半導體元件31的接觸墊312及屏蔽框114的選定部位。第二盲孔223延伸穿過金屬層22及第二絕緣層221，並於向上方向顯露屏蔽框114的選定部分。第一盲孔213及第二盲孔223可通過各種技術形成，其包括雷射鑽孔、等離子體刻蝕及光刻技術，且通常具有50微米的直徑。可使用脈衝雷射提高雷射鑽孔效能，或者，可使用金屬掩模以及雷射束。舉例來說，可先刻蝕銅板以製造一金屬窗口後再照射雷射束。
[0063]請參照圖8，經由沉積第一被覆層21』於支撐板15上並沉積進入第一盲孔213，接著圖案化支撐板15及其上的第一被覆層21』，以於第一絕緣層211上形成第一導線215。或者，在一些實施方面中，提供一不含支撐板15的層壓基板，可直接金屬化第一絕緣層211以形成第一導線215。第一導線215於向下方向自第一絕緣層211延伸，於第一絕緣層211上側向延伸，且於向上方向延伸進入第一盲孔213，以形成與接觸墊312及屏蔽框114直接接觸的第一導電盲孔217。因此，第一導線215可提供半導體元件31的信號路由、及半導體元件31的接地接觸墊及屏蔽框114間的接地。
[0064]同樣如圖8所示，經由於金屬層22上沉積第二被覆層22』並沉積進入第二盲孔223，以形成與屏蔽框114及屏蔽蓋224電性接觸的第二導電盲孔227，使屏蔽蓋224與屏蔽框114電性連接。相同地，當沒有金屬層22層疊在第二絕緣層221上時，第二絕緣層221也可直接被金屬化，以形成與屏蔽框114電性連接的屏蔽蓋224。屏蔽蓋224於向上方向自第二絕緣層221延伸，於第二絕緣層221上側向延伸，以及通過第二導電盲孔227、屏蔽框114及第一導線215而電性連接至半導體元件31的接地接觸墊。優選地，屏蔽蓋224向外側向延伸超過半導體元件31的外圍邊緣，至少與屏蔽框114的外側邊緣的周長重合。在此實施例中，屏蔽蓋224繪示為一連續的金屬層，並側向延伸至線路板的外圍邊緣。
[0065]優選地，第一被覆層21』及第二被覆層22』為同時以相同方式沉積相同材料且具有相同厚度。第一被覆層21』及第二被覆層22』可通過各種技術沉積形成單層或多層結構，其包括電鍍、無電電鍍、蒸鍍、濺射及其組合。舉例來說，沉積被覆層是首先通過將該結構浸入活化劑溶液中，使絕緣層與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層作為晶種層，然後以電鍍方式將所需厚度的第二銅層形成於晶種層上。或者，在晶種層上沉積電鍍銅層前，該晶種層可通過濺射方式形成如鈦/銅的晶種層薄膜。一且達到所需的厚度，即可使用各種技術圖案化被覆層以形成第一導線217，其包括溼刻蝕、電化學刻蝕、雷射輔肋刻蝕及其與刻蝕掩膜(圖未示)的組合，以分別定義出第一導線217。
[0066]為了便於說明，支撐板15以及第一被覆層21』以單一層表示，由於銅為同質被覆，金屬層間的界線(均以虛線繪示)可能不易察覺甚至無法察覺，同理，金屬層22及第二被覆層22』以單一層表示。然而第一被覆層21』與第一絕緣層211之間、及第二被覆層22』與第二絕緣層221之間的界線則清楚可見。
[0067]據此，如圖8所示，完成的線路板100包含屏蔽框114、半導體元件31、加強層41及雙增層電路201，202。在圖示中，第一增層電路201包含第一絕緣層211即第一導線215，同時第二增層電路202包含第二絕緣層221、屏蔽蓋224及第二導電盲孔227。第一導線215於向上方向延伸進入第一盲孔213，以形成與接觸墊312及屏蔽框114電性連接的第一導電盲孔217。屏蔽蓋224經由與屏蔽框114及屏蔽蓋224盲接接觸的第二導電盲孔227進而電性連接至屏蔽蓋224。因此，屏蔽框114及屏蔽蓋224可通過增層電路201、202電性連接至半導體元件31的接地接觸墊，並作為半導體元件31的水平及垂直的EMI屏障。
[0068][實施例2]
[0069]圖9-14為本發明另一優選實施例的另一線路板的製造方法剖視圖，其中該線路板包含一屏蔽蓋，其通過導電溝電性連接至一屏蔽框；其中圖13A為圖13的仰視圖。
[0070]為了簡要說明的目的，在實施例1中的任何敘述可合併至此處的相同應用部分，且不再重複相同敘述。
[0071]圖9是由圖1-3所示的相同步驟所製造的結構，除了以非主動面313面對介電層13將半導體元件31設置於介電層13上。在此圖中，屏蔽框114側向覆蓋半導體元件31的側表面，並於向上方向與半導體元件31的主動面311共平面。並且，在部分實施方面中，屏蔽框114可延伸超過半導體元件31的主動面311。此外，為了提供有效的側面EMI屏障，屏蔽框114優選自介電層13向外延伸，且至少與半導體元件31的主動面311的周長重合。
[0072]圖10及圖11顯示將加強層41設置於介電層13上的流程剖視圖。半導體元件31及屏蔽框114對準加強層41的通孔411並插入加強層41的通孔411，且加強層41利用接觸加強層41及介電層13的黏著劑18而設置於介電層13上。據此，如圖11所示，黏著劑18提供加強層41及介電層13間的穩固機械性結合。在此實施例中，加強層41繪示為一陶瓷板，並於向上方向與屏蔽框114及半導體元件31共平面。
[0073]半導體元件31通過屏蔽框114而與通孔411的內壁保持距離。在此圖中，屏蔽框114也靠近通孔411的內壁，並側向對準通孔411的內壁，進而在黏著劑18完全固化前避免加強層41的任何不必要位移。優選地，屏蔽框114及加強層41間的間隙於約0.001至I毫米的範圍內。
[0074]圖12為將第一絕緣層211及金屬層21於向上方向層疊至屏蔽框114、半導體元件31及加強層41上的結構剖視圖。第一絕緣層211熔化並通過施加壓力及熱而壓合，然後固化以提供金屬層21及屏蔽框114間、金屬層21及半導體元件間、及金屬層21及加強層41間的穩固機械性連接。
[0075]圖13及圖13A分別為具有第一盲孔213及溝孔222的結構剖視圖及仰視圖。第一盲孔213延伸穿過第一絕緣層211及金屬層21，以於向上方向顯露半導體元件31的接觸墊312及屏蔽框114的選定部分。溝孔222延伸穿過支撐板15及作為第二絕緣層221的介電層13,以於向下方向顯露屏蔽框114的選定部分。如圖13A所不,溝孔222通過機械性切割，沿著對準屏蔽框114的四面的切割線而穿過支撐板15及第二絕緣層221所形成。
[0076]請參照圖14，經由於金屬層21上沉積第一被覆層21』並沉積進入第一盲孔213，然後圖案化金屬層21及其上的第一被覆層21，，以於第一絕緣層211上形成第一導線215。第一導線215是於向上方向自第一絕緣層211延伸，於第一絕緣層211上側向延伸，並於向下方向延伸進入第一盲孔213，以形成與接觸墊312及屏蔽框114直接接觸的第一導電盲孔217。
[0077]圖14也顯示屏蔽蓋224與屏蔽框114電性連接，其經由在支撐板15上沉積第二被覆層22』並沉積進入溝孔222，以形成與屏蔽框114及屏蔽蓋224電性接觸的導電溝228。屏蔽蓋224於向下方向自第二絕緣層221延伸，於第二絕緣層221上側向延伸，並通過導電溝228、屏蔽框114及第一導線215而電性連接至半導體元件31的接地接觸墊。
[0078]據此，如圖14所示，完成的線路板200中，通過導電溝228而電性連接屏蔽框114與屏蔽蓋224。在此圖中，第一增層電路201是於向上方向覆蓋屏蔽框114、半導體元件31及加強層41，並包含第一絕緣層211及第一導線215，同時第二增層電路202於向下方向覆蓋屏蔽框114、半導體元件31及加強層41，並包含第二絕緣層221、屏蔽蓋224及導電溝228。第一增層電路201經由第一導線215提供半導體元件31的信號路由，並作為水平屏障的屏蔽框114的接地。第二增層電路202通過導電溝228提供屏蔽蓋228作為半導體元件31的垂直屏障，以及作為屏蔽框114及屏蔽蓋224間的接地。
[0079][實施例3]
[0080]圖15-17為本發明再一優選實施例的再一線路板的製造方法剖視圖，其中該線路板包含用於該屏蔽蓋的接地的被覆穿孔。
[0081]為了簡要說明的目的，在上述實施例中的任何敘述可合併至此處的相同應用部分，且不再重複相同敘述。
[0082]圖15是以圖1-6所示的相同步驟所形成的結構。
[0083]圖16是具有第一盲孔213及穿孔511的結構剖視圖。第一盲孔213延伸穿過支撐板15、第一絕緣層211及黏著劑16，以顯露接觸墊312及屏蔽框114的選定部位。穿孔511於垂直方向延伸穿過支撐板15、第一絕緣層211、加強層41、第二絕緣層221及金屬層
22。穿孔511可通過機械性鑽孔而形成，也可經由其他技術如雷射鑽孔以及溼式或非溼式的等離子體刻蝕而形成。
[0084]請參照圖17，經由於支撐板15上沉積第一被覆層21'及沉積進入第一盲孔213，然後圖案化支撐板15及其上的第一被覆層21，，以於第一絕緣層211上形成第一導線215。第一導線215自第一絕緣層211朝向下方向延伸，於第一絕緣層211上側向延伸，並於向上方向延伸進入第一盲孔213，以形成與接觸墊312及屏蔽框114直接接觸的第一導電盲孔217。
[0085]圖17也顯示屏蔽蓋224與第一導線215電性連接，其是經由於金屬層22上沉積第二被覆層22'、及在穿孔511中沉積連接層513，以提供電性接觸屏蔽蓋224及第一導線215的被覆穿孔515。在此圖中，連接層513為中空管柱，其於垂直方向覆蓋穿孔511的側壁並垂直延伸，以電性連接屏蔽蓋224至第一導線215，並且可選擇性地添加一絕緣填充劑至穿孔511中的剩餘空間。或者，連接層513可充滿穿孔511，在此狀況下，被覆穿孔515是一金屬管柱，並在穿孔511中不具有絕緣填充劑的空間。優選地，第一被覆層21'、第二被覆層22'、及連接層513為使用相同方法同時沉積相同材料並具有相同厚度。
[0086]據此，如圖17所示，完成的線路板300包含屏蔽框114、半導體元件31、加強層41、第一增層電路201、第二增層電路202及被覆穿孔515。在此圖中，第一增層電路201包含第一絕緣層211及第一導線215，同時第二增層電路202包含第二絕緣層221及屏蔽蓋224。被覆穿孔515基本上由加強層41及雙增層電路201、202共享，並於垂直方向延伸穿過加強層41、第一絕緣層211及第二絕緣層221，以提供屏蔽蓋224及第一導線215間的電性連接。屏蔽框114側向覆蓋半導體元件31並封閉半導體元件31，以及經由第一導線215而與半導體元件31的接地接觸墊電性連接，以作為半導體元件31的水平屏障。屏蔽蓋224於向上方向覆蓋半導體元件31，並經由被覆穿孔515及第一導線215而與半導體元件31的接地接觸墊電性連接，以作為半導體元件31的垂直屏障。
[0087][實施例4]
[0088]圖18-21為本發明又一優選實施例的又一線路板的製造方法剖視圖，其中該線路板中的雙增層電路包含額外絕緣層及導線，並通過被覆穿孔以與彼此電性連接。
[0089]為了簡要說明的目的，在上述實施例中的任何敘述可合併至此處的相同應用部分，且不再重複相同敘述。
[0090]圖18為使用圖15-17所示的相同步驟所製造出的結構剖視圖，除了更形成穿過金屬層22及第二絕緣層221的第二盲孔223，然後更在第二盲孔223中沉積第二被覆層22'，以提供第二導電盲孔227，並一併圖案化金屬層22以定義屏蔽蓋224及第二導線225。此夕卜，使用絕緣填充劑501填充穿孔511中的剩餘空間。
[0091]圖19為具有第三絕緣層231及第四絕緣層241的結構剖視圖。第三絕緣層231於向下方向覆蓋第一絕緣層211及第一導線215。第四絕緣層241於向上方向覆蓋第二絕緣層221、屏蔽蓋224及第二導線225。
[0092]圖20為具有第三盲孔233及穿孔512的結構剖視圖。第三盲孔233延伸穿過第三絕緣層231並對準第一導線215的選定部位。穿孔512於垂直方向延伸穿過第四絕緣層241、第二導線225、第二絕緣層221、加強層41、第一絕緣層221、第一導線215及第三絕緣層 231。
[0093]參照圖21，第三導線235及第四導線245經由金屬沉積及圖案化而分別形成於第三及第四絕緣層231，241上。第三導線235自第二絕緣層231朝向下方向延伸，在第三絕緣層231上側向延伸，並於向上方向延伸進入第三盲孔233並於向上方向延伸進入第三盲孔233，以形成與第一導線215電性接觸的第三導電盲孔237。第四導線245是於向上方向自第四絕緣層241延伸，並於第四絕緣層241上側向延伸。並且，在穿孔512的內壁上形成連接層514，以提供被覆穿孔516。
[0094]據此，如圖21所示，完成的線路板400包含屏蔽框114、半導體元件31、加強層41、雙增層電路201、202及被覆穿孔515、516。在此圖中，第一增層電路201包含第一絕緣層211、第一導線215、第三絕緣層231及第三導線235，同時，第二增層電路202包含第二絕緣層221、屏蔽蓋224、第二導電盲孔227、第二導線225、第四絕緣層241及第四導線245。被覆穿孔515、516基本上由加強層41、第一增層電路201及第二增層電路202共享。半導體元件31貼附於第一絕緣層211上，並由屏蔽框114密封，屏蔽框114是於向上方向自第一絕緣層211延伸。屏蔽框114經由第一增層電路201而電性連接至半導體元件31的接地接觸墊，並作為半導體元件31的水平屏障。屏蔽蓋224經由第二導電盲孔227及被覆穿孔516而電性接地，並作為半導體元件31的垂直屏障。被覆穿孔516提供第三導線235及第四導線245的電性連接。
[0095][實施例5]
[0096]圖22-28為本發明一優選實施例的線路板的另一製造方法剖視圖，其中該線路板包含一屏蔽蓋、一屏蔽框、一半導體兀件、一加強層、一增層電路、及多個被覆穿孔。
[0097]為了簡要說明的目的，在上述實施例中的任何敘述可合併至此處的相同應用部分，且不再重複相同敘述。
[0098]圖22為具有於金屬層12上形成屏蔽框114的結構剖面圖。可經由各種技術包括層壓、電鍍、無電電鍍、蒸鍍、濺射及其組合及利用光刻法將屏蔽框114沉積於金屬層12上並圖案化。金屬層12繪示為厚度為35微米的銅板。屏蔽框繪示為一矩形陣列的連續銅條板，其厚度為100微米。
[0099]圖23為使用黏著劑16將半導體元件31設置於金屬層12上的結構剖視圖，其中黏著劑16位於金屬層12及半導體元件31之間，並接觸金屬層12及半導體元件31。半導體元件31包含其上具有接觸墊312的主動面311，及非主動面313，並以非主動面313面對金屬層12而貼附至金屬層12上。屏蔽框114自金屬層12延伸，並於向上方向與半導體元件31的主動面311共平面，且靠近半導體元件31的外圍邊緣，以作為半導體元件31的配置導件。
[0100]圖24及圖25為使用黏著劑18將加強層41設置於金屬層12上的流程剖視圖，其中黏著劑18位於金屬層12及加強層41之間，並接觸金屬層12及加強層41。半導體元件31及屏蔽框114對準加強層41的通孔411，並插入加強層41的通孔411，且通孔411的內壁通過屏蔽框114而與半導體元件31保持距離。屏蔽框114靠近及對準通孔411的四個內壁，因而在黏著劑18完全固化之前也可避免加強層41的任何不必要位移。在此實施例中，加強層41繪示為一陶瓷板且與屏蔽框114及半導體元件31共平面。
[0101]圖26為具有第一絕緣層211及金屬層21的結構剖視圖。第一絕緣層211位於金屬層21及半導體元件31之間、金屬層21及屏蔽框114之間、以及金屬層21及加強層41之間。
[0102]圖27為具有第一盲孔213及穿孔511的結構剖視圖。第一盲孔213延伸穿過金屬層21及第一絕緣層211，並對準半導體元件31的接觸墊312及屏蔽框114的選定部位。穿孔511於垂直方向延伸穿過金屬層12、黏著層18、加強層41、第一絕緣層211及金屬層21。
[0103]請參照圖28，經由於金屬層21上沉積第一被覆層21'並沉積進入第一盲孔213，然後圖案化金屬層21及其上的第一被覆層21，，以於第一絕緣層211上形成第一導線215。第一導線215通過於第一盲孔213中的第一導電盲孔217以提供半導體兀件31的信號路由及屏蔽框114的接地。
[0104]圖28也顯示屏蔽蓋224電性接觸屏蔽框114，及端子226通過被覆穿孔515而電性連接至第一導線215。屏蔽蓋224及端子226經由於金屬層12上沉積第二被覆層22'，然後圖案化金屬層12及其上的第二被覆層22'所形成。屏蔽蓋224於向下方向覆蓋半導體元件31及屏蔽框114，並作為半導體元件31的垂直EMI屏障。端子226與屏蔽蓋224保持距離，並通過被覆穿孔515電性連接至第一導線215，被覆穿孔515經由於穿孔511中沉積連接層513而形成。
[0105]據此，如圖28所示，完成的線路板500包括屏蔽框114、屏蔽蓋224、半導體元件31、加強層41、增層電路203、端子226及被覆穿孔515。在此圖中，增層電路203包含第一絕緣層211及第一導線215，且被覆穿孔515基本上由加強層41、增層電路203及端子226共享。半導體元件31貼附於屏蔽蓋224上，並由屏蔽框114密封，屏蔽框114自屏蔽蓋224於向上方向延伸。屏蔽框114通過增層電路203而電性接地，並作為半導體元件31的水平屏障。屏蔽蓋224通過屏蔽框114及增層電路203而電性接地，並可作為半導體元件31的垂直屏障。被覆穿孔515提供增層電路203及端子223間的電性連接，端子226於向下方向延伸超過加強層41。
[0106][實施例6]
[0107]圖29-34為本發明另一優選實施例的另一線路板的製造方法剖視圖，其中該線路板包含一屏蔽蓋、一屏蔽框、一半導體兀件、一加強層、雙增層電路及多個被覆穿孔。
[0108]為了簡要說明的目的，在上述實施例中的任何敘述可合併至此處的相同應用部分，且不再重複相同敘述。
[0109]圖29是由圖22-26所示步驟所製造的結構剖視圖。
[0110]圖30是具有第一盲孔213的結構剖視圖。第一盲孔213延伸穿過金屬層21及第一絕緣層211，以顯露半導體元件31的接觸墊312、及屏蔽框114的選定部位。
[0111]請參照圖31，經由於金屬層21上沉積第一被覆層21』並沉積進入第一盲孔213，然後圖案化金屬層21及其上的第一被覆層21』，以於第一絕緣層211上形成第一導線215。第一導線215經由於第一盲孔213的第一導電盲孔217，提供半導體元件31的信號路由及屏蔽框114的接地。並且，形成穿過金屬層12的開口 121用於之後形成被覆穿孔的預定位置。在此圖中，金屬層12作為屏蔽蓋224以提供半導體元件31的垂直EMI屏障效果。
[0112]圖32為具有第二絕緣層221及第三絕緣層231的結構剖視圖。第二絕緣層221於向下方向覆蓋屏蔽蓋224及填充開口 121。第三絕緣層231於向上方向覆蓋第一絕緣層211及第一導線215。
[0113]圖33為具有第三盲孔233及穿孔511的結構剖視圖。第三盲孔233延伸穿過第三絕緣層231並對準第一導線215的選定部位。穿孔511對應開口 121，軸向對準開口 121並位於開口 121中心，且於垂直方向延伸穿過第二絕緣層221、黏著劑18、加強層41、第一絕緣層221及第三絕緣層231。
[0114]請參照圖34，第二導線225及第三導線235分別經由金屬沉積及圖案化而形成於第二及第三絕緣層221、231。第二導線225是於向下方向自第二絕緣層221延伸，並於第二絕緣層221上側向延伸。第三導線235是於向上方向自第三絕緣層231延伸，在第三絕緣層231上側向延伸，並於向下方向延伸進入第三盲孔233，以形成與第一導線215電性連接的第三導電盲孔237。並且，在穿孔511的內壁沉積連接層513，以提供被覆穿孔515。
[0115]據此，如圖34所示，完成的線路板600包括屏蔽框114、屏蔽蓋224、半導體元件31、加強層41、雙增層電路201、201及被覆穿孔515。在此圖中，第一增層電路201包含第一絕緣層211、第一導線215、第三絕緣層231及第三導線235，同時第二增層電路202包含第二絕緣層221及第二導線225。被覆穿孔515基本上由加強層41、第一增層電路201及第二增層電路202共享。半導體元件31貼附於屏蔽蓋224上並由屏蔽框114密封，屏蔽框114是於向上方向自屏蔽蓋224延伸。屏蔽框114通過第一增層電路201而電性連接至半導體元件31的接地接觸墊，並作為半導體元件31的水平屏障。屏蔽蓋224通過屏蔽框114及第一增層電路201而電性連接半導體元件31的接地接觸墊，並作為半導體元件31的垂直屏障。被覆穿孔515提供第一增層電路201及第二增層電路202的電性連接。
[0116][實施例7]
[0117]圖35-42為本發明再一優選實施例的再一線路板的製造方法剖視圖，其中該線路板包含一屏蔽蓋，該屏蔽蓋插入於該加強層的該通孔中。
[0118]為了簡要說明的目的，在上述實施例中的任何敘述可合併至此處的相同應用部分，且不再重複相同敘述。
[0119]圖35為層壓基板的剖視圖，層壓基板包含金屬層12、介電層13及支撐板15。介電層13位於金屬層12及支撐板15之間。
[0120]圖36為在金屬層12上形成屏蔽框114的結構剖視圖。可經由各種技術包括電鍍、無電電鍍、蒸鍍、濺射及其組合及利用光刻法將屏蔽框114沉積於金屬層12上並圖案化。
[0121]圖37為具有定義於介電層13上的屏蔽框224的結構剖視圖。可利用光刻法及溼式刻蝕移除金屬層12的選定部位而形成屏蔽蓋224。屏蔽蓋224對應至放置半導體元件的預定位置，並可作為垂直EMI屏障。
[0122]圖38未使用黏著劑16將半導體元件31設置於屏蔽蓋224上的結構剖視圖，黏著劑16位於屏蔽蓋224及半導體元件31之間並接觸屏蔽蓋224及半導體元件31。半導體元件31包含其上具有接觸墊312的主動面311及非主動面313，並以其非主動面313面朝屏蔽蓋224而附著至屏蔽蓋224。屏蔽框114自屏蔽蓋224延伸並於向上方向與半導體元件31的主動面311共平面，且靠近半導體元件31的外圍邊緣以作為半導體元件31的配置導件。
[0123]圖39為使用黏著劑18將加強層41設置於介電層13上的結構剖視圖。半導體元件31、屏蔽框114及屏蔽蓋224對準加強層41的通孔411並插入於加強層41的通孔411，且加強層41利用黏著劑18而設置於顯露的介電層13上。在此圖中，屏蔽蓋224的外圍邊緣靠近通孔411的四個內壁，並側向對準通孔411的四個內壁，以及加強層41下的黏著劑18低於屏蔽蓋224，因而在黏著劑18完全固化前可避免加強層41的任何不必要的位移。或者，在部分實施方面中，加強層41可附著至顯露的介電層13以及屏蔽蓋224的選定部位，其側向延伸超過半導體元件31下方的區域，因此屏蔽框114是防止加強層41的不必要位移，屏蔽框114靠近通孔411的四個內壁並對準通孔411的四個內壁。可在屏蔽框114及加強層41間選擇性地添加一結合材料(圖未示)以提升硬度。
[0124]圖40為具有於向上方向形成於半導體元件31的主動面311、屏蔽框114及加強層41上的第一絕緣層211的結構剖視圖。第一絕緣層211於向上方向覆蓋半導體元件31、力口強層41及屏蔽框114，並延伸進入於通孔411中的屏蔽框114及加強層41間的間隙。
[0125]圖41為具有第一盲孔213、第二盲孔223及穿孔511的結構剖視圖。第一盲孔213延伸穿過第一絕緣層211，以顯露半導體元件31的接觸墊312及屏蔽框114的選定部位。第二盲孔223延伸穿過支撐板15及作為第二絕緣層221的介電層13，以顯露屏蔽蓋224的選定部位。穿孔511於垂直方向延伸穿過第一絕緣層211、加強層41、黏著劑18、介電層13及支撐板15。
[0126]請參照圖42，經由於第一絕緣層211上沉積第一被覆層21』及沉積進入第一盲孔213，然後圖案化第一被覆層21』，以於第一絕緣層211上形成第一導線215。同時，經由於支撐板15上沉積第二被覆層22』及沉積進入第二盲孔223，然後圖案化支撐板15及其上的第二被覆層22』，以在第二絕緣層221上形成第二導線225。同樣如圖42所示，在穿孔511的內壁上沉積連接層513，以提供被覆穿孔515。
[0127]據此，如圖42所示，完成的線路板700包括屏蔽框114、屏蔽蓋224、半導體元件31、加強層41、雙增層電路201、202及被覆穿孔515。在此圖中，第一增層電路201包含第一絕緣層211及第一導線215，同時第二增層電路202包含第二絕緣層211及第二導線225。第一導線215繫於向上方向自第一絕緣層211延伸，並於向下方向延伸進入第一盲孔213，以形成與接觸墊312及屏蔽框114電性接觸的第一導電盲孔217。第二導線225自第二絕緣層221朝向下方向延伸，並於向上方向延伸進入第二盲孔223,以形成與屏蔽蓋224電性接觸的第二導電盲孔227。被覆穿孔515基本上由加強層41、第一增層電路201及第二增層電路202共享，並提供第一導線215及第二導線225間的電性連接。
[0128][實施例8]
[0129]圖43-45為本發明一優選實施例的一三維堆疊模塊的製造方法剖視圖，該模塊包含多個線路板，其是以面對背形式堆疊而成。
[0130]為了簡要說明的目的，在上述實施例中的任何敘述可合併至此處之相同應用部分，且不再重複相同敘述。
[0131]圖43為具有位於兩相鄰線路板110、120的內介電層261的結構剖視圖。線路板110、120與圖18所示相同，除了線路板110、120分別還包含第三絕緣層231及第四絕緣層241。線路板110、120垂直堆疊並使用內介電層261而互相結合，內介電層261接觸線路板120的第二絕緣層221/屏蔽蓋224/第二導線225及線路板110的第一絕緣層211/第一導線215，並位於線路板120的第二絕緣層221/屏蔽蓋224/第二導線225與線路板110的第一絕緣層211/第一導線215之間。第三絕緣層231於向下方向覆蓋並接觸線路板110的第一絕緣層211及第一導線215,並包含第三盲孔223,其對準第一導線215的選定部位。第四絕緣層241於向上方向覆蓋並接觸線路板120的第二絕緣層221、屏蔽蓋224及第二導線 225。
[0132]圖44為具有穿孔512的結構剖視圖。穿孔512於垂直方向延伸穿過線路板110，、120及內介電層261。
[0133]請參照圖45，線路板110、120分別具有第三導線235及第四導線245。第三導線235是於向下方向自第三絕緣層231延伸，於第三絕緣層231上側向延伸，以及延伸進入第三盲孔233，以形成與第一導線215電性接觸的第三導電盲孔237。第四導線245是於向上方向自第四絕緣層241延伸，並於第四絕緣層241上側向延伸。也如圖45所示,於穿孔512中沉積連接層514，以提供被覆穿孔516。據此，完成的堆疊模塊101包括多個線路板110、120、內介電層261及被覆穿孔516。線路板110、120各自包含屏蔽框114、半導體元件31、加強層41、第一增層電路201、第二增層電路202及被覆穿孔515。被覆穿孔516基本上由線路板110、120共享，並延伸穿過內介電層261及線路板110、120，以提供線路板110、120間的電性連接。
[0134][實施例9]
[0135]圖46-48為本發明另一優選實施例的另一三維堆疊模塊的製造方法剖視圖，該模塊包含多個線路板，其是以背對背形式堆疊而成。
[0136]為了簡要說明的目的，在上述實施例中的任何敘述可合併至此處的相同應用部分，且不再重複相同敘述。
[0137]圖46為具有位於多個線路板130、140之間的內介電層261的結構剖視圖。線路板130、140與圖26所示相同，是以背對背方式垂直堆疊並利用內介電層261互相結合，內介電層261位於線路板130、140之間並接觸各線路板130、140的屏蔽蓋224。
[0138]圖47為具有第一盲孔213及穿孔512的結構剖視圖。在各線路板130、140中，第一盲孔213延伸穿過金屬層21及第一絕緣層211，以顯露半導體元件31的接觸墊312及屏蔽框114的選定部位。穿孔512於垂直方向延伸穿過線路板130、140及內介電層261。
[0139]參照圖48，各線路板130、140具有第一導線215，其是經由於金屬層21上沉積第一被覆層21'及沉積進入第一盲孔213，然後圖案化金屬層21及其上的第一被覆層21』所形成。第一導線215自第一絕緣層211垂直延伸，於第一絕緣層211上側向延伸，並延伸進入第一盲孔213以形成與半導體元件31的接觸墊312及屏蔽框114電性接觸的第一導電盲孔217。同樣如圖48所示，在穿孔512中沉積連接層514，以提供被覆穿孔516。據此，完成的堆疊模塊102包含線路板130、140、內介電層261及被覆穿孔516。各線路板130、140包含屏蔽框114、屏蔽蓋224、半導體元件31、加強層41及增層電路203。被覆穿孔516基本上由線路板130、140共享，並延伸穿過內介電層261及線路板130、140，以提供線路板130、140間的電性連接。
[0140]上述的線路板以及三維堆疊組件僅為說明範例，本發明尚可通過其他多種實施例實現。此外，上述實施例可基於設計及可靠度的考慮，彼此混合搭配使用或與其他實施例混合搭配使用。線路板可包括多個陣列排序的屏蔽框及屏蔽蓋，用於並排的半導體元件；且增層電路可包括額外導線，以容納額外的半導體元件、屏蔽框及屏蔽蓋。同理，加強層可包含多個通孔以容納額外的半導體元件及屏蔽框。[0141]半導體元件可為已封裝或未封裝晶片。此外，該半導體元件可為裸晶片或晶圓級封裝晶片(wafer level packaged die)等。屏蔽框及屏蔽蓋可定製化以容納單一半導體元件，舉例來說，屏蔽框的圖案可為正方形或矩形，以與單一半導體元件的形狀相同或相似。同理，屏蔽蓋也可定製化以與單一半導體元件的形狀相同或相似。
[0142]在本文中，「鄰接」一詞意指元件是一體成型(形成單一個體)或相互接觸(彼此元間隔或未隔開)。例如，接觸墊鄰接於第一導線，但並未鄰接於第二導線。
[0143]「重疊」一詞意指位於上方並延伸於一下方元件的周緣內。「重疊」包含延伸於該周緣之內、外或坐落於該周緣內。例如，在第一增層電路面朝向上方向時，第一增層電路是重疊於半導體元件，這是因為一假想垂直線可同時貫穿第一增層電路與半導體元件，不論第一增層電路與半導體元件之間是否存有另一同樣被該假想垂直線貫穿的元件(如:黏著劑)，且也不論是否有另一假想垂直線僅貫穿第一增層電路而未貫穿半導體元件(半導體元件的周緣外)。同樣地，第一增層電路是重疊於加強層，且加強層是被第一增層電路重疊。此外，「重疊」與「位於上方」同義，「被重疊」則與「位於下方」同義。
[0144]「接觸」一詞意指直接接觸。例如，第一導電盲孔接觸半導體元件的接觸墊，但第二導電盲孔並未接觸半導體元件的接觸墊。
[0145]「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在第一增層電路面朝向上方向的狀態下，第一增層電路於向上方向覆蓋半導體元件，不論是否有另一元件(如:黏著劑)位於半導體元件與第一增層電路之間。
[0146]「層」字包含圖案化及未圖案化的層體。例如，當金屬層設置於介電層上時，金屬層可為一空白未光刻及溼式刻蝕的平板。此外，「層」可包含多個迭合層。
[0147]「開口」、「通孔」與「穿孔」等詞同指貫穿孔洞。例如，屏蔽框自介電層於向上方向延伸時，半導體元件被插入加強層的通孔中，並於向上方向由加強層中顯露出。
[0148]「插入」一詞意指元件間的相對移動。例如，「將半導體元件插入通孔中」是不論加強層為固定不動而半導體元件朝加強層移動；半導體元件固定不動而由加強層朝半導體元件移動；或半導體元件與加強層兩者彼此靠合。此外，「將半導體元件插入(或延伸至)通孔內」，不論是否貫穿(穿入並穿出)通孔或未貫穿(穿入但未穿出)通孔。
[0149]「對準」一詞意指元件間的相對位置，不論元件之間是否彼此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想的垂直線貫穿屏蔽蓋及半導體元件時，屏蔽蓋對準於半導體元件，不論屏蔽蓋與半導體元件之間是否具有其他被假想線貫穿的元件，且不論是否具有另一貫穿屏蔽蓋但不貫穿半導體元件的假想垂直線。
[0150]「靠近」一詞意指元件間的間隙的寬度不超過最大可接受範圍。如本領域現有通識，當半導體元件以及屏蔽框間的間隙不夠窄時，由於半導體元件於間隙中的橫向位移而導致半導體元件的位置誤差可能會超過可接受的最大誤差限制，一且半導體元件的位置誤差超過最大極限時，則不可能使用雷射束對準接觸墊，而導致半導體元件以及增層電路間的電性連接錯誤。因此，根據半導體元件的接觸墊的尺寸，本領域技術人員可經由試誤法以確認半導體元件以及屏蔽框間的間隙的最大可接受範圍，從而避免半導體元件以及屏蔽框間的電性連接錯誤。由此，「屏蔽框靠近半導體元件的外圍邊緣」的用語是指半導體元件的外圍邊緣以及屏蔽框間的間隙窄到足以防止半導體元件的位置誤差超過可接受的最大誤差限制。[0151]「設置」、「層疊」、「附著」、及「貼附」一語包含與單一或多個支撐元件間的接觸與非接觸。例如，半導體元件是設置於屏蔽蓋上，不論此半導體元件是實際接觸屏蔽蓋或與屏蔽蓋以一黏著劑相隔。
[0152]「電性連接」一詞意指直接或間接電性連接。例如，被覆穿孔提供了第一導線的電性連接，其不論被覆穿孔是否鄰接第一導線、或經由第三導線電性連接至第一導線。
[0153]「上方」一詞意指向上延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，當第一增層電路面朝向上方向時，屏蔽框於其上方延伸，鄰接第一絕緣層並自第一絕緣層突伸而出。
[0154]「下方」一詞意指向下延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，在第一增層電路面朝向下方向時，第一增層電路於向下方向延伸於半導體元件下方，不論第一增層電路是否鄰接該半導體元件。
[0155]「第一垂直方向」及「第二垂直方向」並非取決於線路板的定向，本領域技術人員即可輕易了解其實際所指的方向。例如，半導體元件的主動面面朝第一垂直方向，且半導體元件的非主動面面朝第二垂直方向，此與線路板是否倒置無關。同樣地，屏蔽框是沿一側向平面「側向」對準半導體元件，此與線路板是否倒置、旋轉或傾斜無關。因此，該第一及第二垂直方向彼此相反且垂直於側面方向，且側向對準的兀件在垂直於第一與第二垂直方向的側向平面相交。再者，當半導體元件的主動面面朝向下方向時，第一垂直方向為向下方向，第二垂直方向為向上方向；當半導體兀件的非主動面面朝向上方向時，第一垂直方向為向上方向，第二垂直方向為向下方向。
[0156]本發明的線路板以及使用其的三維堆疊組件具有多項優點。例如，屏蔽框可為待屏障的半導體元件的完善的定位間或配置導件。由於半導體元件由黏著劑結合至增層電路或屏蔽蓋，在固化期間可避免因配置錯誤或黏著劑回流造成的任何位移。因此，線路板及三維堆疊組件的可靠度高、價格平實且極適合量產。屏蔽框及屏蔽蓋分別作為半導體元件的水平或垂直EMI屏蔽，以減少電磁幹擾。由於增層電路的高路由選擇能力，由增層電路提供的信號路由利於高1/0值以及高性能的應用。加強層提供封裝於線路板中的增層電路及半導體元件機械性支撐。屏蔽框可準確的定義半導體元件設置的位置，並避免由半導體元件的橫向位移，從而改善生產的良率。線路板及使用其的三維堆疊組件的可靠度高、價格平實且極適合量產。
[0157]本發明的製作方法具有高度適用性，且以獨特、進步的方式結合運用各種成熟的電性連接及機械性連接技術。此外，本發明的製作方法不需昂貴工具即可實施。因此，相比於傳統封裝技術，此製作方法可大幅提升產量、良率、效能與成本效益。
[0158]在此所述的實施例是為例示之用，其中這些實施例可能會簡化或省略本【技術領域】已熟知的元件或步驟，以免模糊本發明的特點。同樣地，為使附圖清晰，附圖也可能省略重複或非必要的元件及元件符號。
[0159]本領域技術人員針對本文所述的實施例當可輕易思及各種變化及修改的方式。例如，前述的材料、尺寸、形狀、大小、步驟的內容與步驟的順序都僅為範例。本領域技術人員可在不背離如隨附權利要求所定義的本發明精神與範疇的條件下，進行變化、調整與等同變換。
[0160]雖然本發明已於優選實施方面中說明，然而應當了解的是，在不背離本發明權利要求的精神以及範圍的條件下，可對於本發明進行可能的修改以及變化。
【權利要求】
1.一種具有內嵌元件及電磁屏障的線路板，其特徵在於，包括: 一半導體元件，其包含一主動面及與該主動面相反的一非主動面，該主動面上具有多個接觸墊，其中該主動面面朝一第一垂直方向，及該非主動面面朝與該第一垂直方向相反的一第二垂直方向； 一屏蔽框，其作為該半導體元件的一配置導件，且該屏蔽框靠近該半導體元件的外圍邊緣，且於垂直該第一垂直方向及該第二垂直方向的側面方向側向覆蓋該半導體兀件的外圍邊緣，並於該半導體元件的外圍邊緣外側向延伸； 一加強層，其包含一通孔，且該半導體元件及該屏蔽框延伸進入該通孔； 一第一增層電路，其於該第一垂直方向覆蓋該半導體元件、該屏蔽框及該加強層，且通過多個第一導電盲孔電性連接至該半導體元件的這些接觸墊；以及 一第二增層電路，其於該第二垂直方向覆蓋該半導體元件、該屏蔽框及該加強層，且包含一屏蔽蓋，該屏蔽蓋對準該半導體元件，其中該屏蔽蓋及該屏蔽框通過該第一增層電路而電性連接至這些接觸墊的至少一個以用於接地。
2.根據權利要求1所述的線路板，其中，該屏蔽框包含一連續或不連續的金屬條板、或一金屬突柱陣列。
3.根據權利要求1所述的線路板，其中，該屏蔽蓋是一連續金屬層，且該屏蔽蓋向外側延伸超過該半導體元件的外圍邊緣。
4.根據權利要求1所述的線路板，其中，該屏蔽框通過該第一增層電路的一額外第一導電盲孔而電性連接至該第一增層電路。
5.根據權利要求1所述的線路板，其中，該屏蔽蓋通過一被覆穿孔而電性連接至該第一增層電路，該被覆穿孔延伸穿過該加強層。
6.根據權利要求1所述的線路板，其中，該屏蔽蓋通過該屏蔽框及該第二增層電路的一第二導電盲孔而電性連接至該第一增層電路。
7.根據權利要求1所述的線路板，其中，該屏蔽蓋通過該屏蔽框及該第二增層電路的一導電溝而電性連接至該第一增層電路。
8.一種具有內嵌元件及電磁屏障的線路板，其特徵在於，包括: 一屏蔽蓋； 一半導體元件，其通過一黏著劑而設置於該屏蔽蓋上，且該半導體元件包含一主動面及與該主動面相反的一非主動面，該主動面上具有多個接觸墊，其中該主動面面朝一第一垂直方向並背向該屏蔽蓋，及該非主動面面朝與該第一垂直方向相反的一第二垂直方向並朝向該屏蔽蓋； 一屏蔽框，其自該屏蔽蓋朝該第一垂直方向延伸，且該屏蔽框作為該半導體兀件的一配置導件，且該屏蔽框靠近該半導體元件的外圍邊緣，且於垂直該第一垂直方向及該第二垂直方向的側面方向側向覆蓋該半導體元件的外圍邊緣，並於該半導體元件的外圍邊緣外側向延伸；` 一加強層，其包含一通孔，且該半導體元件及該屏蔽框延伸進入該通孔；以及 一第一增層電路，其於該第一垂直方向覆蓋該半導體元件、該屏蔽框及該加強層，且通過多個第一導電盲孔電性連接至該半導體元件的這些接觸墊，其中該屏蔽蓋及該屏蔽框通過該第一增層電路而電性連接至這些接觸墊的至少一個以用於接地。
9.根據權利要求8所述的線路板，其特徵在於，還包括: 一第二增層電路，其於該第二垂直方向覆蓋該屏蔽蓋及該加強層；以及一被覆穿孔，其延伸穿過該加強層，以提供該第一增層電路及該第二增層電路間的電性連 接。
【文檔編號】H01L23/498GK103633060SQ201310373049
【公開日】2014年3月12日 申請日期:2013年8月23日 優先權日:2012年8月24日
【發明者】林文強, 王家忠 申請人:鈺橋半導體股份有限公司