一種靜電放電保護電路的製作方法

2023-10-23 21:20:37 5

本發明屬於半導體集成電路技術領域，具體涉及一種靜電放電保護電路。

背景技術：

靜電放電是在電子裝配過程中電路板與元件損壞的一個熟悉且被低估的根源。它影響著每一個製造商，無論其大小。雖然很多人認為他們是在靜電放電安全的環境中生產產品，但事實上靜電放電有關的損壞繼續給全世界電子製造工業帶來每年數十億美金的代價。

一顆靜電放電設計良好的晶片，應該在每個輸入和輸出腳上都有專門的靜電放電保護電路。傳統的靜電放電電路如圖1所示，晶片引腳in端接nmos電晶體的漏極，nmos電晶體的柵極和源極都接地。這種傳統的靜電放電電路，在晶片引腳in和地之間，存在著一個反偏的寄生二極體。當晶片引腳上的電壓為負壓時，這個寄生二極體會導通，從而影響了晶片引腳上的電壓，對晶片性能有不好的影響。

技術實現要素：

為解決現有靜電放電電路在晶片引腳和地之間存在反偏寄生二極體而影響電路性能的技術問題，本發明提供了一種無反向漏電通路的靜電放電保護電路。

一種靜電放電保護電路，包括：三極體q1和nmos電晶體n1；晶片引腳in接三極體q1的基極和發射極；三極體q1的集電極接nmos電晶體n1的漏極；nmos電晶體n1的柵極和源極接地。

本發明的靜電放電保護電路，通過三極體q1的引入，使得晶片引腳in和地之間形成了背靠背的兩個寄生二極體，這兩個寄生二極體的形成，就避免了晶片引腳in為負壓時，從地到晶片引腳in的漏電流。從而使得晶片引腳in為負壓時也能正常工作，大大擴展了晶片的工作範圍。

附圖說明

圖1是傳統的靜電放電保護電路結構示意圖；

圖2是本發明實施例提供的靜電放電保護電路結構示意圖；

圖3是本發明實施例提供的靜電放電保護電路的寄生二極體的電路示意圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚明了，下面結合具體實施方式並參照附圖，對本發明進一步詳細說明。應該理解，這些描述只是示例性的，而並非要限制本發明的範圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本發明的概念。

為了解決現有靜電放電電路在晶片引腳和地之間存在反偏寄生二極體而影響電路性能的技術問題，本發明提供了一種無反向漏電通路的靜電放電保護電路。如圖2所示，該電路包括：三極體q1和nmos電晶體n1；晶片引腳in接三極體q1的基極和發射極；三極體q1的集電極接nmos電晶體n1的漏極；nmos電晶體n1的柵極和源極接地。

本發明的靜電放電保護電路中通過三極體q1的引入，使得晶片引腳in和地之間形成了背靠背的兩個寄生二極體，如圖3所示，三極體q1的第一等效二極體d1，nmos電晶體n1的第二等效二極體d2，第一等效二極體d1的正端接引腳in，負端接第二等效二極體d2的負端，第二等效二極體d2的正端接地。這兩個寄生二極體的形成，就避免了晶片引腳in為負壓時，從地到晶片引腳in的漏電流。從而使得晶片引腳in為負壓時也能正常工作，大大擴展了晶片的工作範圍。

應當理解的是，本發明的上述具體實施方式僅僅用於示例性說明或解釋本發明的原理，而不構成對本發明的限制。因此，在不偏離本發明的精神和範圍的情況下所做的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。此外，本發明所附權利要求旨在涵蓋落入所附權利要求範圍和邊界、或者這種範圍和邊界的等同形式內的全部變化和修改例。