一種基於cnfet的三值反相器的製造方法

2023-10-08 07:20:44 1

一種基於cnfet的三值反相器的製造方法
【專利摘要】本發明公開了一種基於CNFET的三值反相器，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管和第六CNFET管，第二CNFET管的源極、第二CNFET管的基極、第三CNFET管的基極和第六CNFET管的基極分別接入0.9V電壓，第三CNFET管的漏極、第四CNFET管的漏極、第五CNFET管的漏極和第六CNFET管的漏極連接，第四CNFET管的源極和第五CNFET管的源極分別接入0.45V電壓，第四CNFET管的基極和第五CNFET管的基極分別接入-0.9V電壓，第一CNFET管的柵極、第二CNFET管的柵極、第三CNFET管的柵極、第四CNFET管的柵極、第五CNFET管的柵極和第六CNFET管的柵極連接且其連接端為信號輸入端，第一CNFET管的漏極、第二CNFET管的漏極、第三CNFET管的源極和第六CNFET管的源極連接，其連接端為信號輸出端；優點是功耗較小，且滿足我們所需要的中間電平。
【專利說明】—種基於CNFET的三值反相器
【技術領域】
[0001]本發明涉及一種反相器，尤其是涉及一種基於CNFET的三值反相器。
【背景技術】
[0002]隨著集成電路晶片上元件數目的急劇增加，內部有源器件和外部矽晶片的連接變得十分複雜，布線面積也不斷變大，多值邏輯的出現為解決這些問題提供了一條新的途徑。多值邏輯能增加電路的單線傳輸信息容量，提高數字電路信息密度，進而減少集成電路晶片面積和引線數目。過多的引腳數目對一些超大規模集成電路產生了嚴重影響，應用多值邏輯能大量減少外部引腳，提高電路的空間和時間利用率。根據Richards的計算方法，信號的取值數為3是最好的選擇。
[0003]目前，制約多值邏輯發展的主要因素是多值邏輯綜合電路和多值邏輯標準單元不夠成熟，利用原有的場效應電晶體設計多值邏輯電路較為複雜，但隨著納米材料的出現，非有機娃的替代材料和混合材料的應用已經被提出。碳納米管(Carbon Nanotubes, CNTs)從20世紀90年代初被發現以來，引起了廣泛的關注。碳納米管與石墨有著類似的電子結構，C-C原子間的共價鍵通過以sp2雜化軌道形成，具有耐熱、防腐和導電等許多優良的性能。由於碳原子和納米碳管相結合，納米碳管的尺度、結構和拓撲學因素的不同使得碳納米管與傳統的器件相比極為獨特， 具有廣闊應用前景。準一維結構的碳納米管比二維和三維的納米管的自由電子更容易控制，另外碳納米管可以通過改變結構使其表現成金屬特性或者半導體特性，金屬特性的碳納米管比現有的金屬導電性能更好，半導體特性的碳納米管遷移率和跨導性能也十分出眾。碳納米管場效應電晶體(簡稱CNFET管)是以半導體特性的碳納米管制成的場效應電晶體，包括P型CNFET管和N型CNFET管，其開關電流比較高，亞閾值特性較為理想，低溫下可實現彈道運輸和便於大規模集成等優點。近年來CNFET管被逐漸應用到數字電路領域。
[0004]文獻 Lin Sheng, Kim Yong-Bin, Fabrizio Lombard1.A Novel Cntfet-BasedTernary Logic Gate Design[C].1EEE International Midwest Symposium on Circuitsand Systems Conference, 2009:435-438 (林勝，金勇斌，法布裡奇奧隆巴迪? 一種新型的基於CNFET的三值邏輯門電路設計[C].電路與系統中西部國際研討會，2009:435-438.)中公開了一種三值CNFET反相器，在輸入IN為邏輯值0時，T6管打開輸出0UT=2 ;當IN為邏輯值2時，T2管打開，輸出為0 ;當IN為邏輯值I時，Tl，T3，T4，T5管打開，輸出為1，當中T3，T4使它的柵極與漏極相連，相當於一個二極體，這時候T5管有電流通過，但T3，T4管都處於二極體的反相偏置狀態，相當於兩個阻值較大的電阻連接到T5，與Tl之間，由於T3，T4管處於對稱，所以它們的二極體反相偏置電阻也一樣，這樣通過分壓得到了輸出值為I ;但由於在輸入邏輯值I時，T3，T4管處於反相偏置狀態，電阻阻值較大，這樣會產生較大的功耗，另外由二極體的直流特性可知，很難使T3，T4管處於對稱狀態這樣就會使輸出邏輯值1，電壓為0.45V的輸出端OUT產生電壓波動，很可能不能滿足我們所需要的中間電平，反相器的直流特性曲線也會變差。
【發明內容】

[0005]本發明所要解決的技術問題是提供一種功耗較小，且滿足我們所需要的中間電平的基於CNFET的三值反相器。
[0006]本發明解決上述技術問題所採用的技術方案為:一種基於CNFET的三值反相器，包括第一 CNFET管、第二 CNFET管、第三CNFET管、第四CNFET管、第五CNFET管和第六CNFET管，所述的第一 CNFET管、所述的第三CNFET管和所述的第六CNFET管為N型CNFET管，所述的第二 CNFET管、所述的第四CNFET管和所述的第五CNFET管為P型CNFET管，所述的第一 CNFET管的閾值電壓為0.62V，所述的第二 CNFET管的閾值電壓為_0.62V，所述的第三CNFET管的閾值電壓為0.17V，所述的第四CNFET管的閾值電壓為0.17V，所述的第五CNFET管的閾值電壓為0.17V，所述的第六CNFET管的閾值電壓為-0.17V，所述的第一 CNFET管的源極和基極接地，所述的第二 CNFET管的源極、所述的第二 CNFET管的基極、所述的第三CNFET管的基極和所述的第六CNFET管的基極分別接入0.9V電壓，所述的第三CNFET管的漏極、所述的第四CNFET管的漏極、所述的第五CNFET管的漏極和所述的第六CNFET管的漏極連接，所述的第四CNFET管的源極和所述的第五CNFET管的源極分別接入0.45V電壓，所述的第四CNFET管的基極和所述的第五CNFET管的基極分別接入_0.9V電壓，所述的第
一CNFET管的柵極、所述的第二 CNFET管的柵極、所述的第三CNFET管的柵極、所述的第四CNFET管的柵極、所述的第五CNFET管的柵極和所述的第六CNFET管的柵極連接且其連接端為信號輸入端，所述的第一 CNFET管的漏極、所述的第二 CNFET管的漏極、所述的第三CNFET管的源極和所述的第六CNFET管的源極連接，其連接端為信號輸出端。
[0007]與現有技術相比，本發明的優點在於通過將第一 CNFET管的源極和基極接地，第
二CNFET管的源極、第二 CNFET管的基極、第三CNFET管的基極和第六CNFET管的基極分別接入0.9V電壓，第三CNFET管的漏極、第四CNFET管的漏極、第五CNFET管的漏極和所第六CNFET管的漏極連接，第四CNFET管的源極和第五CNFET管的源極分別接入0.45V電壓，第四CNFET管的基極和第五CNFET管的基極分別接入_0.9V電壓，第一 CNFET管的柵極、第二CNFET管的柵極、第三CNFET管的柵極、第四CNFET管的柵極、第五CNFET管的柵極和第六CNFET管的柵極連接且其連接端為信號輸入端，第一 CNFET管的漏極、第二 CNFET管的漏極、第三CNFET管的源極和第六CNFET管的源極連接，其連接端為信號輸出端，邏輯值「0」和邏輯「2」由第一 CNFET管和第二 CNFET管進行控制，為了獲得邏輯輸出值「 I」，當輸入信號x的電壓為0.45V時，第三CNFET管和第四CNFET管都處於亞閾值區域，並且第三CNFET管和第四CNFET管的閾值電壓較小，這樣就有一定大小的漏電流通過，但由於此時的T4管的輸入電壓為0.45V與標準的CNFET輸入電壓0.9V小了一半，這會使第三CNFET管和第四CNFET管的閾值電壓略微的增大，使得通過第三CNFET管和第四CNFET管的漏電流變小，此時由於第五CNFET管和第六CNFET管的作用，輸出信號^產生了兩倍於第三CNFET管和第四CNFET管的漏電流，因此本發明在產生邏輯值「I」時，輸出電流增大，延時減小，負載能力也變強，並且本發明中採用了通過增大基極電壓來增大漏電流，使得第三CNFET管、第四CNFET管、第五CNFET管和第六CNFET管處於微導通狀態，這樣就使邏輯電平的產生是通過CNFET管進行傳輸的，能耗較低且滿足我們所需要的中間電平的。【專利附圖】

【附圖說明】
[0008]圖1為現有技術的三值反相器的電路結構圖；
[0009]圖2為本發明的三值反相器的電路結構圖；
[0010]圖3為本發明三值反相器與現有技術三值反相器的直流特性曲線比較圖；
[0011]圖4為本發明三值反相器與現有技術三值反相器的功耗特性曲線比較圖。
【具體實施方式】
[0012]以下結合附圖實施例對本發明作進一步詳細描述。
[0013]實施例:如圖2所示，一種基於CNFET的三值反相器，包括第一 CNFET管Tl、第二CNFET管T2、第三CNFET管T3、第四CNFET管T4、第五CNFET管T5和第六CNFET管T6，第一 CNFET管Tl、第三CNFET管T3和第六CNFET管T6為N型CNFET管，第二 CNFET管T2、第四CNFET管T4和第五CNFET管T5為P型CNFET管，第一 CNFET管Tl的閾值電壓為0.62V,第二 CNFET管T2的閾值電壓為-0.62V，第三CNFET管T3的閾值電壓為0.17V，第四CNFET管T4的閾值電壓為0.17V，第五CNFET管T5的閾值電壓為0.17V，第六CNFET管T6的閾值電壓為-0.17V，第一 CNFET管Tl的源極和基極接地，第二 CNFET管T2的源極、第二 CNFET管T2的基極、第三CNFET管T3的基極和第六CNFET管T6的基極分別接入0.9V電壓，第三CNFET管T3的漏極、第四CNFET管T4的漏極、第五CNFET管T5的漏極和第六CNFET管T6的漏極連接，第四CNFET管T4的源極和第五CNFET管T5的源極分別接入0.45V電壓，第四CNFET管T4的基極和第五CNFET管T5的基極分別接入_0.9V電壓，第一 CNFET管Tl的柵極、第二 CNFET管T2的柵極、第三CNFET管T3的柵極、第四CNFET管T4的柵極、第五CNFET管T5的柵極和第六CNFET管T6的柵極連接且其連接端為信號輸入端，接入輸入信號x,第一 CNFET管Tl的漏極、第二 CNFET管T2的漏極、第三CNFET管T3的源極和第六CNFET管
T6的源極連接，其連接端為信號輸出端，輸出信號I。
[0014]利用HSPICE對本發明所設計的電路進行仿真，CNFET等效模型採用32nm工藝下的標準模型，其主要參數為:物理隧道長度Lch=32nm，碳納米管固有隧道內自由路徑長度Lgeff=100nm，將本發明的三值反相器與現有技術三值反相器的直流特性曲線進行比較，兩者的直流特性曲線比較圖如圖3所示。圖3中(a)表示現有技術的三值反相器的直流特性曲線，(b)表示本發明的三值反相器的直流特性曲線。從圖3中可以看出，本發明的三值反相器相對於現有技術三值反相器，在0.4V和0.6V左右能夠實現較快速度的翻轉，輸出電流增大，延時減小，負載能力也變強，是較為理想的三值反相器。
[0015]將本發明的三值反相器和現有技術三值反相器在同等條件下進行功耗測試，其能耗曲線圖如圖4所示，圖4中(a)表示現有技術的三值反相器的能耗曲線，圖4中(b)表示本發明的三值反相器的能耗曲線。分析圖4可知，本發明的基於CNFET的三值反相器產生的能耗較低，相對於現有技術的三值反相器能節省54.9%的能耗。
【權利要求】
1.一種基於CNFET的三值反相器，其特徵在於包括第一 CNFET管、第二 CNFET管、第三CNFET管、第四CNFET管、第五CNFET管和第六CNFET管，所述的第一 CNFET管、所述的第三CNFET管和所述的第六CNFET管為N型CNFET管，所述的第二 CNFET管、所述的第四CNFET管和所述的第五CNFET管為P型CNFET管，所述的第一 CNFET管的閾值電壓為0.62V，所述的第二 CNFET管的閾值電壓為-0.62V，所述的第三CNFET管的閾值電壓為0.17V，所述的第四CNFET管的閾值電壓為0.17V，所述的第五CNFET管的閾值電壓為0.17V，所述的第六CNFET管的閾值電壓為-0.17V，所述的第一 CNFET管的源極和基極接地，所述的第二 CNFET管的源極、所述的第二 CNFET管的基極、所述的第三CNFET管的基極和所述的第六CNFET管的基極分別接入0.9V電壓，所述的第三CNFET管的漏極、所述的第四CNFET管的漏極、所述的第五CNFET管的漏極和所述的第六CNFET管的漏極連接，所述的第四CNFET管的源極和所述的第五CNFET管的源極分別接入0.45V電壓，所述的第四CNFET管的基極和所述的第五CNFET管的基極分別接入-0.9V電壓，所述的第一 CNFET管的柵極、所述的第二 CNFET管的柵極、所述的第三CNFET管的柵極、所述的第四CNFET管的柵極、所述的第五CNFET管的柵極和所述的第六CNFET管的柵極連接且其連接端為信號輸入端，所述的第一 CNFET管的漏極、所述的第二 CNFET管的漏極、所述的第三CNFET管的源極和所述的第六CNFET管的源極連接，其連接端為信號輸出端。
【文檔編號】H03K19/094GK103618542SQ201310513057
【公開日】2014年3月5日 申請日期:2013年10月25日 優先權日:2013年10月25日
【發明者】汪鵬君, 唐偉童, 鄭雪松 申請人:寧波大學