具有高解析度電阻尖端的半導體探針和製造其的方法

2023-09-25 19:06:55 1

專利名稱：具有高解析度電阻尖端的半導體探針和製造其的方法
技術領域：
本發明涉及一種半導體探針及其製造方法，更具體而言，涉及具有一種 具有高解析度電阻尖端的半導體探針及該半導體探針的製造方法，該高分辨 率電阻尖端具有用於控制雜質的分布的摻雜控制層。
背景技術：
隨著比如行動電話的便攜裝置的需求增加，對於小尺寸、高集成度非易 失記錄介質的需求也增加了。難於減小常規的硬碟的尺寸且難於增加常規的 快閃記憶體的集成度。因此，近年來，許多研究已經關注於使用掃描探針的信息存 儲裝置。
探針被用於各種掃描探針顯微(SPM)技術中。例如，探針被用於掃描 隧道顯微鏡鏡(STM)中，以通過探測根據探針和樣品之間的電壓差而流動 的電流來讀取信息；探針被用於原子力顯微鏡(AFM)中，以通過使用在探 針和樣品之間產生的原子力來讀取信息；探針被用於磁力顯微鏡(MFM) 中，以通過使用在樣品的磁場和磁化的探針之間產生的力來讀取信息；探針 被用於掃描近場光學顯微鏡(SNOM)中，以改善由可見光的波長導致的分 辨率限制；探針被用於靜電力顯微鏡(EFM)中，以通過使用樣品和探針之 間產生的靜電力來讀取信息，等等。
為了使用STM技術以高速密集地寫和讀信息，必須可以探測在具有幾 十納米的直徑的區域中存在的表面電荷。另外，為了改善寫/讀速度，必須可 以製造陣列結構中的懸臂。
在PCT公開NO. WO 03/096409中公開了具有電阻尖端的常規懸臂。
圖l是具有電阻尖端的常規懸臂的剖面圖。
電阻尖端10以陣列結構豎直地排列在懸臂11上。參考圖1,電阻尖端 10包括用第一雜質摻雜的本體14、形成於尖端IO的頂點上且用第二雜質摻 雜的電阻區13、和電阻區13在其之間形成的第一和第二半導體電極12和 15。電阻區13具有幾十納米的直徑。第一和第二半導體電極12和15用第 二雜質摻雜。
在形成電阻尖端IO的工藝中，形成於尖端IO的傾斜表面上的第一和第 二半導體電極12和15被過度溼法蝕刻，由此減小了重摻雜的傾斜表面的面 積。因此，在傾斜表面中的導電面積減小，造成電阻區13的空間解析度惡 化。另外，在製造工藝中，在進行蝕刻工藝之後將形成探針的部分可能由於 約300keV的比較高的注入能而被損傷。另外，存在不僅進行熱擴散工藝即 在IOOO'C下12小時的退火工藝的需求，而且還存在進行IOO(TC下30-40 分鐘的熱氧化工藝的需求。

發明內容
本發明提供了一種具有高解析度電阻尖端的半導體探針，該尖端具有摻 雜控制層。
本發明還提供了 一種製造具有高解析度電阻尖端的半導體探針的方法， 該尖端具有摻雜控制層，其中使用比較低的能量進行離子注入且熱退火工藝 時間縮短。
根據本發明的一方面，提供了一種半導體探針，其包括用第一雜質摻 雜的懸臂；從懸臂的一端突出且用第二雜質輕摻雜的電阻尖端；形成於電阻 尖端的突出部分的兩側上的摻雜控制層；和形成於摻雜控制層下且用第二雜 質重摻雜而形成的第一和第二電極區。
電阻尖端可以形成為方柱形狀，且具有小於100nm、優選地在10-50nm 的範圍的寬度。
摻雜控制層可以由絕緣材料或金屬材料形成。 金屬材料可以選自由A1、 Ti、 W、 Sn、 Cu和Cr構成的組。 根據本發明的另 一方面，提供了 一種製造具有形成於懸臂的一端上的電 阻尖端的半導體探針的方法，所述方法包括在用第一雜質摻雜的基板上形 成條圖案掩模；通過使用條圖案掩模來蝕刻基板來形成條圖案突出部分；在
條圖案突出部分的兩側上形成摻雜控制層；和通過基板的暴露的表面，在摻
雜控制層的側面部分，用第二雜質摻雜基板來形成第一和第二電極區。
所述方法還可以包括在與條圖案突出部分以直角交叉的方向上在基板 上形成條圖案光敏層；通過使用條圖案光敏層作為掩模，蝕刻條圖案突出部
分和基板來形成電阻尖端；且通過蝕刻基板的底表面來形成懸臂，從而電阻 尖端位於懸臂的該端上。
形成摻雜控制層可以包括在條圖案掩模和基板上沉積絕緣材料或金屬 材料，且在條圖案突出部分的兩側上形成摻雜控制層，同時通過各向異性蝕 刻由沉積絕緣材料或金屬材料形成的層，從而暴露條圖案掩模和基板的表 面。
用於基板的離子注入能量小於10keV。
形成第一和第二電極區可以包括通過使用快速熱退火工藝處理基板來 激活第一和第二電極區。
條圖案掩模的寬度可以小於100nm。


參考附圖，通過詳細描述示範性實施例，本發明的以上和其他特徵和優 點將變得更加顯見，在附圖中
圖l是具有電阻尖端的常規懸臂的剖面圖2是根據本發明的實施例的具有高解析度尖端的半導體探針的尖端部 分的剖面圖，該尖端具有摻雜控制層；
圖3是根據本發明的實施例的具有高解析度尖端的半導體探針和記錄介 質的剖面圖，該尖端具有摻雜控制層；
圖4A到4I是根據本發明的實施例的具有高解析度尖端的半導體探針的 製造方法的視圖，該尖端具有摻雜控制層；
圖5是當第一和第二電極區形成而沒有形成摻雜控制層時的示例的視
圖6A和6B是示出沒有摻雜控制層的常規半導體探針以及根據本發明 的實施例的具有摻雜控制層的半導體^:針的電性能的曲線圖；和
圖7A和7B是示出沒有摻雜控制層的常規半導體探針以及根據本發明 的實施例的具有摻雜控制層的半導體探針的敏感度和解析度性能的曲線圖。
具體實施例方式
現將參考其中顯示本發明的實施例的附圖在其後更加全面地描述本發 明。在附圖中，為了清晰誇大了層和區域的厚度。
圖2是根據本發明的實施例的具有高解析度尖端的半導體探針的尖端部 分的剖面圖，該尖端具有摻雜控制層。
參考圖2，電阻尖端20形成於懸臂21的一端，尖端20由用第一雜質摻 雜的矽基板形成且在豎直方向從懸臂21的表面向上突出。電阻尖端20具有 用與第一雜質的極性不同的第二雜質輕摻雜的低電阻區24。摻雜控制層25 形成於低電阻區24的突出部分兩側，在懸臂21的表面上方。用第二雜質重 摻雜的第一和第二電極區22和23形成於摻雜控制層25下。懸臂21、電阻 尖端20、以及第一和第二電極區22和23可以形成於摻雜雜質的預定的工藝 的過程中。這裡，第一雜質可以為p型雜質且第二雜質可以為n型雜質。
電阻尖端20的寬度W與將在後述的製造工藝中使用的掩模的寬度相 同。例如，當電阻尖端20的寬度W為100nm時，用於形成第一和第二電極 區22和23的離子注入能量可以減小到例如10keV。因此，在離子注入工藝 期間可以防止對於探針的損傷。第一和第二電極區22和23必須形成於由形 成在電阻尖端20的兩側的摻雜控制層25限定的區域中，由此改善了電阻尖 端20的敏感度，同時保持了其電流解析度。根椐本實施例，電阻尖端20的 寬度W可以低於100nm,優選地低於50nm，以提供高解析度。
當將砷(As)以10keV的離子注入能注入以形成第一和第二電極區22 和23時，As密度的分布根據深度而變化。此刻，As密度變得最高的深度是 投影範圍(projected range)。 As密度變得最高的深度約為10nm。從離子注 入掩模的一端的As的橫向分布是從離子注入掩模的該端到投影範圍的As 分布的約30%-40%。另外，隨著電阻尖端20的寬度減小，電阻尖端20的空 間解析度增加。然而，當界定電阻尖端20的寬度的離子注入掩模的寬度減 小時，可能難於防止由於在完成離子注入工藝之後進行的熱退火工藝引起的 第一和第二電極區22和23之間的短路。該問題可以通過提供在電阻尖端20 的兩側形成的摻雜控制層25和通過增加離子注入掩模的寬度來解決。當摻 雜控制層25由金屬材料形成時，它們可以作為電阻尖端20的屏蔽，由此改 善了空間解析度。
第一和第二電極區22和23防止了記錄介質的表面電荷影響除了電阻尖 端20以外的區域。因此，由記錄介質的表面電荷產生的電場導致了電阻尖 端20的電阻值的變化。表面電荷的極性和數量可以從電阻尖端20的電阻值 的變化而被精確地探測。
圖3是根據本發明的實施例的具有高解析度尖端的半導體探針和記錄介 質的剖面圖，該尖端具有摻雜控制層。
參考圖3，當探測記錄介質133的表面電荷137時，通過為非導電的耗 盡區138來減小電阻尖端20的低電阻區24的面積，即使當其延伸到第一和 第二電極區22和23。因此，記錄介質133的表面電荷137的極性和數量可 以由於低電阻區24的變化的電阻值而被探測。顯示了由於通過表面電荷137 產生的電場，形成於低電阻區24中的耗盡區138逐漸延伸到第一和第二電 極區22和23。因為作為導電層的第一和第二電極區22和23之間的短路可 以通過摻雜控制層25來防止，通過電阻尖端20保持了電流路徑，且容易制 造具有改善的空間解析度的電阻尖端20。
圖4A到4I是根據本發明的實施例的具有高解析度尖端的半導體探針的 製造方法的視圖，該尖端具有摻雜控制層。
參考圖4A，在用第一雜質摻雜的矽基板41上形成了比如氧化矽層或氮 化矽層的掩模層42，且在掩模層42上形成了光敏層43，在其之後在光敏層 43上設置了條圖案掩模44。
參考圖4B,通過使用曝光、顯影和蝕刻工藝，在基板41上形成了條圖 案掩模42a。此刻，條圖案掩模42a的寬度小於100nm，優選地在10-50nrn 的範圍內。
參考圖4C，使用條圖案掩模42a,將基板41幹法蝕刻到小於100nm的 深度。結果，在基板41上形成了條圖案突出部分。該條圖案突出部分在後 面用作電子尖端區。
參考圖4D，為了在基板41上形成摻雜控制層45 (見圖4E)，在基板 41上沉積比如Si02的絕緣材料或比如Al、 Ti、 W、 Sn或Cr的金屬材料， 且在垂直於基板41的方向進行各向異性蝕刻工藝，由此暴露基板41的表面。 在條圖案突出部分的兩側表面上形成了摻雜控制層45。此刻，摻雜控制層 45的寬度小於條圖案突出部分的高度的三分之一。
參考圖4E，通過基板41的暴露的表面，用第二雜質即As重摻雜基板， 以形成第一和第二電極區51和52。此刻，離子注入能可以被降低，例如 10keV。即，因為對於第一和第二電極區51和52沒有蝕刻工藝，第一和第 二電極區51和52的深度可以被減小，且由此可以降低離子注入能。
在完成離子注入工藝之後，進行快速熱退火工藝來激活摻雜的雜質。例
如，在1000。C的溫度下進行幾秒和幾分鐘的快速熱退火工藝。因為，在形成 了摻雜控制層45之後，進行了用於激活摻雜的雜質的快速熱退火工藝，可 以防止在快速熱退火工藝過程中，通過電阻尖端的下部分，第一和第二電極 區51和52彼此接觸的現象。
圖5是當第一和第二電極區形成而沒有形成摻雜控制層時的示例的視 圖。在該情形，第一和第二電極區51和52的第二雜質被擴散，將第一和第 二電極區51和52延伸到條圖案突出部分53中。此刻，如果條圖案突出部 分53的寬度非常窄，則第一和第二電極區51和52可以彼此接觸。因此， 如圖4E中所示通過形成摻雜控制層45,即使當條圖案掩模42a的寬度非常 窄，也可以防止第一和第二電極區51和52之間的短路和第一和第二電極區 51和52之間的電阻區面積的減小。第一和第二電極區51和52的電阻非常 低，從而第一和第二電極區51和52作為導電區。
當進行快速熱退火工藝時，重摻雜的第一和第二電極區51和52之間的 部分由於熱擴散而被輕摻雜第二雜質。即，條圖案突出部分53下的部分以 及第一和第二電極區51和52可以為低電阻的區，其通過熱擴散被輕摻雜第 二雜質。或者，通過用第二雜質輕摻雜已經用第一雜質摻雜的矽基板41，可 以預先形成低電阻的區域。
在完成離子注入工藝之後或在其他隨後的工藝完成之後，可以去除條圖 案掩模42a。
參考圖4F，在圖4E的所得結構的頂表面上形成光敏層61,在光敏層 61上在與條圖案突出部分53以直角相交的方向上設置條圖案光掩模62。
參考圖4G，在光敏層61上進行曝光、顯影和蝕刻工藝，以形成與條圖 案光掩模62形狀相同的條圖案光敏層63。
參考圖4H,使用條圖案光敏層63作為掩模，蝕刻條圖案突出部分53 以形成將成為電阻尖端53a的方柱突出。此刻，清楚的是，沒有在條圖案光 敏層63a下的基板51的暴露表面也被蝕刻。
參考圖41,當從基板去除條圖案光敏層63a時，電阻尖端53a形成為方 柱形狀且暴露在基板41上，摻雜控制層45a形成於尖端53a的兩側表面上。 第一和第二電極區51a和52a形成於摻雜控制層45a下。
然後，蝕刻基板41的底表面來形成懸臂，從而電阻尖端53a位於懸臂 的一端且電極墊連接到第一和第二電極區51a和52a。因為形成懸臂的工藝
對於本領域的普通技術人員來講是公知的，所以將省略其詳細描述。
圖6A和6B是示出使用事務TC驅動器(transaction TC drive TACD)的 沒有摻雜控制層的常規半導體探針以及具有摻雜控制層的半導體探針的電 性能即敏感度的模擬結果的曲線圖。對於該模擬，柵電極位於電阻尖端上方， 且電流在第一(源極)和第二(漏極)電極區之間提供。另夕卜，將0V或1.0V 的柵極電壓施加到柵電極，且將0或l.OV的電壓施加到第一和第二電極區。
圖6A顯示了在當施加0V的柵極電壓的情形和當施加1V的柵極電壓的 情形之間存在漏電流的很小的差別。圖6B顯示了當施加IV的柵極電壓時， 與施加0V的柵極電壓的情形相比，漏電流增加了高達兩倍。這顯示了當形 成摻雜控制層時，敏感度顯著提高。
敏感度的曲線圖，根據是否形成了摻雜控制層，電阻尖端的寬度變化。分別 形成了具有40、 50和80nm的寬度的三個電阻尖端。當具有其上形成了摻雜 控制層的電阻尖端的半導體探針與其上沒有形成摻雜控制層的電阻尖端的 半導體探針比較，如圖7A所示，無論電阻尖端的寬度如何，具有摻雜控制 層的半導體探針的敏感度被顯示顯著地增加。
圖7B是示出圖7A的半導體探針的解析度的曲線圖。參考圖7B，當尖 端在寬度上彼此相同時，無論摻雜控制層形成與否，尖端的解析度也彼此相 同。這顯示了根據本發明的半導體探針的解析度與具有幾百nm的解析度的 現有技術半導體探針相比非常好。即，清楚的是，雖然本發明的半導體探針 的電阻尖端具有幾十納米的寬度，但是其解析度也改善了，因為第一和第二 電極區形成於電阻尖端的兩側。
根據本發明，通過在電阻尖端的兩側形成摻雜控制層，即使當電阻尖端 的寬度非常窄時，也可以有效地形成下導電區。因此，半導體探針的敏感度 可以顯著增加，而不降低電阻區的解析度。
另外，因為以比較低的能量進行離子注入，所以可以防止對於探針的損 傷。另外，因為不需要進行長時間的離子擴散工藝，雜質的分布可以被精確 地控制，由此使得更容易製造期望的探針。
雖然參考其示範性實施例具體顯示和描述了本發明，然而本領域的一般
技術人員可以理解在不脫離由權利要求所界定的本發明的精神和範圍的情 況下，可以進行形式和細節上的不同變化。
權利要求
1、一種半導體探針，包括用第一雜質摻雜的懸臂；從所述懸臂的一端突出且用第二雜質輕摻雜的電阻尖端；形成於所述電阻尖端的突出部分的兩側上的摻雜控制層；和形成於所述摻雜控制層下且用所述第二雜質重摻雜而形成的第一和第二電極區。
2、 根據權利要求l所述的半導體探針，其中所述電阻尖端形成為方柱 形狀，且具有小於100nm的寬度。
3、 根據權利要求2所述的半導體探針，其中所述電阻尖端的寬度在10 -50nm的範圍。
4、 根據權利要求1所述的半導體探針，其中所述摻雜控制層由絕緣材 料或金屬材料形成。
5、 根據權利要求4所述的半導體探針，其中所述金屬材料選自由Al、 Ti、 W、 Sn、 Cu和Cr構成的組。
6、 一種製造具有形成於懸臂的一端上的電阻尖端的半導體探針的方法， 所述方法包括在用第一雜質摻雜的基板上形成條圖案掩模； 通過使用所述條圖案掩模來蝕刻所述基板來形成條圖案突出部分； 在所述條圖案突出部分的兩側上形成摻雜控制層；和 通過所述基板的暴露的表面，在摻雜控制層的側面部分，用第二雜質摻 雜所述基板來形成第一和第二電極區。
7、 根據權利要求6所述的方法，還包括在與條圖案突出部分以直角相交的方向上，在所述基板上形成條圖案光 敏層；通過使用所述條圖案光敏層作為掩模，蝕刻所述條圖案突出部分和基板 來形成所述電阻尖端；且通過蝕刻所述基板的底表面來形成所述懸臂，從而所述電阻尖端位於所 述懸臂的該端上。
8、 根據權利要求6所述的方法，其中所述形成摻雜控制層包括在所述條圖案掩模和所述基板上沉積絕緣材料或金屬材料，且 在所述條圖案突出部分的兩側上形成摻雜控制層，同時通過各向異性蝕刻由沉積所述絕緣材料或所述金屬材料形成的層，從而暴露所述條圖案掩模和所述基板的表面。
9、 根據權利要求6所述的方法，其中用於所述基板的離子注入能量小於10keV。
10、 根據權利要求6所述的方法，其中所述形成第一和第二電極區包括通過使用快速熱退火工藝處理所述基板來激活第一和第二電極區。
11、 根據權利要求6所述的方法，其中所述條圖案掩模的寬度小於100nm。
12、 根據權利要求8所述方法，其中所述金屬材料選自由Al、 Ti、 W、 Sn、 Cu和Cr構成的組。
全文摘要
本發明公開了一種半導體探針及其製造方法。所述半導體探針包括用第一雜質摻雜的懸臂；從所述懸臂的一端突出且用第二雜質輕摻雜的電阻尖端；形成於所述電阻尖端的突出部分的兩側上的摻雜控制層；和形成於所述摻雜控制層下且用所述第二雜質重摻雜而形成的第一和第二電極區。
文檔編號G12B21/02GK101169981SQ200610142809
公開日2008年4月30日 申請日期2006年10月26日 優先權日2006年10月26日
發明者丁柱煥, 洪承範, 申炯澈, 金俊秀 申請人:三星電子株式會社;首爾國立大學校產學協力財團