在絕緣體上的外延半導體結構和器件的製作方法
2023-10-21 08:39:57 1
專利名稱：在絕緣體上的外延半導體結構和器件的製作方法
技術領域：
本發明一般涉及半導體結構和器件及其製造方法，尤其涉及在絕緣體上的半導體(SOI)結構和器件以及SOI結構、器件和集成電路的製造和使用，該SOI結構、器件和集成電路包括由半導體材料和/或例如金屬和非金屬的其它類型材料構成的單晶材料層。
背景技術：
半導體器件通常包括多層導電、絕緣和半導體層。通常，層的結晶度改善了這些層的所需性質。例如，隨著層結晶度的提高，改善了半導體層的電子遷移率和帶隙。同樣，隨著這些層結晶度的提高，改善了導電層的自由電子濃度和絕緣或介質膜的電子電荷位移矢量和電子能可恢復性。
多年來，曾嘗試在異質襯底(例如矽(Si))上生長各種單一薄膜。但是，為了獲得各種單一層的最佳特性，需要高結晶質量單晶膜。例如，曾嘗試在例如鍺、矽和各種絕緣體的襯底上生長各種單晶層。因為在結晶核和生長晶體之間的晶格失配導致單晶材料的最終層是低結晶質量的，這些嘗試一般都沒有成功。
如果可低成本地得到高質量單晶材料的大面積薄膜，那麼同由半導體材料的體晶片開始或在半導體材料體晶片上這種材料的外延膜中製造這些器件的成本相比，可以以低成本在該膜中或使用該膜有利地製造許多半導體器件。此外，如果可以從例如矽晶片的體晶片開始實現高質量單晶材料薄膜，那麼可以獲得利用矽和高質量單晶材料的最佳性質的集成器件結構。
因此，需要一種在另一單晶材料上提供高質量單晶膜或層的半導體結構和製造該結構的工藝。也就是說，需要提供對高質量單晶材料層是柔性的單晶襯底的形成，以獲得用於形成具有與在下面的襯底相同晶向的生長單晶膜的高質量半導體結構、器件和集成電路的真正二維生長。該單晶材料層由半導體材料以及例如金屬和非金屬的其它類型材料構成。
通過附圖中的實例說明本發明，且不限制本發明，其中相同的標號代表相同的元件，其中圖1、2和3以剖面圖示意性說明按照本發明的各個實施例的器件結構；圖4圖解說明最大可得膜厚度和結晶核和生長晶體表層之間晶格失配之間的關係；圖5-7以剖面圖示意性說明形成按照本發明器件結構的另一實施例；圖8以剖面圖示意說明形成按照本發明一個實施例的單片集成電路；和圖9以剖面圖示意說明按照本發明的另一實施例的單片集成電路。
本領域技術人員可以理解，為了簡化和清晰，在附圖中的元件僅是說明性的，其無需按比例示出。例如，在附圖中某些元件的尺寸相對於另一些元件可以放大以有助於提高對本發明實施例的理解。
具體實施例方式
圖1以剖面圖示意性說明按照本發明實施例的部分半導體結構20。半導體結構20包括單晶襯底22、含單晶材料的調節緩衝層24和單晶材料層26。在本文中，術語「單晶」具有半導體工業內通用的含義。該術語應指單一晶體或基本上為單一晶體的材料，並應包括具有較低數量缺陷(例如位錯等)的那些材料，這些缺陷在半導體工業中常見的矽或鍺、或矽和鍺的混合襯底以及這些材料的外延層中是常見的。
按照本發明的一個實施例，結構20還包括位於襯底22和調節緩衝層24之間的非晶中間層28。結構20還包括在調節緩衝層和單晶材料層26之間的模板(template)層30。以下將詳盡說明模板層有助於促使單晶材料層在調節緩衝層上生長。非晶中間層有助於釋放調節緩衝層中的應力，通過這樣做來幫助高結晶質量調節緩衝層的生長。
按照本發明的實施例，襯底22是單晶半導體晶片，優選是大直徑的。例如晶片可以是周期表IV族的材料。IV族半導體材料的實例包括矽、鍺、混合矽和鍺、混合矽和碳、混合矽、鍺和碳等。優選地，襯底22是包含矽或鍺的晶片，最好是用在半導體工業中的高質量單晶矽晶片。調節緩衝層24優選是在下面襯底上外延生長的單晶氧化物或氮化物材料。按照本發明的一個實施例，在層24生長期間，通過氧化襯底22，在襯底22和生長的調節緩衝層之間的界面，在襯底22上生長非晶中間層28。非晶中間層用作釋放應力，否則由於襯底和緩衝層晶格常數的不同可能在單晶調節緩衝層中產生應力。這裡所用的晶格常數指在表面平面中測量的晶胞原子之間的距離。如果這種應力沒有通過非晶中間層釋放，該應力可能在調節緩衝層的晶體結構中引起缺陷。結果在調節緩衝層晶體結構中的缺陷將使得難於在單晶材料層26中獲得高質量晶體結構，單晶材料層26包括半導體材料或例如金屬或非金屬的其它類型材料。
調節緩衝層24優選為根據它與下面的襯底和上面的材料層的結晶相配度而選擇的單晶氧化物或氮化物材料。例如，該材料可以是具有與襯底和隨後應用的單晶材料層接近匹配的晶格結構的氧化物或氮化物。適用於調節緩衝層的材料包括金屬氧化物，例如鹼土金屬鈦酸鹽、鹼土金屬鋯酸鹽、鹼土金屬鉿酸鹽、鹼土金屬鉭酸鹽、鹼土金屬釕酸鹽、鹼土金屬鈮酸鹽、鹼土金屬釩酸鹽、鹼土金屬錫基鈣鈦礦、鑭鋁酸鹽、鑭鈧氧化物和氧化釓。此外，各種氮化物，例如氮化鎵、氮化鋁，和氮化硼也可以用於調節緩衝層。儘管例如釕酸鍶是導體，但這些材料大多數是絕緣體。一般這些材料是金屬氧化物或金屬氮化物，特別是這些金屬氧化物或氮化物典型地包括至少兩種不同的金屬元素。在某些特定的應用中，金屬氧化物或氮化物可以包括三種或更多不同的金屬元素。
按照本發明的一個實施例，調節緩衝層24是具有經驗式ABOx的材料，其中A是鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)或這些材料兩種或多種的組合。調節緩衝層24的組分最好選擇成它至少部分、優選基本上與下面的材料層晶格匹配。
非晶界面層28優選是由氧化襯底22的表面形成的氧化物，最好是由氧化矽構成。層28的厚度足夠釋放造成襯底22和調節緩衝層24的晶格常數之間失配的應力。層28典型具有大約0.5-5nm範圍的厚度。
總的來說，層32在調節緩衝層24和在遞變層32上面隨後澱積的單晶材料層的晶格常數之間提供晶格常數過渡。特別是層32的材料選擇成通過改變層32的組分可以改變層32的晶格常數，以使層32的底部與調節緩衝層24晶格匹配，且層32的頂部與隨後應用的單晶材料層晶格匹配。
根據需要選擇遞變單晶層32的材料，用於特定的結構或應用。例如，層32的單晶材料可以包括混合IV族半導體，其中通過改變膜成分比例作為膜厚度函數改變材料的晶格常數。按照本發明的一個實施例，層32包括SiyGe1-y(y的範圍從0到1)，其中鍺的濃度在模板30表面附近很低(即0％)而在層32的頂部附近很高(即100％)。在這種情況下，層32的下表面與包括調節緩衝層24的材料接近晶格匹配，而層32的頂部與鍺晶格匹配。按照本發明的另一實施例，層32包括鍺，其與包括調節緩衝層24(例如SrTiO3)的材料接近晶格匹配。這裡所用的術語「遞變」指包括多於一種半導體成分的單晶層，其中通過改變膜(例如SiyGe1-y或SiC)成分作為膜厚度函數改變單晶材料的晶格常數。由此，結構20向隨後單晶材料的生長提供了合適的襯底，該單晶材料的晶格常數不同於襯底22或調節緩衝層24材料的晶格常數。
以下將介紹用於模板30的適當材料。合適的模板材料在選定位置以化學方法鍵合到調節緩衝層24的表面，並提供用於遞變單晶層32外延生長形成晶核的位置。當使用時，模板層30具有從大約1到大約10單原子層範圍的厚度。
圖2以剖面圖說明按照本發明的又一實施例的部分半導體結構40。除了在遞變層32上形成單晶材料附加層26之外，結構40與先前介紹的半導體結構20相似。層26的材料可包括絕緣、半導體或導體材料。例如，層26可包括半導體材料，例如IV族材料；導體材料，例如金屬；絕緣材料，例如氧化物。
圖3以剖面圖示意性說明按照本發明另一示例性實施例的部分半導體結構34。除了結構34包括非晶層36(而不是調節緩衝層24和非晶界面層28)和附加單晶層38之外，結構34與結構20相似。
以下將更為詳盡地說明通過與上述方式相似的方式首先形成調節緩衝層和非晶界面層來形成非晶層36。接著在單晶調節緩衝層上面形成(通過外延生長)單晶層38。接著使調節緩衝層經受退火處理以把單晶調節緩衝層轉化為非晶層。以這種方式形成的非晶層36包括調節緩衝層和界面層材料，該非晶層可合併或不合併。由此，層36可包括一層或二層非晶層。在襯底22和附加單晶層26(在層38之後形成)之間形成的非晶層36釋放了在層22和層38之間的應力，並向隨後的處理(例如形成單晶材料層26)提供了真正的柔性襯底。
與圖1和2有關的上述在前工藝適用於在單晶襯底上生長單晶材料層。但是，結合圖3介紹的工藝對於生長單晶材料層更好，因為它釋放了層26中所有應力，該工藝包括把單晶調節緩衝層轉換為非晶氧化層。
附加單晶層38可包括本申請中所述的與單晶材料層26或附加緩衝層32有關的任何材料。例如，當單晶材料層26包括半導體材料時，層38可包括單晶IV族材料。
按照本發明的一個實施例，附加單晶層38用作形成層36期間的退火覆蓋層並用作隨後形成單晶層26的模板。因此，層38優選足夠厚以提供用於層26(至少單原子層)生長的合適模板並且足夠薄以使層38形成為基本上無缺陷的單晶材料。
按照本發明的另一個實施例，附加單晶層38包括厚度足以在層38內形成器件的單晶材料(例如與單晶層26有關的上面介紹的材料)。在這種情況下，按照本發明的半導體結構不包括單晶材料層26。換句話說，按照該實施例的半導體結構僅包括設置在非晶氧化層36上的一個單晶層。
以下非限定性的示例性實例說明了按照本發明各個替換實施例、用於結構20、40和34中的材料組合。這些實例僅是說明性的，並不使本發明限制於這些說明性的實例。
實例1按照本發明的一個實施例，單晶襯底22是(100)方向取向的矽襯底。例如矽襯底可以是通常用於製造具有大約200-300mm直徑的互補金屬氧化物半導體(CMOS)集成電路的矽襯底。按照本發明的該實施例，調節緩衝層24是CazSr1-zTiO3(其中z的範圍從0到1)的單晶層，非晶中間層是在矽襯底和調節緩衝層之間界面形成的氧化矽(SiOx)層。選擇z值以獲得與隨後形成的層32的相應晶格常數接近匹配的一個或多個晶格常數。調節緩衝層可以具有大約2到大約100納米(nm)的厚度，優選具有大約5nm的厚度。總的來說，希望調節緩衝層足夠厚以使遞變層與襯底絕緣。厚度大於100nm的層通常提供較少的附加好處，同時增加了不必要的成本；但是，如果需要還是要製造較厚層。氧化矽非晶中間層具有大約0.5-5nm的厚度，優選具有大約1到2nm的厚度。
按照本發明的該實施例，單晶層32是包括SiyGe1-y的IV族半導體層，其中y的範圍從0到1，其具有大約1nm到大約100μm的厚度，優選具有大約0.1μm到10μm的厚度，最好具有大約0.1到5μm的厚度。厚度一般取決於隨後澱積的材料(例如圖2-3的層26)。還可以類似地改變其它化合物半導體材料的組分，例如上面列舉的那些，以用同樣的方式來控制層32的晶格常數。為了易於在單晶氧化物上外延生長遞變層，通過覆蓋氧化層來形成模板層。模板層優選是1-10單原子層的Sr-Si、SiOx、Sr-Si-O、Ti-Si、Ti-Ge、Sr-Ge-O、Sr-Ge、GeOx。
實例2按照本發明的又一實施例，單晶襯底22是上述矽襯底。調節緩衝層是立方或斜方晶相的鍶或鋇鋯酸鹽或鉿酸鹽單晶氧化物，具有在矽襯底和調節緩衝層之間界面形成的非晶氧化矽中間層。調節緩衝層具有大約2-100nm的厚度，優選具有至少5nm的厚度以確保適當的結晶度和表面質量，並由單晶SrZrO3、BaZrO3、SrTiO3或BaTiO3構成。例如，在大約700℃溫度可生長Sr(Zr，Ti)O3單晶氧化層。最終結晶氧化物的晶格結構相對於襯底矽晶格結構旋轉45度。
由這些鋯酸鹽或鈦酸鹽材料構成的調節緩衝層適用於包括例如鍺(Ge)的半導體材料的單晶材料層的生長，具有大約1.0nm到10μm的厚度。對該結構適合的模板是1-10單原子層的Ti-Ge、Sr-Ge-O、Sr-Ge或GeOx，優選1-2單原子層的這些材料中的一個。通過實例，對於Sr(Zr，Ti)O3調節緩衝層，用1-2單原子層鈦之後澱積1-2單原子層的鍺結束表面來形成Ti-Ge模板。接著在模板層上生長單原子鍺層。最終的半導體材料晶格結構相對於調節緩衝層晶格結構旋轉45度，並且對(100)Ge的晶格失配少於2.5％，優選少於大約1.0％。
實例3該實例也說明用在圖2說明的結構40中的材料。襯底材料22、調節緩衝層24、單晶遞變層32和模板層30可以與上述實例1介紹的相同。按照該實施例的一個方案，層32包括SiyGe1-y，其中矽組分從0到大約50％變化。緩衝層優選具有大約10-30nm的厚度。從SiGe到Ge改變層32的組分用於提供在下面的單晶氧化物材料和上面的單晶材料層(在該實例中是Ge層)之間的晶格匹配。
實例4該實例提供用在如圖3說明的結構34中的示例材料。與實例4有關的襯底材料22、模板層30和單晶材料層26可以與上述的相同。
非晶層36是由非晶中間層材料(例如上述層28的材料)和調節緩衝層材料(例如上述層24的材料)的組合適當構成的非晶層。例如，非晶層36包括在形成非晶層36的退火工藝期間其至少部分地組合或混合的SiOx、SrzBa1-zTiO3(其中z的範圍從0到1)和Si的組合。
非晶層36的厚度從一個應用中到在另一個應用中可以變化，取決於所需層36的絕緣性質、包括層26的單晶材料類型等因素。按照本實施例的一個示例性方案，層36的厚度從大約2nm到大約100nm，優選大約2-10nm，最好是大約5-6nm。
層38包括可以在例如用於形成調節緩衝層24的材料的單晶材料上外延生長的單晶材料。按照本發明的一個實施例，層38包括與含層26的材料相同的材料。例如，如果層26包括SiGe，層38也包括SiGe。但是，按照本發明其它實施例，層38包括與用於形成層26的材料不同的材料。按照本發明的一個示例性實施例，層38包括矽且為大約1單原子層到大約100nm厚。
再參照圖1-3，襯底22是單晶襯底，例如單晶矽襯底。單晶襯底的晶體結構特徵在於晶格常數和晶格取向。相似地，調節緩衝層24也是單晶材料並且該單晶材料的晶格特徵在於晶格常數和晶向。調節緩衝層和單晶襯底的晶格常數必須接近匹配，或作為替換，必須能夠根據相對於另一個晶向旋轉一個晶向來獲得晶格常數的基本匹配。在本文中，術語「基本相等」和「基本匹配」意為晶格常數之間存在足夠的相似性以能夠在下面的層上生長高質量結晶層。
圖4圖解說明高結晶質量的生長晶體層的可得厚度作為結晶核和生長晶體的晶格常數之間失配函數的關係。曲線42說明高結晶質量材料的邊界。曲線42右邊的區域代表具有大量缺陷的層。由於沒有晶格失配，理論上在結晶核上可能生長無限厚、高質量的外延層。隨著晶格常數失配的增加，迅速減小了高質量結晶層的可得厚度。作為參考點，例如，結晶核和生長層之間的晶格常數失配大約大於2％，那麼不能獲得超過大約20nm的單晶外延層。
按照本發明的一個實施例，襯底22是(100)或(111)取向的單晶矽晶片，調節緩衝層24是鈣鍶鈦酸鹽層。通過相對於矽襯底晶片晶向把鈦酸鹽材料的晶向旋轉45獲得了這兩種材料之間晶格常數的基本匹配。如果它足夠厚，非晶界面層28結構中的內含物，在該實例中是氧化矽層，用於減小在鈦酸鹽單晶層中的應力，該應力可能是由基質矽晶片和生長的鈦酸鹽層晶格常數的任何失配引起的。結果，按照本發明的實施例，可以獲得高質量的厚單晶鈦酸鹽層。
參照圖2-3，層26是外延生長的單晶材料層，而且單晶材料的特徵也在於晶格常數和晶向。按照本發明的一個實施例，層26的晶格常數與襯底22的晶格常數不同。為了在該外延生長單晶層32中獲得高結晶質量，調節緩衝層必須是高結晶質量的。此外，為了在層26中獲得高結晶質量，需要晶核(在這裡是單晶層)和生長晶體晶格常數之間基本匹配。適當地選擇材料，通過改變層32的組分改變層32的晶格常數來獲得晶格常數的這種基本匹配。例如，如果生長的晶體是SiGe，調節緩衝層是單晶CazSr1-zTiO3，通過從矽到矽-鍺改變SiyGe1-y層32的組分獲得了兩種材料晶格常數的基本匹配。在氧化層和生長的單晶材料層之間的結晶層32減小了在生長的單晶材料層中由晶格常數的微小差異引起的應力。由此獲得了在生長單晶材料層中的較好結晶質量。而且，層32易於把晶體缺陷限制在層32和36界面或在層32和36界面附近並遠離層26。
以下實例說明按照本發明的一個實施例、用於製造例如圖1-3所示的結構的半導體結構的工藝。該工藝起始於提供包括矽或鍺的單晶半導體襯底。按照本發明的優選實施例，半導體襯底是具有(100)取向的矽晶片。襯底優選在晶軸上趨向或至多偏離晶軸5度。至少部分襯底具有裸表面，儘管如下所述襯底的其它部分可以包括其它結構。術語「裸」在本文中意為在部分襯底中的表面被清洗以去除任何氧化物、汙染物或其它雜質。眾所周知，裸矽是高活性的並易於形成自然氧化物。術語「裸」意為包括這種自然氧化物。在半導體襯底上還有意地生長薄氧化矽，儘管這種生長氧化物對於按照本發明的工藝不是必須的。為了在單晶襯底上面外延生長單晶氧化層，首先必須去除自然氧化層以暴露下面襯底的晶體結構。優選通過分子束外延(MBE)進行以下的工藝，儘管按照本發明也可以使用其它外延工藝。通過首先在MBE設備中熱澱積鍶、鋇、鍶和鋇的組合物或其它鹼土金屬或鹼土金屬的組合物來去除自然氧化物。在使用鍶的情況下，接著把襯底加熱到大約750℃的溫度以使鍶與自然氧化矽層反應。鍶用於減少氧化矽來形成無氧化矽表面。最終表面表現出有序的2×1結構。如果沒有獲得這種有序的2×1結構，結構可以暴露於附加鍶直到獲得有序2×1結構。有序2×1結構形成用於單晶氧化物的上面層有序生長的模板。模板提供必需的化學和物理性質以使上面層的結晶生長形成晶核。
按照本發明的一個替換實施例，轉化自然氧化矽，並製備襯底用於通過低溫MBE和通過隨後加熱該結構到大約750℃的溫度把鹼土金屬氧化物(例如氧化鍶、鍶鋇氧化物或氧化鋇)澱積到襯底表面上來生長單晶氧化層。在該溫度，在氧化鍶和自然氧化矽之間發生固態反應，減少了自然氧化矽並保留了有序2×1結構。這再次形成了用於隨後有序單晶氧化層生長的模板。
按照本發明的一個實施例，在氧化矽從襯底的表面去除之後，把襯底冷卻到大約200-800℃的溫度範圍，並通過分子束外延在模板層上生長鈦酸鍶層。通過打開MBE設備中的閘門接觸鍶、鈦和氧源，開始MBE工藝。鍶和鈦的比率大約為1∶1。氧氣的局部壓力最初設置在最小值以在每分鐘大約0.3-0.5nm的生長速度生長化學計量的鈦酸鍶。在最初生長鈦酸鍶之後，氧氣的局部壓力增加到最初最小值之上。氧氣的過壓力引起在下面的襯底和生長的鈦酸鍶層之間的界面生長非晶氧化矽層。氧氣通過生長的鈦酸鍶層擴散到氧氣與在下面的襯底表面的矽反應處的界面，引起了氧化矽層的生長。鈦酸鍶作為有序(100)單晶生長，(100)晶向相對於下面的襯底旋轉45°。由於矽襯底和生長晶體之間的晶格常數的微小失配在鈦酸鍶層中可能存在應力，而在非晶矽氧化中間層中釋放了該應力。
在鈦酸鍶層生長到所需厚度之後，由模板層覆蓋單晶鈦酸鍶，模板層對隨後生長的所需單晶層32的外延層是導電的。例如，對於單晶鍺層的隨後生長，通過結束生長1-2單原子層的鈦、1-2單原子層的鈦-氧或1-2單原子層的鍶-氧來覆蓋鈦酸鍶單晶層的MBE生長。在該覆蓋層形成之後，使用MBE生長技術形成矽覆蓋層31。在模板(如果需要的話，還有覆蓋層31)形成之後，通過外延生長例如鍺層而形成層32。
通過上述工藝外加附加單晶層26澱積步驟形成圖2說明的結構。使用上述方法在模板或覆蓋層上面合適地形成層26。
如上所述通過在生長調節緩衝層、在襯底22上形成非晶氧化層、在調節緩衝層上生長單晶層32來形成圖3所說明的結構34。接著使調節緩衝層、非晶氧化層和覆蓋層經受足以把調節緩衝層的晶體結構從單晶變為非晶的退火工藝，由此形成非晶層以使非晶氧化層、現在的非晶調節緩衝層和部分覆蓋層31的組合形成單一非晶層36。按照本發明的一個實施例，隨後在層31上生長層32和26。此外，還可以在層32生長之後進行退火工藝。
按照該實施例的一個方案，通過使襯底22、調節緩衝層、非晶氧化層和覆蓋層31經受快速熱退火工藝(最高溫度大約700℃到大約1000℃，處理時間大約5秒到大約10分)形成了層36。但是，按照本發明還可以使用其它合適的退火工藝以把調節緩衝層轉化為非晶層。例如，可以應用雷射退火、電子束退火或「常規」熱退火工藝(在適當環境中)來形成層36。當應用常規熱退火來形成層36時，在退火工藝期間需要層30和/或31的一個或多個組分的過壓來防止層分解。
上述工藝說明了通過分子束外延工藝形成包括矽襯底、上面的氧化層和含鍺半導體層的單晶材料層的半導體結構的工藝。該工藝還可以通過化學氣相澱積(CVD)、金屬有機物化學氣相澱積(MOCVD)、遷移增強外延(MEE)、原子層外延(ALE)、物理氣相澱積(PVD)、化學溶液澱積(CSD)和脈衝雷射澱積(PLD)等工藝來進行。而且，通過相似的工藝，還可以生長其它單晶調節緩衝層，例如鹼土金屬鈦酸鹽、鋯酸鹽、鉿酸鹽、鉭酸鹽、釩酸鹽、釕酸鹽和鈮酸鹽、和例如鹼土金屬錫基鈣鈦礦的鈣鈦礦氧化物、鑭鋁酸鹽、鑭鈧氧化物和氧化釓。而且，通過相似的工藝，例如MBE，在單晶遞變層上面可以澱積包括其它半導體、金屬和其它材料的其它單晶材料層。
單晶材料層、單晶遞變層和單晶調節緩衝層的每一個變種優選使用用於開始單晶層生長的適當模板。例如，如果調節緩衝層是鹼土金屬鋯酸鹽，那麼可通過鋯薄層覆蓋氧化物。可在澱積鋯之後澱積矽以使矽與鋯反應作為澱積矽鍺的前體(precursor)。同樣，如果單晶調節緩衝層是鹼土金屬鉿酸鹽，那麼可通過鉿薄層覆蓋氧化層。澱積鉿之後澱積矽。在同樣的方式中，用鍶或鍶和氧層覆蓋鈦酸鍶，用鋇或鋇和氧層覆蓋鈦酸鋇。在進行這些澱積的每一個之後澱積矽以使矽與覆蓋材料反應來形成用於澱積包括遞變單晶材料(例如SiGe和SiC)的單晶材料層的模板。
圖5-7以剖面圖示意性說明形成按照本發明的器件結構的另一實施例。該實施例包括用作使用籠形物或Zintl型鍵合的過渡層的柔性層。特別是該實施例利用金屬間模板層來降低材料層之間界面的表面能，由此通過層生長產生二維層。
圖5說明的結構包括單晶襯底102、非晶界面層108和調節緩衝層104。如前面參照圖1和2的介紹，在襯底102和調節緩衝層104之間的界面，在襯底102上生長非晶中間層108。非晶界面層108包括前面參照圖1和2中的非晶界面層28介紹的那些材料的任何一種，但優選包括單晶氧化物材料，例如CazSr1-zTiO3單晶層，其中z的範圍從0到1。襯底102優選是矽，但還可以包括前面參照圖1-3中襯底22介紹的那些材料的任何一種。
如圖5說明的，在調節緩衝層104上澱積模板層130，模板層130優選包括由金屬和具有大量離子特性的類金屬構成的Zintl型相材料(phase material)薄層。如在前面介紹的實施例中，通過MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等方法澱積模板層130獲得一個單原子層的厚度。模板層130用作沒有方向鍵合的「軟」層，但是具有吸收在含晶格失配的層之間建立的應力的高結晶性。用於模板130的材料包括但不限於包含Si、Ga、In、Sr和Sb的材料，例如SrAl2、(MgCaYb)Ga2、(Ca、Sr、Eu、Tb)In2、BaGe2As和SrSn2As2。
在模板層130上外延生長單晶遞變材料層126獲得如圖7說明的最終結構。作為特定實例，可以使用SrAl2層作為模板層130，並在SrAl2上生長適當的單晶材料層126，例如化合物半導體材料SiyGe1-y，其中y的範圍從0到1。Al-Ti(來自CazSr1-zTiO3層的調節緩衝層，其中z的範圍從0到1)鍵主要是金屬性的，而Al-Ge(來自SiyGe1-y層)鍵是弱共價的。Sr參與兩種不同類型的鍵合，它的部分電荷進到在包括CazSr1-zTiO3的下調節緩衝層104中的氧原子參與離子鍵合，它的其它部分價電荷以典型Zintl相材料進行的方法捐助給Al。電荷轉移的數量取決於包括模板層130的元素的相對負電性和原子間距離。在該實例中，Al呈sp3雜化並易於與單晶材料層126形成鍵，在該實例中單晶材料層126包括半導體材料SiyGe1-y。
由使用用在該實施例中的Zintl型模板層產生的柔性襯底可以吸收大量應力，而無需顯著能量消耗。在上述實例中，通過改變SrAl2層的容量來調節Al的鍵強度，由此使得器件對於特定應用是可調的，特定應用包括用於CMOS技術的Si器件的單片集成和高-k介電材料的單片集成。
圖8以剖面圖示意說明按照本發明的又一實施例的器件結構140。器件結構140包括單晶半導體襯底142，優選為單晶矽晶片。單晶半導體襯底142包括兩個區143和144。在區域143中至少部分地形成一般由虛線146表示的電半導體部件。電部件146可以是電阻、電容、例如二極體或電晶體的有源半導體部件或例如CMOS集成電路的集成電路。例如，電半導體部件146可以是CMOS集成電路，該CMOS集成電路被構造成執行數位訊號處理或非常適合矽集成電路執行的其它功能。通過在半導體工業公知和廣為應用的常規半導體處理，可以形成在區域143中的電半導體部件。例如二氧化矽層等的絕緣材料層148覆在電半導體部件146上。
從區域144的表面去除在區域143中半導體部件146的處理期間形成或澱積的絕緣材料148和其它任何層，以在該區提供裸矽表面。眾所周知，裸矽表面是高活性的，在裸表面上可以迅速形成自然矽氧化層。鍶或鍶和氧層澱積到區域144表面上的自然氧化層上並與氧化的表面反應，形成第一模板層(未示出)。按照本發明的一個實施例，通過分子束外延工藝在模板層上面形成單晶氧化層。包含鈣、鍶、鈦和氧的反應物澱積到模板層上形成單晶氧化層。在澱積的初期，局部氧壓保持在與鈣、鍶和鈦完全反應形成單晶鈣鍶鈦酸鹽所需的最小值附近。接著增加局部氧壓以提供過壓氧並使氧氣通過生長的單晶氧化層擴散。通過鈣鍶鈦酸鹽擴散的氧在區域144表面與矽反應以在第二區域上和矽襯底和單晶氧化物之間界面形成氧化矽非晶層。
按照本發明的實施例，通過澱積層150結束澱積單晶氧化層的步驟，層150可以是1-10單原子層的鈦、鋇、鍶、鋇和氧、鈦和氧、或鍶和氧。接著通過分子束外延工藝在第二模板層上面澱積單晶半導體材料的覆蓋層152。
按照本實施例的一個方案，在形成層152之後，置於襯底142和鈦酸鹽層之間的單晶鈦酸鹽層和氧化矽層經受退火工藝，以使鈦酸鹽和氧化層形成非晶氧化層154。接著使用與上面介紹的與圖1的層32有關的技術在層152上外延生長包括按照本發明一個實施例的SiyGe1-y(其中y的範圍從0到1)的遞變層156。此外，可以在形成模板層152之前執行上述退火工藝。
接著，在遞變層156上形成單晶材料層158，例如Ge。可以使用與層26有關的、這裡前面介紹的任意材料和任意技術來形成層158。
按照本發明的又一個實施例，在化合物半導體層158中至少部分地形成一般由虛線160表示的半導體部件。通過在Ge器件製造中常規使用的處理步驟形成半導體部件160。形成由線162示意性表示的金屬導體，從而電耦連器件146和器件160，由此實現包括至少一個在矽襯底中形成的部件和一個在單晶材料層中形成的器件的集成器件。雖然作為在矽襯底142上形成並具有鍶或鈣鍶鈦酸鹽層和鍺層158的結構介紹了示例性結構140，但是可以使用本說明書其它地方介紹的其它單晶襯底、氧化層和其它單晶材料層來製造同樣的器件。
例如，圖9以剖面圖示意性說明按照本發明又一實施例的器件結構170。器件結構170包括單晶半導體襯底172，優選為單晶矽晶片。單晶半導體襯底172包括兩個區173和174。在區域173中至少部分地形成一般由虛線176表示的電半導體部件。電部件176可以是電阻、電容、有源半導體部件(例如二極體或電晶體)或例如CMOS集成電路的集成電路。例如，電半導體部件176可以是CMOS集成電路，該CMOS集成電路被構造成執行數位訊號處理或非常適合矽集成電路執行的另外功能。通過在半導體工業公知和廣為應用的常規半導體處理，可以形成在區域173中的電半導體部件。例如二氧化矽層等的絕緣材料層178覆在電半導體部件176上。
從區域174的表面去除在區域173中半導體部件176的處理期間形成或澱積的絕緣材料178和其它層，以在該區提供裸矽表面。鍶或鍶和氧層澱積到區域174表面上的自然氧化層上並與氧化的表面反應形成第一模板層(未示出)。按照本發明的一個實施例，通過分子束外延工藝在模板層上面形成單晶氧化層。包含鍶、鈦和氧的反應物澱積到模板層上形成單晶氧化層。在澱積的初期，局部氧壓保持在與鍶和鈦完全反應形成單晶鈦酸鍶層所需的最小值附近。接著增加局部氧壓以提供過氧壓並使氧氣通過生長的單晶氧化層擴散。通過鈦酸鍶擴散的氧在區域174表面與矽反應以在第二區上以及在矽襯底和單晶氧化物之間界面形成氧化矽非晶層。
按照本發明的實施例，通過對層180的澱積結束澱積單晶氧化層的步驟，層180可以是1-10單原子層的鈦、鋇、鍶、鋇和氧、鈦和氧、或鍶和氧。接著通過分子束外延工藝在第二模板層上面澱積單晶半導體材料覆蓋層182。
按照本實施例的一個方案，在形成層182之後，置於襯底172和鈦酸鹽層之間的單晶鈦酸鹽層和氧化矽層經受退火工藝以使鈦酸鹽和氧化層形成非晶氧化層184。接著使用與上面介紹的與圖1的層32有關的技術在層182上外延生長包括按照本發明該實施例的Ge的層186。此外，可以在形成模板層182之前執行上述退火工藝。
接著，在層186上形成單晶材料層188，例如Ge。可以使用與層26有關的這裡前面介紹的任意材料和任意技術來形成層188。
按照本發明的又一個實施例，在半導體層188中至少部分地形成一般由虛線160表示的半導體部件。形成由線162示意性表示的金屬導體，從而電耦連器件176和器件160，由此實施包括至少一個在矽襯底中形成的部件和一個在單晶材料層中形成的器件的集成器件。
應該清楚，那些特別說明的具有兩種不同IV族半導體部分的結構的實施例是為了說明本發明的實施例，而非限定本發明。存在本發明的多種其它組合和其它實施例。例如，本發明包括製造材料層的結構和方法，該材料層形成包括其它層(例如金屬和非金屬層)的半導體結構、器件和集成電路。特別是本發明包括形成柔性襯底的方法，該柔性襯底用於製造半導體結構、器件和集成電路和適合製造那些結構、器件和集成電路的材料層。
按照本發明的一個實施例，單晶半導體晶片可用於在晶片上面形成單晶材料層。在這種情況中，在晶片上單晶層內製造半導體電部件期間所用的晶片實際上是「操作」(handle)晶片。因此，可以在至少大約200毫米直徑和可能在至少大約300毫米直徑的晶片上的半導體材料內形成電部件。
通過使用這種類型的襯底，較廉價「操作」晶片通過把某些單晶材料晶片放置在相對較耐久和易於製造的基底材料上克服了它們易碎的性質。因此，形成集成電路，以使即使襯底自身包括不同單晶半導體材料，也可在單晶材料層內或使用單晶材料層形成所有電部件，特別是所有有源電器件。因為與較小和較易碎襯底(例如常規化合物半導體晶片)相比，較大襯底可以更經濟和更容易地被處理，所以降低了用於應用非矽單晶材料的某些器件的製造成本。
在上述詳述中，參照特定實施例介紹了本發明。但是，本領域普通技術人員應領會，在不脫離如所附權利要求所闡述的本發明的範圍的前提下，可以做出各種改進和變型。因此，詳述和附圖應認為是說明性的，而非限制含義，而且所有這些改進都包括在本發明的範圍內。參考特定實施例，以上介紹了好處、其它優點和問題的解決方案。但是，好處、優點、問題的解決方案和可以使得任何好處、優點或解決方案產生或變得更顯著的任何元素不應被解釋為任一或所有權利要求的關鍵、所需或必要特徵或元素。這裡所用的術語「包括」、「包含」(comprises、comprising)或其任何其它變型意旨涵蓋非排他性的包含，由此，包括列舉元素的工藝、方法、製品或設備不僅包括那些元素，還包括沒有列舉表述或這些工藝、方法、製品或設備所固有的其它元素。
權利要求
1.一種半導體結構，包括單晶襯底；在所述襯底上形成的調節緩衝層；在所述單晶調節緩衝層上形成的模板；和在所述模板上面形成的單晶層，所述單晶層包括選自由Si、SiC、Ge和SiyGe1-y構成的組中的材料，其中y的範圍從0到1。
2.如權利要求1所述的半導體結構，還包括置於所述單晶襯底和所述調節緩衝層之間的非晶層。
3.如權利要求2所述的半導體結構，其中所述非晶層包括氧化矽。
4.如權利要求2所述的半導體結構，其中所述非晶層為大約0.5到大約5.0納米厚。
5.如權利要求1所述的半導體結構，其中所述調節緩衝層包括選自由鹼土金屬鈦酸鹽、鹼土金屬鋯酸鹽、鹼土金屬鉿酸鹽、鹼土金屬鉭酸鹽、鹼土金屬釕酸鹽、鹼土金屬鈮酸鹽和鈣鈦礦氧化物構成的組中的氧化物。
6.如權利要求1所述的半導體結構，其中所述調節緩衝層包括CazSr1-zTiO3，其中z的範圍從0到1。
7.如權利要求1所述的半導體結構，其中所述調節緩衝層為大約2到大約100納米厚。
8.如權利要求1所述的半導體結構，其中所述調節緩衝層為大約5納米厚。
9.如權利要求1所述的半導體結構，其中所述單晶遞變層為大約1納米到大約100微米厚。
10.如權利要求9所述的半導體結構，其中所述單晶遞變層為大約0.1到大約5微米厚。
11.如權利要求1所述的半導體結構，還包括覆蓋層。
12.如權利要求11所述的半導體結構，其中所述覆蓋層包括單晶矽。
13.如權利要求1所述的半導體結構，其中所述調節緩衝層包括非晶膜。
14.如權利要求1所述的半導體結構，其中所述調節緩衝層包括單晶膜。
15.一種使用權利要求1所述的半導體結構形成的微電子器件。
16.一種用於製造半導體結構的工藝，包括如下步驟提供單晶襯底；在所述單晶半導體襯底上面外延生長單晶調節緩衝層；在所述單晶襯底和所述調節緩衝層之間形成非晶層；和在所述調節緩衝層上面外延生長單晶層，其中所述單晶層包括選自由Si、SiC、Ge和SiyGe1-y構成的組中的材料，其中y的範圍從0到1。
17.如權利要求16所述的工藝，其中所述外延生長單晶調節緩衝層的步驟包括外延生長含CazSr1-zTiO3的單晶調節緩衝層，其中z的範圍從0到1。
18.如權利要求16所述的工藝，還包括加熱所述單晶調節緩衝層和所述非晶層以使得所述單晶調節緩衝層變成非晶的步驟。
19.如權利要求18所述的工藝，其中所述加熱步驟包括快速熱退火。
20.如權利要求19所述的工藝，還包括在所述單晶調節緩衝層上形成第一模板的步驟。
21.如權利要求20所述的工藝，還包括在所述模板上形成覆蓋層。
22.如權利要求16所述的工藝，還包括在所述單晶襯底上面形成模板的步驟。
23.如權利要求16所述的工藝，還包括在所述單晶層上面外延生長單晶材料層。
24.使用權利要求16所述的方法形成微電子器件。
全文摘要
通過形成用於生長單晶層的柔性襯底，在例如大尺寸矽晶片的單晶襯底(22)上面生長高質量外延單晶材料層(26)。調節緩衝層(24)包括通過氧化矽的非晶界面層(28)與矽晶片(22)隔開的單晶氧化層。非晶界面層釋放應力並允許生長高質量單晶氧化物調節緩衝層。調節緩衝層與下面的矽晶片和上面的單晶材料層都晶格匹配。接著在調節緩衝層上形成單晶層(26)，以使單晶層的晶格常數基本上與隨後生長的單晶膜的晶格常數相匹配。
文檔編號C30B25/18GK1535472SQ02814692
公開日2004年10月6日 申請日期2002年7月17日 優先權日2001年7月20日
發明者庫爾特·W·艾森貝塞爾, 俞志毅, 拉萬德攔那斯·德魯帕德, 庫爾特 W 艾森貝塞爾, 攔那斯 德魯帕德 申請人:摩託羅拉公司