在淺槽中形成深槽以隔離半導體器件的自對準方法

2023-10-21 09:40:17 3

專利名稱：在淺槽中形成深槽以隔離半導體器件的自對準方法
技術領域：
本發明一般而言涉及用來隔離集成電路中的半導體器件的隔離結構，因此能提高存儲密度和絕緣性。
更具體而言，本發明涉及半導體結構的一種製作方法，該結構包括淺隔離區和深槽隔離區，也涉及該半導體結構本身和含有半導體結構的集成電路。
作為當代特徵尺寸，高複雜度的集成電路(ULSI，超大規模的集成電路)在減小，因此需要減少舊隔離技術相關的缺陷，如存儲密度、漏電流和兩個器件間的閉鎖。因此，淺槽和深槽隔離變得十分普遍。雖然需要蝕刻和再填充工序，但它們仍為減少兩電路元件間的隔離所需的面積和例如DRAM存儲技術中的存儲電容器作出巨大改進。
這些槽是通過幹蝕刻清除矽，再用合適的絕緣或導電材料填充而形成的。用來取代LOCOS隔離的淺槽隔離(STI)通常有零點幾微米的深度，被用於兩個器件的元件之間的隔離。淺槽隔離在1999年4月半導體國際組織「淺槽隔離的選擇與前景」一文的第69頁得到了較詳盡地說明。深槽的深度通常大於幾個微米，主要使用CMOS/BiCMOS技術，用於不同器件和器件組(阱)的隔離，以形成縱向電容器和對襯底的高電導接觸，見C.Y.Chang和S.M.Sze(Eds)；「ULSI(超大規模集成電路)技術」，Mc Graw-Hill，New York，1996，PP355-357和WO97/35344(發明人Jarstad和Norstrom)。該槽用氧化物、多晶矽或其它材料填充，用幹蝕刻或化學機械拋光(CMP)使槽表面平整。
授予Vasquez和Zoebel的美國發表的專利4,994,406描述了在集成電路上形成淺隔離槽和自對準深隔離槽的方法。雖然深槽是與器件區邊緣自對準，但結構採用多晶矽氮化物塊，用LOCOS形成器件隔離，其結果是大的橫向侵蝕、高溫聚集、非平整表面。
授予Bashir的美國專利5,691,232公開了一種方法，通過用兩個步驟聯合形成淺槽和深槽隔離。首先用第一掩模形成淺槽，然後再用第二掩模形成深槽。整個結構用氧化物填充並平整化。因為深槽掩模必須與淺槽掩模對準，所以，獲得較小的存儲密度，和/或在結構剝落時，將產生漏電問題。此外，窄的深槽的填充通常要求採用多晶矽和反蝕刻，這部分沒有包括在本說明書中。
授予Akram的美國專利5,895,253描述了在淺槽內形成深槽以及用絕緣體如何填充深槽的方法。在淺槽裡，深槽進行自對準。做這些只用一個掩模步驟。形成槽後，用一般方法填充。雖然該專利介紹了如何在淺槽中布置自對準的深槽，但該方法只用一個掩模步驟，使用沒有深槽的淺槽是不可能的。深槽的寬度由淺槽開口的寬度和隔離物寬度設定。如果使用不同的淺槽開口，深槽的蝕刻和填充將是困難的，或者甚至是不可能的。
本發明的另一個目的是提供一種製作方法，即允許深槽設置在淺槽區內，從淺槽邊緣到深槽有可調節的距離，並且允許形成的淺槽區裡沒有深槽。
本發明還有一個目的是提供這樣一種提高了可量測性的方法使儲存密度增加。
本發明的再一個目的是提供這樣一種方法，提高了集成電路的靈活性，並且該方法與幾種工藝技術相兼容。
根據本發明的一個方面，通過含有以下步驟的方法來實現上述目的。
—提供半導體襯底；—在襯底上可選地形成第一絕緣層；—用形成於第一絕緣層上的第一掩模在第一絕緣層或襯底裡形成至少一個淺槽，該淺槽擴展到襯底。
—形成至少一個淺槽的步驟之後，在所獲得結構上形成預定厚度為2x的第二絕緣層；—在第二絕緣層裡形成至少一個開口，這是通過形成於第二絕緣層，並且讓第二掩模的邊緣與淺槽邊緣對準，其最大不對準度為第二絕緣層預定厚度的一半，即+/-x，該開口在淺槽內擴展到底部，因此，那個寬度為預定厚度2x的隔離物就在淺槽和邊緣形成；因此—用第二絕緣層作為硬掩模，在開口中形成深槽，深槽進一步擴展到襯底上，並與淺槽自對準。
此外，本發明的目的是由上述製作方法提供半導體結構。
根據本發明的第二方面，提供包括半導體襯底的半導體結構，至少一個淺槽垂直擴展到襯底裡，深槽水平地位於淺槽內，深槽進一步垂直擴展到襯底裡，其中深槽以淺槽邊緣到深槽邊緣的受控橫向距離與淺槽自對準，分別單獨選擇淺槽和深槽的橫向擴展。
本發明的一個優點是深槽與淺槽邊緣的距離固定，並且取決於所沉積的第二絕緣層的厚度，因此易於控制。
本發明的另一個優點是為了獲得集成電路增強的存儲密度，使深槽和淺槽邊緣之間的距離最小化，本發明還提供兩者之間的間隔，以防止深槽處理產生的應力幹擾有源區。
本發明另外的優點和特點將在以下詳細實施方案中公開。


圖1-3和圖5-8是依據本發明的在加工過程中一部分半導體結構的放大剖面圖。
圖4是依據本發明，在加工過程中上述半導體結構的一部分視圖。
圖9-11是依據本發明，在加工過程中一部分半導體結構剖面的SEM圖像。
實施方案詳述為了徹底了解本發明，在下邊的描述中，出於解釋和非限制的目的，提出了具體的詳細描述，如專用硬體，應用，工藝等。然而，對本領域技術人員來說，按照不同於具體詳細描述的其它實施方案去實施本專利是明顯的。在其它實例中，對眾所周知的方法、協議、器件和電路的詳細描述均被忽略，其目的在於防止不必要的細節模糊對本參見圖1-11，詳細地描述了發明的實施方案的加工順序，包括淺槽和深槽的形成，槽的填充和平整化。
在形成隔離層之前，次集電極、阱或其它器件區可能已經在起始材料中形成。然而，在本發明工序的開始階段，矽襯底表面是清潔的，並且矽上部的任何層均已被清除。
參見圖1，描述了針對淺槽的硬掩模。利用氧化的矽表面10以形成通常厚度為100的熱二氧化矽層12的方法形成用於淺槽的掩模層。其次，用化學汽相沉積(CVD)法沉積厚度約為2000的氮化矽層14。厚度和/或掩模的材料的其它組合是可能的。
再參見圖2來考慮淺槽的形成。在氮化矽層14上施加光學抗蝕劑16，用第一掩模曝光，所謂的溝掩模(moat mask)，留下的開口就是要被蝕刻的淺槽。蝕刻最好是非各向同性的，採用反應離子蝕刻(RIE)進行，通過氮化/氧化層12，14，進入矽襯底10，形成垂直淺槽18。槽18距離矽表面10a的優選深度為0.2-0.7μm，或一般為0.3-0.6μm。在蝕刻淺槽18之後清除光學抗蝕劑16。
再參見圖3和圖4，描述了深槽硬掩模的形成。
在結構的頂部，沉積一層厚度為2x的氧化矽層20，最好例如用CVD方法，即保留淺槽18裡的氮化物層14部分。最好適當地沉積氧化層20，否則後面的掩模和蝕刻的範圍將減少。施加光學抗蝕劑22，用第二掩模曝光，即所謂的槽掩模(trench mask)，它與氧化層20的一部分一起限定了用於深槽的寬度為W的開口24。
圖4分別表明了第一、第二掩模的布局，其從上面展示出半導體結構。26，28示出將構成深槽的橫向邊界的淺槽和開口的邊緣。
槽掩模的開口可以放在淺槽區中任何位置。深槽的寬度可以用不同尺寸的掩模來選擇。通常最好用固定橫向尺寸(厚度)的槽，優選尺寸大約為1μm或小於1μm，否則會發生非均勻蝕刻，並且難於填充和平整深槽等問題。
本發明的一個特點是掩模邊緣30到淺槽邊緣26的對準，這就使得由氧化厚度2x設定的距離來布置自對準的深槽成為可能，優選的實例是1000-4000，通常為2500。
優選的淺槽18的高度H，氧化層12和氮化層14(即形成淺槽時總蝕刻深度)，氧化矽層20的厚度2x滿足以下關係H＞2X圖3和圖4示出掩模對準和氧化層厚度的詳細情況。假定氧化物與厚度2×100％符合(各步厚度均勻)，安置槽掩模30使其自氮化矽邊緣26有一個迭加x，槽掩模給出其位置。現代分檔器(stepper)能夠以大於1000或比1000高得多的精度與掩模對準。
其次參見圖5，研究氧化隔離物32的形成。用反應離子蝕刻(RIE)法蝕刻氧化層20，以限定淺槽開口33，開口33擴展到淺槽底部表面18a。同時，淺槽邊緣的側壁氧化隔離物32形成層20的一部分，它的寬度為2x。通過控制氧化層厚度2x，可以調節從淺槽邊緣到深槽開口的距離。在氮化層14的頂部，氧化層20由光阻掩模保護，在隨後的蝕刻步驟中，該氧化層後來將用作這些區域的硬掩模。氧化層20被保留在沒有深槽形成的淺槽區。蝕刻後清除光學抗蝕劑。
參見圖6，深槽34由蝕刻而成，用氧化層20和隔離物32作為硬掩模。氧化隔離物32的寬度為2x，它限定從深槽34到有源區的距離。深槽的深度至少有幾微米，更優選的值至少為5微米。
參見圖7，用例如HF清除用於製作深槽34的布線圖案，氧化硬掩模20和32。
隨後的槽區域填充和平整可以用從文獻了解的幾種方法實施。現舉一個例子說明，用襯氧化物連續進行加工，其目的是為了減少應力和有害的電影響，在該槽的銳邊進行邊角倒圓(corner rounding)。這一目的是通過在高溫(＞1000℃)下生長一個薄的(200-300)熱氧化物36而達到的。由於隔離物已被清除，在氧化層12中，在氮化層14下，將形成一個小「鳥嘴」38，它將再附加到圓角上，見圖7。
下面參見圖8，利用常規方法，用層厚為2000的TEOS層38和15000的多晶矽40，填充該槽。然後反蝕刻多晶矽，再從淺槽區域清除所有的多晶矽。
作為替代，在從淺槽區反蝕刻(back etching)多晶矽前，用化學機械拋光將多晶矽平整化。由此，減少了填入深槽的多晶矽的掩入。從而在接下來的步驟中，可以沉積較薄的氧化層，以填充淺槽。
作為替代，用絕緣材料填充該槽，而不是用多晶矽。最後，保留的淺槽用例如CVD氧化物42或高密度等離子體(HDP)氧化物填充，再用幹法蝕刻或化學機械拋光法平整化。圖8示出最終所得到的結構。隨著有源器件等的形成繼續進行加工，該加工過程沒顯示在這些圖中，在本說明中也將不作進一步說明。
參見圖9-11，在根據本發明的加工過程中，部分半導體結構剖面的SEM(掃描電子顯微鏡)圖像將被簡要地討論。
在圖9和圖10中示出在填充該槽之前所獲得的結構。值得注意的是頂部氧化物層/氮化物層顯然是看不見的。在圖9中，掃描電子顯微鏡圖像顯示了沒有任何深槽(最左和最右的結構)的淺槽區以及另一個帶有兩個深槽的淺槽區與淺槽區(中部)的邊緣自對準。44標示的框形區相當於圖1-3和圖5顯示的結構。在圖10中，顯微鏡顯示如圖中指出的有兩個雙極電晶體48、50的器件區46，在此處，緊挨著集電極接點區52的深槽與淺槽隔離邊緣自對準。
最後，圖11示出在反蝕刻後，從淺槽區清除多晶矽而形成結構的SEM圖像。在該圖中，54表示由蝕刻得到的結構，56表示在氮化物層/氧化物層頂部以及在槽區裡是2000厚的TEOS層。
總之，本發明採用一個附加的掩模(槽掩模)工序，使它與淺槽隔離相兼容，形成平整的表面。深槽可以被設置在淺槽區內任何部位。此外，通過在淺槽工序形成氧化隔離物，所形成的深槽與淺槽自對準。從深槽到有源區的距離由硬掩模氧化物的厚度來控制。這就使得存儲密度達到最大值，防止槽擴展到有源區，槽擴展到有源區會引起漏電，降低擊穿電壓或其它有害的影響。
因此，本發明尤其展示以下優點—在深槽和有源器件區之間(即深槽邊緣和淺槽邊緣之間的距離，2x)的STI重疊被最小化、並且易於控制。
—由STI邊緣確定的深槽到有源區的間隙是自對準的，防止由深槽處理而產生的應力影響有源區。
—該間隙由深槽硬掩模厚度確定(可能與STI疊加高度，即淺槽深度相結合)。
—槽的位置是固定的並由附加掩模(槽掩模)限定。
—附加掩模位於用於硬掩模的氧化隔離物之上，以適應任何不對準性(隔離物寬度2x給出允許不對準度為+/-x)。
—在深槽蝕刻之後，清除氧化隔離物使得深槽和接近有源區(鳥嘴)的STC同時進行邊角倒圓。
顯然，本發明在許多方法之間進行變換。這些變換並不被認為是偏離了本發明的範圍。對本領域技術人員來說是明顯即這些修改包含在附屬權利要求的範圍之中。
權利要求
1.在集成電路製作過程中，特別是射頻使用的集成電路，為了隔離包括在集成電路中的半導體器件而形成淺槽和深槽的一種方法，其特徵在於以下步驟—提供半導體襯底(10)；—利用形成於襯底上的第一掩模(16)來形成至少一個淺槽(18)，該淺槽擴展到襯底裡；—在形成至少一個淺槽的步驟之後，在所得到的結構上形成預定厚度(2x)的絕緣層(20)；—利用形成於絕緣層上的第二掩模(22)在絕緣層上形成至少一個開口(33)，第二掩模的邊緣(30)對準淺槽邊緣(26)，該淺槽的最大不對準度(+/-x)為絕緣層預定厚度(2x)的一半，該開口在淺槽內擴展到其底部(18a)，由此，一個寬度等於預定厚度(2x)的隔離物(32)在淺槽裡沿著其邊緣形成；和—在所述開口處通過利用作為硬掩模的絕緣層形成深槽(34)，深槽進一步擴展到襯底裡，並與淺槽自對準。
2.權利要求1的方法，其特徵在於絕緣層(20)預定厚度(2x)的選擇步驟，因此，隔離物邊緣(28)，深槽(34)邊緣，淺槽(18)的邊緣(26)之間的距離取決於包含在該電路中的半導體器件。
3.權利要求1或2的方法，其特徵在於通過保形沉積，最好是化學汽相沉積來形成絕緣層(20)的步驟。
4.權利要求1-3中的任何一項的方法，其特徵在於在預先形成至少一個淺槽(18)的襯底上，形成絕緣層(14)，尤其是氮化矽層的步驟。
5.權利要求1-4中的任何一項的方法，其特徵在於在形成至少一個淺槽(18)之前，在所述的襯底上，形成氧化層(12)，尤其是熱氧化層的步驟。
6.權利要求1-5中的任何一項的方法，其特徵在於在形成深槽(34)之後，在所得到的結構上形成氧化物收集槽(36)，尤其是熱氧化物收集槽的步驟，以便同時分別在淺槽和深槽(18，34)的銳邊進行邊角倒圓。
7.權利要求1-6中的任何一項的方法，其特徵在於在淺槽和深槽(18，34)裡沉積隔離層(38)的步驟，最好是TEOS層，向這些槽裡填充半導體材料(40)或隔離材料以及從淺槽(18)清除所述半導體材料的方法。
8.權利要求7的方法，其特徵在於在淺槽(18)中沉積隔離層(42)，最好CVD或HDP氧化物，以及平整所述隔離層上表面的步驟。
9.權利要求7的方法，其特徵在於通過化學機械拋光平整半導體材料，和清除半導體材料，並且從淺槽深蝕刻半導體材料。
10.權利要求1-9中的任何一項的方法，其特徵在於半導體襯底(10)是採用矽製成的。
11.權利要求1-10中的任何一項的方法，其特徵在於通過蝕刻，最好是非各向同性的反應離子蝕刻來形成淺槽(18)。
12.權利要求11的方法，其特徵在於淺槽(18)被蝕刻到超過絕緣層厚度(2x)的深度，該絕緣層是在形成至少一個淺槽之後形成的。
13.權利要求1-12中的任何一項的方法，其特徵在於所形成的淺槽(18)深度距離矽襯底表面(10a)0.2-0.7μm。
14.權利要求1-13中的任何一項的方法，其特徵在於在形成至少一個淺槽的步驟之後才形成的絕緣層(20)是一氧化層，最好是TEOS層，其預定厚度(2x)優選值約1000-4000。
15.權利要求1-14中的任何一項的方法，其特徵在於在形成至少一個淺槽的步驟之後才形成的絕緣層(20)裡通過蝕刻，最好是反應離子蝕刻，形成的至少一個開口(33)。
16.權利要求1-15中的任何一項的方法，其特徵在於通過蝕刻形成深槽(34)，其深度至少為幾個微米。
17.在集成電路，特別是用於射頻應用的集成電路中，一種用於隔離包含在所述電路中的半導體器件的半導體結構，其特徵在於使用權利要求1-16中的任何一項的方法來製作。
18.在集成電路，特別是用於射頻應用的集成電路中，一種用於隔離包含所述電路的半導體器件的半導體結構，其特徵在於含有半導體襯底(10)；至少一個淺槽(18)垂直擴展到所述襯底裡；深槽(34)橫向地位於所述淺槽內，所述深槽進一步垂直擴展到襯底裡，其中，所述深槽與所述淺槽以從淺槽(26)邊緣到深槽邊緣(28)之間受控的橫向距離自對準，而且分別獨立選擇淺槽和深槽橫向擴展。
19.一種集成電路，特別是用於射頻應用的集成電路，其特徵在於它包含權利要求17或18項所要求的半導體結構。
全文摘要
在集成電路，特別是在用於射頻應用的集成電路的製作過程中，一種用於隔離以上電路所含的半導體器件的淺槽和深槽的方法，該方法包括提供半導體襯底(10)；在襯底上任意形成第一絕緣層(14)；用第一掩模(16)形成至少一個淺槽(18)，淺槽擴展到襯底裡；在形成至少一個淺槽的步驟之後，在所得到的結構上，形成預定厚度(2x)的第二絕緣層(20)；在第二絕緣層上，用第二掩模(22)形成至少一個開口(33)，第二掩模邊緣(30)對準淺槽邊緣(26)，淺槽的最大不對準度(+/－x)為預定厚度(2x)的一半，開口隨著淺槽擴展到底部(18a)，由此，寬度等於預定厚度(2x)的隔離物(32)在淺槽中沿著其邊緣形成；用第二絕緣層作為硬掩模，在開口中形成深槽(34)，深槽進一步擴展到襯底裡，並與淺槽自對準。
文檔編號H01L21/76GK1391701SQ0081589
公開日2003年1月15日 申請日期2000年9月4日 優先權日1999年9月17日
發明者H·諾斯特倫, C·比約爾曼德, T·約翰松 申請人:艾利森電話股份有限公司