介電蝕刻停止層的選擇性形成的製作方法

2023-09-22 19:58:30 1

專利名稱：介電蝕刻停止層的選擇性形成的製作方法
技術領域：
本發明的實施例屬於半導體器件領域，更具體地是關於介電蝕刻停止層的選擇性 形成。
背景技術：
常規的電晶體柵電極可利用硬質掩模或蝕刻停止層(諸如氮化矽層)來覆蓋多晶 矽柵極層，從而在後續的蝕刻(例如源極/漏極接觸蝕刻)期間保護柵極層，該柵極層如果 被暴露則將會使柵電極短路。在常規的減除工藝中，柵極層及其後續的蝕刻停止層被連續 沉積，並且在一次光刻工序之後一起被蝕刻，從而形成柵電極堆疊。從這些減除柵電極的工藝出發，置換柵極的工藝正在成為先進電晶體製造的可選 擇的方法。置換柵極工藝通常是利用形成的假結構(dummy structure)或芯子(mandrel)， 諸如介電間隔件等其他電晶體特徵和摻雜的襯底區域形成在這些虛擬結構或芯子周圍。最 後，芯子被移除並且被諸如金屬的柵電極材料取代，從而具有適用於高性能電晶體的特性。但是，作為附加的置換柵電極工藝，其無法使它們自己很好地適合將停止層結合 在柵極層之上。例如，置換柵極層可以被沉積和平坦化，但其卻難以回拋光作為柵極層沉積 的覆蓋層(overburden)而沉積的介電蝕刻停止層。這種工藝通常將造成部分柵極層的暴 露。可選的，如果介電層是在柵電極材料被平坦化之後沉積的，那麼該介電層還需要圖案 化，從而其可在整個柵電極表面之上提供蝕刻停止層，而並非大量延伸至其他器件區域，例 如延伸到電晶體的源極和漏極之上。任何這種蝕刻停止層的圖案化都需要具有相應的對準 容差以及成本的額外的光刻工序。


本發明的實施例通過所附附圖中的圖的實例來說明，但不限於此圖1是根據特定實施例的用於形成介電柵極蝕刻停止層的流程圖；圖2說明了根據一個實施例的在柵電極形成之後，用於該柵電極的介電柵極蝕刻 停止層待形成的結構的截面圖；圖3A說明了根據一個實施例的在選擇性形成柵電極表面上的金屬蓋(metal cap)之後的結構的截面圖；圖3B說明了根據一個實施例的在選擇性形成柵電極表面上的催化金屬之後的結 構的截面圖；圖4A說明了根據一個實施例的在金屬蓋被矽化或鍺化(germanicided)之後的臺 面結構的截面圖；圖4B說明了根據一個實施例的在柵電極表面上的臺面結構的催化生長之後的結 構的截面圖；圖5A說明了相據一個實施例的從柵電極之上的矽化或鍺化的金屬臺面結構形成 的介電蝕刻停止層之後的結構的截面圖5B說明了根據一個實施例的從柵電極之上的臺面結構形成的介電蝕刻停止層 之後的結構的截面圖；圖6A說明了根據一個實施例的在層間介電層(ILD)(形成在柵電極之上的介電蝕 刻停止層上)中對接觸開口之後的結構的截面圖；圖6B說明了根據一個實施例的在ILD(形成在柵電極之上的介電蝕刻停止層上) 中對接觸開口之後的結構的截面圖。
具體實施例方式描述了通過附加工藝在圖案化金屬特徵之上選擇性形成介電蝕刻停止層的方法 的實施例。本文也通過參考附圖來描述包含這種柵電極之上的蝕刻停止層的電晶體。在特 定的實施例中，選擇性形成的介電蝕刻停止層形成在圖案化的柵電極之上，而並不形成在 與圖案化柵電極相鄰的ILD之上。根據本發明的某些實施例，金屬選擇性地形成在隨後被 轉變為矽化物或鍺化物的柵電極的表面上。在其他實施例中，選擇性形成在柵電極表面上 的金屬是催化金屬，其使得能夠在柵電極之上催化生長矽或鍺臺面結構。矽化物、鍺化物、 矽臺面結構或鍺臺面結構的至少一部分隨後被氧化、氮化或碳化，從而僅在柵電極之上形 成介電蝕刻停止層。介電蝕刻停止層則可保護柵電極，使得接觸光刻條件以及接觸蝕刻可 不受拘束從而為電晶體接觸的臨界尺寸、配準和對準提供更大的工藝自由度。然而，特定的實施例可不通過一個或多個這些具體細節來實施，或者通過與其他 公知的方法、材料和沒備的結合來實施。例如，本文描述的技術當在金屬柵電極的上下文中 描述時可隨即適合用於其他圖案化金屬特徵，例如但不限於引線互連。在下文的描述中，解 釋了眾多的具體細節，例如具體的材料、尺寸和材料參數等等，從而為本發明提供徹底的理 解。在其他實例中，眾所周知的設計和製造技術沒有在特定的細節中描述，從而避免不必要 的混淆本發明。參考整個說明書，「一個實施例」意思是與該實施例關聯描述的特定特徵、 結構、材料或特性包括在本發明至少一個實施例中。因此，在整個說明書的各個地方中出現 的短語「在一個實施例中」不是必定指本發明的同一個實施例。再者，在一個或多個實施例 中，特定的特徵、結構、材料或特性可以任何適當的方式結合。還應當理解的是，具體的實施 例可在不互相排斥的情況下結合。本文中所用的術語「在...之上」、「在...之下」、「之間」和「在...上」指的是一
個部件與其他部件的相對位置。因此，舉例來說，一個部件布置在另一部件之上或之下可直 接接觸該另一部件，或者可具有一個或多個中間部件。再者，一個部件布置在部件與部件之 間可以是與該兩個部件直接接觸，或者具有一個或多個中間部件。相反，第一部件在第二部 件「上」是指與該第二部件接觸。此外，一個部件相對於其他部件的相對位置是在假定相對 於襯底來執行工序的情況下來說的，而不考慮襯底的絕對方向。參照圖1，在工序101，作為柵極置換工藝的一部分，通過佔位柵電極或芯子柵電 極，功函數材料沉積在柵電極溝槽留下的空位中。在工序110，柵電極溝槽隨後被填充並且 接著在工序115處被平坦化，從而在襯底202之中及之上形成半導體器件200，如圖2中進
一步所示。襯底202可由適合用於半導體器件製造的任何材料來構成。在一個實施例中， 襯底202是由單晶材料構成的塊體襯底，該材料包括但不限於矽、鍺、矽-鍺，碳化矽或
5III-V族化合物半導體材料。在另一實施例中，襯底202包括具有頂部外延層的塊體層 (bulk layer)。在特定的實施例中，塊體層由單晶材料構成，包括但不限於矽、鍺、矽-鍺， 碳化矽、III-V族化合物半導體材料和石英，而頂部外延層由單晶層構成，包括但不限於 矽、鍺、矽-鍺和III-V族化合物半導體材料。在另一實施例中，襯底202包括位於底部塊 體層之上的中間絕緣層上的頂部外延層。頂部外延層由單晶層構成，包括但不限於矽(即 形成絕緣體上矽(SOI)半導體襯底)、鍺、矽-鍺和III-V族化合物半導體材料。絕緣層由 包括但不限於二氧化矽、氮化矽和氧氮化矽的材料構成。底部塊體層由單晶構成，包括但不 限於矽、鍺、矽-鍺，碳化矽、III-V族化合物半導體材料和石英。襯底202可進一步包括 摻雜劑雜質原子。柵極介電層208可由適合將柵電極210與襯底202電隔離的任何材料構成。在一 個實施例中，柵極介電層208通過熱氧化工藝或者化學氣相沉積工藝來形成，其由例如但 不限於二氧化矽或氧氮化矽的材料來構成。在另一實施例中，柵極介電層208通過原子層 沉積來形成，其由例如但不限於氧化鉿、氧化鋯、矽酸鉿、氧氮化鉿或氧化鑭的高k介電材 料來構成。柵電極210可由適合在半導體器件中用作電極的任何材料來構成。根據本發明的 一個實施例，柵電極210包括金屬。在某些實施例中，在柵電極的暴露表面上存在的至少一 種金屬不容易形成矽化物或鍺化物，或者不易催化矽或鍺的生長。在一個實施例中，柵電極 210包括的材料例如但不限於金屬氮化物、金屬碳化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉬、鈷、 鎳、金屬鋁化物、導電金屬氧化物、以及它們的組合。在特定的實施例中，柵電極210由包括 功函數金屬210A和間隙填充金屬210B的多層金屬堆疊來構成。在一個實施例中，介電側壁間隔件214通過在襯底202之上沉積介電層和佔位柵 電極並且隨後採用各向異性蝕刻工藝來蝕刻該介電層而形成。在特定的實施例中，介電側 壁間隔件214由包括但不限於二氧化矽、氧化矽、氧氮化矽的材料來構成。ILD212可以是任 何常規電介質，例如但不限於非摻雜或摻雜(例如摻碳)的玻璃。通過佔位柵電極和介電側壁間隔件214的阻擋，源極和漏極區域204通過向襯底 202中注入摻雜原子來形成。源極和漏極區域204與端頭延伸區域合起來進一步定義出溝 道區域206。根據本發明的一個實施例，源極和漏極區域204是N型摻雜區域。在一個實 施例中，源極和漏極區域204由具有濃度範圍是5X 1016-5X IO19原子/cm3的磷或砷摻雜原 子來構成。根據本發明的另一實施例，源極和漏極區域204是P型摻雜區域。在一個實施 例中，源極和漏極區域204由具有濃度範圍是5X 1016-5X IO19原子/cm3的硼摻雜原子來構 成。在另一實施例中，源極和漏極204通過矽化工藝來金屬化。如圖3A所示，平坦化柵極層來形成柵電極之後，金屬蓋320選擇性地形成在柵電 極210的暴露的表面之上。在第一實施例中，在圖1的工序120，選擇性沉積在柵電極上的 金屬包括能夠比柵電極210的暴露表面上的金屬更容易形成矽化物、鍺化物或它們的混合 物的金屬。能夠形成矽化物的示例金屬包括鈷、鎳、鈦、鉬、鎢、釩、鈀、銅、鉭和鋁。可以採用 任何這種金屬及其混合物以及本領域中公知的在可接受的低工藝溫度下形成矽化物的其 他金屬。在某些實施例中，其中功函數金屬210A和間隙填充金屬210B都能夠形成矽化物， 工序120完全可以省略。因此，對於金屬蓋320以及金屬蓋320的成分的需求依賴於工序 115所形成的柵電極的成分。
在備選實施例中，在工序125，催化金屬選擇性地沉積在柵電極210的暴露表面 上，從而形成金屬蓋320。催化金屬可包括能夠比在柵電極210的暴露表面上的金屬更容易 地催化生長矽、鍺或SiGe合金的任何金屬。因此，金屬蓋320的成分可再次基於柵電極的 成分來選擇。能夠催化性地增強矽、鍺或SiGe合金的生長的任何本領域公知的金屬也可用 作金屬蓋320。示例催化金屬包括鈷、鎳、鈀、金、鉬、鎵及其混合物。在某些實施例中，其中 功函數金屬210A和間隙填充金屬210B都能夠催化矽或鍺的生長，工序125完全可以省略。在特定實施方式中，可採用電解電鍍或者化學鍍(electroless plating)在柵電 極的表面上選擇性沉積厚度為約2nm至約30nm之間的金屬蓋320 (例如出於隨後形成矽化 物或催化矽的生長的目的)。化學鍍是一種沒有外部電流的情況下通過電解溶液的化學反 應來將材料層沉積到表面上的工藝。化學鍍通常是通過將襯底浸入化學鍍槽液中來完成。在一個實施方式中，鈷金屬蓋320是化學鍍法沉積在柵電極210上的。用於鍍鈷 層的化學鍍槽液可包含通過氯化鈷(CoCl2)或硫酸鈷(CoSO4)、諸如檸檬酸的絡合劑、諸如 氯化銨(NH4Cl)或硫酸銨((NH4)2SO4)的緩衝劑、諸如次磷酸鹽、二甲胺基甲硼烷(DMAB)、氫 硼化物(borohydrate)或甲醛的還原劑以及諸如四甲基氫氧化銨(TMAH)的pH調節劑提供 的鈷離子。因此，在一個具有金屬柵電極的示範實施方式中，可從還原劑中沉積到金屬柵電 極的表面上的鈷及其諸如C0W、C0Cr、C0Re或CoMo的合金(具有例如磷(P)或硼(B)的微 量成分)選擇性的沉積在柵電極210的表面上以形成金屬蓋320。在另一實施方式中，選擇性沉積化學鍍鎳及其合金以形成金屬蓋320。任何常規 的化學鍍鎳工藝都可採用。示範的鍍溶液包括包含鎳的化合物、諸如DMAB或乙醛酸的還 原劑、諸如羧酸、檸檬酸、丙二酸、乳酸或草酸的絡合劑、諸如氯化銨的緩衝劑以及諸如TMAH 的PH調節劑。對於採用化學鍍沉積的實施方式，沉積金屬蓋320以基本上覆蓋柵電極210暴露 的表面，從而該蓋延伸至比平坦化ILD212和介電側壁間隔件214還要高的水平。因此，金 屬蓋320的側壁在工序120或125之後暴露，如圖3A所示。在另一個實施例中，靠近暴露 柵電極表面邊緣321處的金屬蓋320的厚度比在暴露柵電極表面的縱向中心線322之上的 金屬蓋320的厚度薄10%至20%。在一個採用化學鍍沉積的實施例中，金屬蓋320基本上 覆蓋柵電極210的暴露表面，並且以約金屬蓋320的邊緣的厚度橫向延伸超出柵電極210 側壁(例如延伸到柵極介電層208之上和/或延伸到介電側壁間隔件214之上)。在另一實施方式中，在圖1的工序130，柵電極塊體中存在的催化金屬摻雜劑擴散 至柵電極的暴露表面。參照圖3B，析出的催化金屬層325可包括本文其他地方所描述的在 金屬蓋320中採用的催化金屬中任一種。柵電極「塊體」(催化金屬從其中析出)包括功函 數金屬210A和間隙填充金屬210B，以及可在柵極層(未示出)的沉積期間使用的任何柵極 金屬種子層(seed layer)。在這樣一個實施例中，析出的催化金屬層325是通過將襯底202暴露於升高的溫 度中的退火工藝來形成的。例如，襯底可在約400°C和約1000°C之間的溫度下暴露長達30 秒至10分鐘之間的時間。由於催化金屬的較低表面能，所以催化金屬摻雜劑可擴散至柵電 極210的表面，並在柵電極210的表面析出，以降低表面自由能。還可以採用預處理來增強 催化金屬的擴散。例如，在一個實施例中，採用本領域公知的非晶化技術來使得柵電極210 的一部分非晶化。在某個非晶化實施例中，可採用諸如Ge注入的預非晶化注入來破壞柵電極210的上層。在柵電極210的表面被非晶化或被破壞的情況下，在柵電極210的非晶 化部分中的催化金屬原子具有高的擴散係數，從而在柵電極表面處提高了金屬原子的團聚 (agglomeration)。在其他實施例中，在退火之前先採用等離子體處理，以清潔從柵極的形 成中留在柵電極210表面的殘留物，該殘留物可阻礙催化金屬到達表面。等離子體處理包 括採用約50-800W的RF功率激勵的在0. 5-10託的壓力下的50-10000sccm的H2、NH3或N2 的至少一種。析出的催化金屬層325的厚度依賴於柵電極塊體中的催化金屬摻雜劑的濃度以 及摻雜劑的擴散條件。在一個實施例中，當僅間隙填充金屬210B包含催化金屬(「沉積時 的」)時，間隙填充金屬210B包括約至50%之間的催化金屬摻雜劑。在特定的實施例 中，析出的催化金屬層325具有約Inm至約50nm之間的厚度。在析出的催化金屬層325中 的催化金屬摻雜劑濃度可為至100%之間的任意值，其在相對較小厚度且靠近暴露柵 電極表面的地方具有較高的濃度。在特定的實施例中，如圖3B所示，析出的催化金屬層325並沒有形成具有高於平 坦化介電側壁間隔件214或ILD的構形的蓋，而是在柵電極210的表面處形成金屬納米顆 粒。析出的催化金屬層325可因此保持嵌入在電介質中，並與介電側壁間隔件214相鄰。因 此，相對於金屬蓋320選擇性沉積的工序120和125，在工序130之後的襯底表面可保持有 利的平坦化。再次參照圖1，在工序135，工序120形成的金屬蓋320的至少一部分被轉換為金 屬矽化物和/或金屬鍺化物臺面結構335，如圖4A所示。一般地，本領域中公知的任何用 以形成在工序120處選擇性沉積的特定金屬的矽化物或鍺化物的工藝也可在工序135中使 用。工藝的選擇依賴於蓋金屬的成分以及從金屬蓋320中形成矽化物/鍺化物外殼的期望 厚度。矽化物/鍺化物外殼的厚度可以是金屬蓋320的厚度的50%至100%之間。如圖4A 所示，金屬蓋320的全部厚度都轉換為金屬矽化物和/或金屬鍺化物臺面結構335。在完全 的轉換並沒有出現的其他實施例中，金屬矽化物和/或金屬鍺化物臺面結構335的厚度略 小於金屬蓋320的厚度，其中金屬矽化物和/或金屬鍺化物臺面結構335形成在金屬蓋320 的頂部表面和側壁上。再者，頂部表面上的矽化物的厚度可不同於側壁上的矽化物的厚度。在一個實施例中，金屬蓋320的矽化/鍺化是通過氫化矽或氫化鍺氣體的氣相表 面反應來完成的。示範的氣體源包括矽烷(SH4)、一甲基矽烷、三甲基矽烷(TMS)等。在一 個實施方式中，通過採用化學氣相沉積(CVD)工藝來使金屬蓋320與氫化物氣體反應。在 另一實施方式中，通過採用等離子體增強CVD (PECVD)工藝來使金屬蓋320與氫化物氣體源 反應。在一個示範實施例中，矽化鈷臺面結構335由鈷金屬蓋320來形成。在另一示範實 施例中，矽化鎳臺面結構335由鎳金屬蓋320來形成。在備選實施例中，金屬蓋320的矽化/鍺化是通過固相反應來完成的，其中，常規 的沉積工藝被用來在金屬蓋320上以及在ILD212(未示出)之上形成非晶矽膜。隨後進行 熱處理以使非晶矽膜的一部分與金屬蓋320反應，從而形成金屬矽化物和/或金屬鍺化物 的臺面結構335。沒有反應的非晶矽隨後採用常規的溼法或幹法化學剝離工藝來從ILD212 上剝離。在一個示範工藝中，介於約5nm和IOnm之間的非晶矽被沉積在鈷金屬蓋320上， 並且在介於500°C和850°C之間退火，以形成矽化鈷臺面結構335。在另一實施例中，在工序115沉積的柵極層能夠形成矽化物/鍺化物，因此工序120可以省略；在工序145，通過採用本文別處描述的用來形成金屬矽化物和/或金屬鍺化 物臺面結構335的任意氣相或固相技術，柵電極的一部分被轉換為矽化物或鍺化物。被轉 換的柵電極的一部分可與用於金屬矽化物和/或金屬鍺化物的臺面結構335所提供的厚度 幾乎相同。在某些實施例中，被轉換的部分可以是整個柵電極厚度的10-70%之間的任意值 (受限於對柵極性能的不利影響)。在這些實施例中，柵電極210可有利地與ILD212保持 平坦的。再次參照圖1，對於催化金屬選擇性地形成(例如，通過工序125的選擇性沉積或 工序130的表面析出)的實施例，在工序145處，包括矽和/或鍺的納米臺面結構被催化地 生長。一般地，任何催化式增強的矽或鍺生長的方法都可採用，以便形成圖4B中的矽和/ 或鍺臺面結構345。在特定的實施例中，採用金屬催化的氣體-液體-固體(VLS)生長工藝。雖然沒有 受理論約束，但是VLS工藝的機制通常理解為包括在催化的金屬中從源氣體溶解矽或鍺。 溶解的矽/鍺隨後擴散通過催化金屬，該催化金屬在工藝溫度下通常是液態，並且在柵電 極210的表面沉澱。在生長工藝期間，催化金屬的至少一部分(例如350A)在生長在柵電 極210的表面的矽/鍺上面「漂浮」，而催化金屬的另一部分(例如350B)可預期保持在柵 電極210和/或鍺矽和/或鍺臺面結構345的界面處。儘管可以採用本領域所公知的在工序125或工序130使用的用於特定催化金屬的 任何VLS方法，但是，一個示範的PECVD工藝包括採用RF功率約為5-500W激勵的在壓力 約為0. 5-10託以及溫度約為200-400°C的約50-20000sccm的諸如He、Ar和Ne的惰性氣 體，以及I-IOOOsccm的諸如SiH4、Si3H8、一甲基矽烷和GeH4的矽或鍺源氣體。示範的CVD 工藝包括那些相同的條件而沒有RF功率。通過VLS生長的矽和/或鍺矽和/或鍺臺面結構345的厚度和形狀都依賴於工藝 條件以及析出的催化金屬層325的性質。在特定的實施例中，矽和/或鍺臺面結構345包 括基本上覆蓋柵電極210表面的多個緊密間隔的連線(wire)。在某些實施例中，從柵電極 210的催化表面向上延伸的矽和/或鍺的臺面結構345的厚度介於約I-IOnm之間。再次參照圖1，工序145之後，在工序148中移除在矽和/或鍺臺面結構345的表 面上留下的催化金屬部分350A。本領域公知的適合用來移除採用的特定催化金屬的任意溼 法化學清洗都可在工序145中採用。在某些其他實施例中，工序145可以省略，並且允許殘 留的催化金屬留在矽和/或鍺臺面結構345的暴露表面上。在工序150，通過將圖4A的金屬矽化物和/或金屬鍺化物臺面結構335的至少一 部分或者將圖4B的矽和/或鍺臺面結構345的至少一部分轉換為電介質，從而在柵電極之 上形成介電蝕刻停止層。在第一實施例中，矽化物臺面結構335的一部分轉換為如圖5A所 示的介電蝕刻停止層350。根據工序150來執行的工藝，介電蝕刻停止層350可包括諸如但 不限於氮化矽、二氧化矽、氧氮化矽、碳化矽或者氮化碳矽的電介質。通常，在工序150，可採用能夠從矽化物和/或鍺化物臺面結構335來形成電絕 緣層的本領域公知的任意工藝。在一個實施例中，實施氮化工藝。在這種工藝中，金屬矽 化物和/或金屬鍺化物臺面結構335 (例如矽化鈷)的表層被轉換為氮化物介電蝕刻停止 層350。氮化物介電蝕刻停止層350主要是氮化矽或氮化鍺，但也包括若干殘留的氮化金 屬。在示範的矽化鈷實施例中，在工藝溫度為約400°C下將矽化鈷氮化以使矽脫離矽化鈷(CoSix),並且在圍繞耗盡鈷或矽的矽化鈷的內金屬芯336的周圍形成作為「殼」或「皮」的 氮化矽(SiNx)介電蝕刻停止層350。這是因為氮化鈷(CoN)在400°C下並不穩定並且分解 為Co和N2而發生的。類似的現象也可在本文描述的其他金屬矽化物或金屬鍺化物中觀察 得到。由於各向同性電介質的形成，除非整個矽化物和/或鍺化物臺面結構335被轉化，否 則介電蝕刻停止層350的外殼結構可以是特徵在於在柵電極210的邊緣521之上具有的厚 度T大於在柵電極210的縱向中心線522之上所具有的厚度，如圖5A所示。在一個特定實施方式中，工序150的氮化可通過例如但不限於N2或NH3的氮源氣 體、在約為200-450°C下激勵至等離子體來進行，從而將約I-IOnm的金屬矽化物臺面結構 335轉化為氮化矽介電蝕刻停止層。在另一實施方式中，等離子體氮化是在室溫下進行以將 約l-5nm的金屬矽化物臺面結構335轉化為氮化矽介電蝕刻停止層。在另一實施例中，採 用諸如N2和NH3的氮源氣體的氮退火是在約600-850°C下進行以將約5-15nm的矽化物臺 面結構335轉化為氮化矽介電蝕刻停止層。在再另一實施例中，通過離子束注入氮，從而將 約I-IOnm的矽化物臺面結構335轉化為氮化矽介電蝕刻停止層。可採用類似工藝，其中採 用適合於形成在本文其他地方描述的包括其他電介質的介電蝕刻停止層的氣體源。在另一實施例中，在工序150，圖4B的矽和/或鍺的臺面結構345的一部分被轉 化為如圖5B所示的介電蝕刻停止層355。介電蝕刻停止層355可包括的電介質例如但不 限於氮化矽、二氧化矽、氧氮化矽、碳化矽或氮化碳矽。對於工序148被省略的那些實施方 式，在矽和/或鍺的臺面結構345的表面上的任何殘留催化金屬也會在此時被氧化。在工序150，可採用能夠從矽和/或鍺的臺面結構345來形成電絕緣層的本領域公 知的任意工藝。例如，可執行氮化或氧化。在某些實施例中，通常，公知的氧化工藝可被用 來形成氧化矽和/或氧化鍺的介電蝕刻停止層355。在其他實施例中，碳化工藝可被用來將 矽和/或鍺的臺面結構345的至少一部分轉化為介電層(例如碳化矽)。在示範的實施方 式中，矽和/或鍺的臺面結構345通過本文別處所述的用於氮化金屬矽化物和/或金屬鍺 化物臺面結構335的至少一種工藝來氮化。對於這個實施方式，介電蝕刻停止層355的厚 度可大於在相同的條件下所形成的介電蝕刻停止層350的厚度。依賴於氮化的方法，介電 蝕刻停止層355的厚度可在約5-15nm的範圍中。在存在介電蝕刻停止層355的各向同性形成的實施例中，除非整個矽和/或鍺的 臺面結構345都被轉化，否則介電蝕刻停止層355的外殼結構可以是特徵在於在柵電極的 邊緣521之上具有的厚度T大於在柵電極的縱向中心線522之上具有的厚度，如圖5B所示。 在介電蝕刻停止層355以各向異性來形成(例如，等離子體增強或射束注入方法)的其他 實施例中，介電蝕刻停止層355的外殼結構可以是特徵在於在柵電極的縱向中心線522之 上具有的厚度T大於在柵電極的邊緣521之上所具有的厚度。再次參照圖1，在工序160，ILD 660隨後可形成在介電蝕刻停止層350或355之 上，如分別由圖6A和6B所示。ILD660可包括例如在前文所述的用於ILD212的本領域公 知的任何電介質，並且可通過任何常規的方法來沉積。在一個特別有利的實施例中，ILD660 和ILD212都包括與介電蝕刻停止層350或355截然不同的材料。任何常規冶金的器件接 觸670隨後可向源極/漏極204開口，而器件接觸680向柵電極210開口。如圖6A所示，器件接觸680穿過介電蝕刻停止層350，以致器件接觸670和680 之間的蝕刻深度差可以是原因在於介電蝕刻停止層355與ILD660和/或ILD212之間的
10接觸蝕刻的選擇性。圖6B示出使用介電蝕刻停止層355的實施例類似情況。進一步如圖 6A和6B所示，介電蝕刻停止層350和355與介電側壁間隔件214 —起用電絕緣材料將柵 電極210完全包住，該電絕緣材料時用來將器件接觸670和680開口的特殊蝕刻工藝是高 抗蝕性的。該高抗蝕性可用來放鬆對蝕刻工藝窗口的約束，從而減小蝕刻偏差，改善輪廓控 制(profile control)等等。再者，在兩個分開的掩模蝕刻被用來形成器件接觸670和器 件接觸680的情況下，如果在柵電極210之上發生對準不良，則蝕刻停止層350可防止接觸 670將柵電極210和源極/漏極204短路。這種改進可接著轉化為提高的臨界尺寸和配準 預算。如圖6B所示，依賴於工序135所進行的矽化/氮化的延伸，內金屬芯336可作為 偽結構(artifact)而留在器件結構中，且其可在接觸蝕刻步驟期間被蝕刻穿通，或者可用 作低電阻的接觸。類似的，如圖6B所示，矽和/或鍺的臺面結構345可留在器件結構中，並 且也可以在接觸蝕刻步驟期間被蝕刻穿通。如進一步所示的，催化金屬部分350B也可以作 為工藝偽結構而留在器件結構中。因此，已經公開了介電蝕刻停止層的選擇性形成。可採用一個或多個被詳細描述 的實施例來利用介電蝕刻停止層選擇性地覆蓋柵電極。儘管本發明已經採用對於結構特徵 和方法動作特定的語言來描述，然而可以理解的是，由所附的權利要求限定的本發明不一 定局限於所述的特定的特徵或動作。已公開的該特定的特徵或動作僅能理解為所主張的本 發明的特別的優選實施方式，其提供的目的是試圖描述而不是限制本發明。
權利要求
一種在圖案化的金屬特徵之上選擇性地形成介電蝕刻停止層的方法，包括暴露金屬特徵的表面；在金屬特徵的暴露表面之上選擇性地形成包括矽或鍺的臺面結構；以及將臺面結構的至少一部分轉化為電介質，以形成蝕刻停止層。
2.根據權利要求1的方法，其中選擇性地形成臺面結構進一步包括 在金屬特徵的表面上選擇性地沉積催化金屬；以及在金屬特徵之上採用催化金屬來生長包括矽、鍺或其混合物的臺面結構。
3.根據權利要求2的方法，其中臺面結構是通過將催化金屬暴露於氫化矽源氣體中來 生長的。
4.根據權利要求2的方法，其中催化金屬包括鎵、鈀、鉬和鈷中的至少一種。
5.根據權利要求2的方法，進一步包括通過催化金屬的溼法蝕刻劑將催化金屬從臺 面結構的表面移除。
6.根據權利要求1的方法，其中選擇性地形成臺面結構進一步包括 從金屬特徵塊體內向金屬特徵的表面擴散金屬摻雜劑；以及利用金屬摻雜劑作為催化劑，在金屬特徵之上生長矽的臺面結構或鍺的臺面結構。
7.根據權利要求1的方法，其中選擇性地形成臺面結構進一步包括 在金屬特徵上選擇性地沉積金屬蓋；以及將金屬蓋的至少一部分轉化為矽化物、鍺化物或其混合物的至少一種。
8.根據權利要求7的方法，金屬蓋包括鈦、鎢、鎳、鉬、鋁和鈷的至少一種。
9.根據權利要求1的方法，其中將臺面結構轉化為電介質進一步包括利用退火工藝 或等離子體工藝的至少一種來氧化、氮化或碳化至少臺面結構的外殼。
10.根據權利要求1的方法，其中暴露金屬特徵包括回拋光柵極金屬層，以形成平坦 化的柵電極。
11.一種電晶體，包括金屬柵電極，其具有包括比在柵電極塊體內要高的催化金屬濃度的頂部表面厚度層；以及在金屬柵電極之上的介電蝕刻停止層，該介電蝕刻停止層覆蓋該頂部表面厚度層，並 且包括矽或鍺的氧化物、氮化物或碳化物。
12.根據權利要求11的電晶體，其中介電蝕刻停止層進一步包括在電介質外殼和金 屬柵電極之間的基本上沒有氧、氮或碳的鍺或矽區域。
13.根據權利要求11的電晶體，其中催化金屬包括鈷、鉬、鎵和鈀的至少一種。
14.根據權利要求11的電晶體，其中介電蝕刻停止層在接近金屬柵電極側壁處的厚度 大於其位於金屬柵電極中央處的厚度，從而形成外殼。
15.根據權利要求11的電晶體，其中介電蝕刻停止層延伸超出金屬柵電極的側壁的距 離不大於與金屬柵電極側壁相鄰的間隔件的厚度。
16.一種電晶體，包括金屬柵電極，其具有包括金屬矽化物或金屬鍺化物的至少一種的頂部表面厚度層；以及電介質外殼，其圍繞頂部表面厚度層的頂部和側壁，電介質外殼還包括金屬矽化物或鍺化物的氧化物、氮化物或碳化物。
17.根據權利要求16的電晶體，其中矽化或鍺化的金屬包括鈷、鎳、鉬、鋁、鈦、鎢和鉭 的至少一種。
18.根據權利要求16的電晶體，進一步包括在電介質外殼上的ILD層，該ILD層具有與 電介質外殼不同的材料成分。
19.根據權利要求16的電晶體，其中電介質外殼延伸超出金屬柵電極的側壁的距離不 大於與金屬柵電極側壁相鄰的電介質側壁間隔件的厚度。
20.根據權利要求16的電晶體，其中矽化或鍺化的金屬在柵電極的塊體內基本上不存 在，並且包括矽化物或鍺化物的頂部表面厚度層具有基本上無相鄰電介質間隔件的側壁。
全文摘要
在圖案化的金屬特徵之上選擇性地形成介電蝕刻停止層的方法。實施例包括在柵電極之上包含這種蝕刻停止層的電晶體。根據本發明的某些實施例，金屬選擇性地形成在柵電極的表面上，隨後其被轉化為矽化物或鍺化物。在其他實施例中，金屬選擇性地形成在柵電極的表面上，從而能夠在柵電極之上催化生長矽或鍺的臺面結構。矽化物、鍺化物、矽的臺面結構或鍺的臺面結構的至少一部分隨後被氧化、氮化或碳化，從而僅在柵電極之上形成介電蝕刻停止層。
文檔編號H01L21/31GK101981670SQ200980110703
公開日2011年2月23日 申請日期2009年6月25日 優先權日2008年6月30日
發明者J·克勞斯, S·金 申請人:英特爾公司