用於訪問數據的設備和系統的製作方法
2023-09-22 16:48:00 6
專利名稱：用於訪問數據的設備和系統的製作方法
技術領域：
本發明涉及一種用於訪問數據的設備和系統。
背景技術：
集成電路可包括執行多種功能的模塊。在執行其功能過程中，每個前述的模塊都可以訪問共享存儲器。所述共享存儲器可包括例如動態隨機訪問存儲器(DRAM)。DRAM控制器控制對DRAM的訪問。
這些功能可以通過支持多種功能的DRAM訪問總線向DRAM控制器發送訪問存儲器的請求。這些功能以與彼此以及存儲器不同的時鐘速率運作。此外，一些功能還可實時運作。當在特定時間間隔內有多於一個函數請求訪問時，可進行仲裁和實時調度。這些請求在總線上是串行的。
DRAM可包括多個簇(bank)，雖然通常數量為4個。每個簇包括任意數量的行。在存儲器訪問特定地址之前，包含該特定地址的簇進行預充電。在簇預充電之後，就可以對特定的行和地址進行訪問了。行預充電的時間在總時間中通常佔據很大的比例。此外，一旦對該特定的行進行訪問，則無需再次預充電就可對該行上的其他存儲器地址進行訪問。因此，對存儲器行的訪問的特徵在於開銷大、邊際成本小。
通過對功能的突發處理進行調度，實時調度可利用前面所說的DRAM的特性。在突發處理中，這些功能訪問通常位於一個簇上的同一行、或者每個簇上的一行中的大量連續的存儲器地址。當功能要訪問DRAM上每一行中的連續地址時，突發處理更容易實現。
然而，某些功能可能不會訪問DRAM上的連續地址。可能不會訪問DRAM上的連續地址的一個例子便是視頻編碼器和解碼器中的運動補償功能。在一些標準諸如高級視頻編碼(AVC)(也稱為MPEG-4第10部分AVC或ITU-TH.264)中，可能從小至2×2或者大至21×21的基準幀中的基準像素塊來得到預測像素。一個基準像素塊可能跨越DRAM上的多個行和簇。此外，將基準圖片儲在存儲器中的方式也有很多種。因此，存儲基準像素的存儲器地址很可能是不連續的。
對比下面將要結合附圖進行介紹的本發明的技術方案，傳統方法的弊端和劣勢對於本領域的工作人員來說將變得更加清晰。
發明內容
本發明涉及與像素獲取請求接口有關的系統、方法和/或設備，其內容在下面的附圖中進行了展示，並在隨後的權利要求中進行了完整的描述。
通過閱讀下面的描述和相關的附圖，將能夠全面理解本發明的優勢和創新之處、以及示例性的實施例。
根據本發明的另一方面，提供了一種用於訪問數據的模塊的存儲器訪問單元，所述存儲器訪問單元包括輸出埠，用於通過到存儲器控制器的鏈路，傳送存儲器的地址列表的訪問請求。
優選的，所述存儲器訪問單元還包括用於使地址列表的訪問請求排隊的隊列。
優選的，所述存儲器訪問單元還包括
輸入埠，用於從運動預測處理單元接收像素塊請求；以及邏輯，用於從所述像素塊請求生成地址列表，其中所述地址列表對應於存儲所述像素塊中像素的存儲器中的地址。
優選的，所述存儲器訪問單元通過與一個或多個客戶端共享的總線、從存儲器的所述地址列表中、接收存儲在存儲器的地址中的數據。
根據本發明的一些方面，一種用於訪問存儲器的存儲器控制器，所述存儲器控制器包括埠，用於通過鏈路從客戶端接收存儲器中地址列表的訪問請求；另一埠，用於通過與一個或多個其他客戶端共享的總線接收訪問所述存儲器的請求。
優選的，所述存儲器控制器還包括用於使地址列表訪問請求排隊的隊列。
優選的，所述存儲器控制器還包括仲裁器，用於在來自客戶端的地址列表請求和一個或多個其他客戶端的存儲器訪問請求之間進行仲裁。
優選的，所述存儲器控制器通過另一埠、從存儲器的地址列表發送存儲在所述存儲器地址中的數據。
優選的，所述存儲器控制器通過所述埠、從存儲器的地址列表中發送存儲在所述存儲器地址中的數據。
優選的，所述地址是非連續的。
優選的，所述存儲器訪問單元通過所述鏈路、從存儲器的地址列表中接收存儲在所述存儲器地址中的數據。
根據本發明的另一個方面，一種處理視頻數據的系統，所述系統包括
存儲器訪問單元，用於接收像素塊請求，並生成存儲器中地址列表的訪問請求；存儲器控制器，用於接收所述存儲器中所述地址列表的訪問請求；鏈路，連接所述存儲器訪問單元和所述存儲器控制器，用於傳送所述存儲器中所述地址列表的訪問請求；一個或多個客戶端，用於執行一種或多種功能；以及總線，用於傳送來自一個或多個客戶端的訪問請求。
優選的，所述總線將存儲在所述存儲器地址中的數據從存儲器的地址列表中發送到存儲器訪問單元。
優選的，所述鏈路將存儲在所述存儲器地址中的數據從存儲器的地址列表中發送到存儲器訪問單元。
優選的，所述系統還包括運動預測處理器，用於從像素塊中生成預測像素。
優選的，所述存儲器訪問單元還包括邏輯，用於從所述像素塊請求生成地址列表，其中所述地址列表對應於存儲所述像素塊中像素的存儲器中的地址。
優選的，所述存儲器訪問單元還包括用於使地址列表的請求排隊的隊列。
優選的，所述存儲器訪問單元還包括仲裁器，用於在通過總線接收的存儲器訪問請求與通過鏈路接收的地址列表訪問請求之間進行仲裁。
圖1是依據本發明實施例的用於訪問和傳送存儲器數據的示範性系統的示意性框圖。
圖2是依據本發明實施例的示範性存儲器訪問單元的示意性框圖。
圖3是依據本發明實施例的存儲器控制器的示意性框圖。
圖4是依照高級視頻編碼標準對視頻數據進行編碼的示意性框圖。
圖5是依照高級視頻編碼標準對視頻數據進行編碼的示意性框圖。
圖6是依據本發明實施例的示範性系統的示意性框圖。
圖7是依據本發明實施例的像素獲取請求接口的示意性框圖。
圖8是依據本發明實施例的像素獲取過程的流程圖。
圖9是依據本發明實施例的像素傳送過程的流程圖。
具體實施例方式
如圖1所示，其中示出了依據本發明實施例的示範性系統的示意性框圖。該系統包括用於執行特定功能的特定客戶端120(0)，和用於執行一個或多個其他功能的一個或多個其他客戶端120(1)…120(n)。在執行所述特定功能和所述一個或多個功能的過程中，特定客戶端120(0)和一個或多個其他客戶端120(1)…120(n)可訪問存儲器中的地址。此外，客戶端120(0)…120(n)可以以相同或者不同的時鐘速率運作。
存儲器控制器110控制對存儲器的訪問。所述特定客戶端120(0)通過它與存儲器控制器110之間的鏈路112請求訪問所述存儲器中的地址列表。在本發明的特定實施例中，所述特定客戶端包括存儲器訪問單元。
鏈路112可包括但不限於例如點到點鏈路或另一總線。其他客戶端120(1)…120(n)通過總線115傳送訪問存儲器地址的請求。如果在特定時間內有一個以上的其他客戶端120(1)…120(n)嘗試請求訪問，總線仲裁器會對這些請求進行仲裁。
根據本發明的一些方面，存儲器控制器110通過總線115傳送客戶端120(1)…120(n)和特定客戶端120(0)所請求訪問的地址中的數據。在選擇性的實施例中，存儲器控制器110通過鏈路112傳送所請求的數據。
如圖2所示，示出了依據本發明實施例的示範性存儲器訪問單元200的示意性框圖。存儲器訪問單元200為客戶端獲取數據，它包括輸出埠215。輸出埠215通過鏈路112向存儲器控制器110傳送存儲器地址列表的訪問請求。
在本發明的特定實施例中，存儲器訪問單元200還可包括隊列211。隊列211使地址列表的訪問請求排隊。此外，存儲器訪問單元200還可通過輸入埠205接收訪問特定數據的請求。除了提供存儲數據的地址外，該數據訪問請求還可指定另一方式所請求的數據。因此，存儲器訪問單元200可包括邏輯210，用於從所述請求中生成地址列表，這些地址列表對應於存儲器中存儲數據的地址。
邏輯210可基於存儲器組織和數據存儲在存儲器中的方式來確定存儲數據的地址。此外，邏輯210可按照優化存儲器訪問的順序來生成地址列表。
例如，當存儲器包括包含行的簇時，並且對存儲器簇中特定行的訪問會造成大量的時間開銷時，邏輯210生成地址列表，所述地址列表將存儲器簇中同一行中的地址組織成共同的事項。
根據本發明的特定實施例，存儲器訪問單元200可通過共享總線接收所請求的數據，而通過請求鏈路來將請求發往存儲器控制器。選擇性地，存儲器訪問單元200可通過請求鏈路接收所請求的數據。
現參照圖3，示出了依據本發明實施例的示範存儲器控制器300的示意性框圖。存儲器控制器300包括埠305，用於通過鏈路從特定客戶端例如存儲器訪問單元200接收訪問存儲器中地址列表的訪問請求。存儲器控制器300還包括其他埠310，用於通過共享總線從一個或多個其他客戶端接收訪問所述存儲器的請求。
根據本發明的特定方面，存儲器控制器300還可包含隊列，用於使存儲埠305收到的地址列表的訪問請求排隊。此外，仲裁器可在特定客戶端發出的地址列表訪問請求和一個或多個其他客戶端發出的存儲器訪問請求之間進行仲裁。
在本發明的特定實施例中，存儲器控制器300通過埠310來發送存儲器地址中的數據，這些數據是埠305所收到的地址列表中的數據。選擇性地，數據可通過點到點鏈路返回。
本發明可應用於多種應用中。例如，本發明可用於對視頻數據進行解碼。下面將簡單介紹一種特定的視頻壓縮標準，高級視頻編碼(AVC，也稱為H.264，和MP3G-4第10部分)，在這之後還將介紹一種依據本發明實施例的示範性視頻處理器。
H.264標準現在來看圖4，其中示出了幀400的示意性框圖。在稱為幀長度的時間段內，視頻攝像頭從視野中捕捉幀400。連續的幀400組成了視頻序列。幀400包括二維像素柵格400(x，y)。
對於彩色視頻而言，每個色彩分量都與二維像素柵格相關聯。例如，視頻可包括亮度、紅色色度分量和藍色色度分量。因此，亮度、紅色色度分量和藍色色度分量分別與二維像素柵格400Y(x，y)、400Cr(x，y)和400Cb(x，y)相關聯。當幀中的二維像素柵格400Y(x，y)、400Cr(x，y)和400Cb(x，y)重疊顯示在顯示設備410上時，就顯示出在幀長度期間內從視野中捕獲的圖片。
通常，與紅色色度分量和藍色色度特徵相比，人眼對視頻的亮度特徵的空間細節更敏感。因此，通常使用AVC標準，亮度像素柵格400Y(x，y)中像素的數量要多於紅色色度柵格400Cr(x，y)和藍色色度柵格400Cb(x，y)中像素的數量。在4:2:0採樣格式中，紅色色度柵格400Cr(x，y)和藍色色度像素柵格400Cb(x，y)柵格在每個方向上的像素是亮度像素柵格400Y(x，y)中像素數量的一半。
幀400Y(x，y)中的一組亮度像素可分成16×16像素400Y(16x-＞16x+15，16y-＞16y+15)塊415Y(x，y)。對於每個16×16塊的亮度像素415Y(x，y)，存在相應的8×8塊的紅色色度像素415Cr(x，y)和藍色色度像素415Cb(x，y)。16×16塊亮度像素415Y(x，y)、以及相應的8x 8塊紅色色度像素415Cr(x，y)和藍色色度像素415Cb(x，y)共同稱為宏塊420。
H.264標準可以逐幀或逐場對視頻進行編碼，還可以逐個宏塊地對宏塊上的幀和場進行編碼。H.264標準中還規定可以使用其他技術中的空間預測、時間預測、轉換、交錯編碼和無損熵編碼來對宏塊420進行壓縮。
現參照圖5，其中描述了臨時預測塊130的示意性框圖。塊130可從其他幀或場中的像素塊R中進行預測。用作預測的像素塊稱為基準像素R。
在一些情況下，基準像素塊R是從另一基準像素塊R』中進行插值得到的。例如，六階(tap)濾波器可對基準像素塊R』進行插值，來得到基準像素塊R。基準像素塊R』的大小可達21×21。
塊130與基準像素R或R』之間的差別稱為預測誤差E。預測誤差E與基準像素R或R』的標識一同被計算和編碼。基準像素R或R』由運動向量MV和包含他們的參考圖的標識來表示。運動向量MV描述塊130或宏塊與基準像素R之間的空間位移。運動向量MV自身可從相鄰的部分和宏塊的MV中預測出來。
在對視頻數據進行解碼的過程中，幀或場可以逐個宏塊地在宏塊中解碼。此外，對宏塊的解碼可按照從左到右或和從上到下的順序進行。解碼後的宏塊可寫入存儲器如DRAM中。此外，如上所述，宏塊還可從其他先前進行解碼的場或幀中的基準像素塊R中預測出來。為了對宏塊進行解碼，解碼器從DRAM中獲取基準像素R。
需要注意的是，基準像素塊R塊通常並沒有排列在宏塊的邊界上。因此，基準像素塊R有可能跨越多個宏塊。當基準像素塊R為21×21塊時，基準像素塊R可跨越多達9個不同的宏塊。
基準像素R所跨越的宏塊將在不同的處理過程中寫入到DRAM中。因此，存儲基準像素R的特定存儲器地址並不能保證是連續的，甚至彼此之間都不相互接近。
現在來看圖6，其中示出了依據本發明實施例的示範性系統的示意性框圖。該系統包括視頻解碼器601、存儲器控制器603和存儲器604。
視頻解碼器601接收並對視頻數據進行解碼。視頻解碼器601包括運動補償單元MCU、解塊單元DBU、高速緩衝存儲器P$和任意數量的其他客戶端602(0)…602(n)。運動補償單元MCU將解碼後的預測誤差E應用於基準像素R。運動補償單元通過存儲器訪問單元MAU訪問存儲器604。其他客戶端通過總線訪問存儲器604。根據本發明的特定實施例，存儲器訪問單元MAU也可通過總線發送請求。
存儲器604可包括任意數量的簇，儘管通常這個數量為4個。每個簇包含任意數量的行。在存儲器訪問特定地址之前，包含包括所述特定地址的特定行的簇先進行充電。在對簇預充電過後，就可以對特定的地址進行訪問了。簇預充電的時間在總時間中佔據很大的比例。此外，一旦對該特定的行進行訪問，則無需再次預充電就可對該行上的其他存儲器地址進行訪問。因此，對存儲器行的訪問的特徵在於開銷大、邊際成本小。
通過總線對客戶端602(0)…602(n)的突發處理進行調度，實時調度可利用存儲器604的前述特性。在突發處理中，這些功能訪問通常位於一個簇上的同一行、或者每個簇上的一行中的大量連續的存儲器地址。當功能要訪問DRAM上的連續地址時，突發處理更容易實現。
可能不會訪問DRAM上的連續地址的一個例子便是視頻編碼器和解碼器中的運動補償功能。在一些標準諸如高級視頻編碼(AVC)(也稱為MPEG-4第10部分AVC或ITU-TH.264)中，可能從小至2×2或者大至21×21的基準幀中的基準像素塊來得到預測像素。一個基準像素塊可能跨越DRAM上的多個行和簇。此外，將基準圖片儲在存儲器中的方式也有很多種。因此，存儲基準像素的存儲器地址很可能是不連續的。
然而，某些功能可能不會訪問存儲器604上的連續地址。例如，運動補償單元MAU需要訪問一組預測像素，而這一組像素的大小可能存在非常大的不同。例如，在AVC中，獲取色度的基準像素可小至2×2，而獲取亮度的基準像素可大至21×21。同一組中的基準像素可能跨越多達9個宏塊。可能有大量基準像素與一個宏塊的解碼相關。此外，基準幀在存儲器中的存儲方式也有很多種。
因此，在使用了視頻解碼器601的高速緩衝存儲器的的系統中，可從DRAM中請求得到包括塊獲取請求的DRAM地址，所述塊獲取請求可由高速緩衝存儲器和其他地址來滿足，這將導致從DRAM中請求到的地址不連續。因此，存儲基準像素的存儲器地址可能是非連續的。
在本發明的特定實施例中，基準幀的宏塊可存儲在存儲器604中，其存儲的方式能夠確保基準像素塊所跨越的宏塊的任意組合在存儲器604每一個簇中的存儲位置不會超過一行。
為減輕內部視頻解碼模塊如MCU掌握存儲器像素數據排列和訪問協議的細節的負擔，對系統中與像素有關的訪問由存儲器訪問單元MAU處理。MAU依據存儲器組織方式將每個基準像素請求轉換為存儲器訪問請求，然後通過像素獲取請求接口PFRI將該請求發往存儲器控制器603。像素獲取請求接口PFRI可包括點到點鏈路。選擇性地，PFRI可支持多種請求功能。根據本發明的特定實施例，MAU可從其他模塊接收請求，並可包括仲裁邏輯。
現參照圖7，其中示出了依據本發明實施例的像素獲取請求接口的示意性框圖。存儲器訪問單元MAU通過像素獲取請求接口PFRI、向存儲器控制器603發送請求訪問存儲器604中地址列表的請求。
存儲器訪問單元MAU包括輸入埠705，用於從運動補償單元接收基準像素塊請求；還包括邏輯710，用於從基準像素塊請求生成訪問存儲器604中地址列表的請求；還包括隊列715，用於通過像素獲取請求接口PFRI發送地址列表訪問請求。存儲器控制器603包括隊列720，用於從PFRI接收請求。
PFRI支持向存儲器控制器603發送DRAM字地址請求流。根據特定的實施例，這些請求是讀取請求。與這些請求有關的數據通過總線返回。選擇性地，與這些請求有關的數據通過PFRI返回。MAU創建DRAM字地址列表，所述列表對應於時間預測必需的DRAM數據字。
在本發明的特定實施例中，DRAM字地址列表不包括當前正處於高速緩衝存儲器P$中的DRAM字。這些DRAM字可以是應用到視頻塊運動補償中的整個DRAM字集合的任一個子集。通過MCU、MAU和P$設計的優點，列表中的DRAM字地址的順序可以先是整個宏塊中的所有亮度DRAM字，然後是同一宏塊中的所有色度DRAM字。亮度列表，然後是色度列表，每個宏塊中DRAM字地址的順序可在P$丟失宏塊中所有DRAM字的情況下產生的存儲器開銷量最小。當P$命中指定宏塊所需要的一些DRAM字時，那些DRAM字不會出現在通過PFRI發往存儲器控制器603的地址列表中，而餘下的所請求的DRAM字地址的順序不會改變。
PFRI上DRAM字地址請求的傳輸可獨立於存儲器請求和準予活動，這可通過PFRI上的流控機制來調製。根據本發明的特定實施例，作為PFRI規範的一部分，還包括時鐘同步(flop-flop)準備接收協議。
命令將列表在假設的存儲器突發之間分成若干組，並使用一組請求來控制一個假設的存儲器突發的行為，PFRI包含這樣的命令對存儲器控制器603和實時調度行為而言是非常重要的。可通過存儲器控制器603的結構來設定每個組的大小，但這種選擇會以微妙而重要的方式對RTS行為產生影響。在本發明的特定實施例中，每個組中DRAM字地址的數量被限制為16個。PFRI還可包含組尾指示，用於指出每組DRAM字地址的尾部。
如果組大小限制在16個16位元組DRAM字以內(這少於MCU預測在一些情況下要求的最大請求大小(例如，示範性實施例中AVC的24，VC-1的28))，MAU會將這些較大的地址列表分成2個組，或者採取其他一些方法來限制組大小。假設存儲器控制器603將每個組視為一次存儲器處理，通過這種方式來分割組會增加存儲器周期總開銷。作為選擇的，組的最大大小至少要與一個宏塊預測中使用的DRAM字的最大數量一樣大。
在本發明的特定實施例中，MAU可向存儲器控制器603發送「簇開放提示」和「簇關閉提示」命令。簇開放提示將通知存儲器控制器603，緊隨其後(但不必是PFRI上的下一命令)的一個或多個DRAM字地址可能需要使用一個特定的簇-行。簇關閉提示會通知存儲器控制器603，至少直到同一簇中的最新開放的簇-行關閉之前，以後的DRAM字地址不需要前面DRAM字地址所需要的特定簇-行。
在本發明的特定實施例中，通過PFRI所請求的讀數據、通過PFRI發送的DRAM字地址請求組成了與通過總線發送的請求類似的存儲器訪問請求。MAU具備用於PRFI請求的唯一的客戶標識符ID。當一組PFRI請求贏得存儲器仲裁時，存儲器控制器603從存儲器中讀取所請求的數據，然後連同數據一起通過總線向MAU客戶端ID返回一個ACK。
可對PFRI進行指定，使得請求可在最大可能的存儲器地址空間中查閱DRAM字地址。例如，該接口可設計為支持4GB(32位)存儲器地址空間。因此，在示範性實施例中，PFRI上請求的每個DRAM字地址應當使用28(32-4)位。存儲器控制器603可簡單的忽略(丟棄)所有高位地址位，這些地址位代表的是特定的存儲器控制器603所不支持的地址。
PFRI還可包含指示命令和數據的信號，以及適於高速工作的流控信號。PFRI上的命令通常可包括組尾命令，來描述Gword請求組。
PFRI的時鐘頻率可獨立於存儲器控制器603和視頻解碼器601中的其他時鐘頻率來選擇。但是，最好規定PFRI按照存儲器的時鐘頻率工作，來優化MAU中邏輯710的設計，並使得信息所跨越的時鐘邊界最小。作為選擇的，基於類似的原因，最好使PFRI按照MAU時鐘頻率工作。
現在參照圖8，其中示出了依據本發明實施例的存取基準像素數據的流程圖。在步驟805，輸入705收到基準像素塊請求。
在步驟810，邏輯710從輸入埠收到的像素塊請求生成地址列表請求。在步驟815，輸出埠Q715通過PFRI將該請求發往存儲器控制器603。在步驟817，存儲器控制器從DRAM中接收數據。在步驟820，存儲器訪問單元從總線接收像素數據。
現參照圖9，其中示出了依據本發明實施例的基準像素數據傳送的流程圖。在步驟905，存儲器控制器603等待直到它接收地址列表訪問請求。在步驟910，存儲器控制器在地址列表訪問請求與一個或多個客戶端的存儲器訪問請求之間進行仲裁。當地址列表訪問請求從仲裁中勝出時，在步驟915，存儲器控制器從DRAM中讀取數據，然後以突發地址列表發送地址中的數據。
這裡描述的實施例可以作為單個晶片、應用專用集成電路(ASIC)以板級產品來實現，或者作為單獨的部件與系統的其他部分進行不同級別的系統集成。作為選擇的，本發明的特定方面是通過固件實現的。集成的程度主要由速度和成本因素來決定。
雖然本發明是參照特定的實施例進行描述的，但本領域的技術人員應當明白，在不脫離本發明範圍的情況下，可以對本發明進行各種修改或者等效的替換。
此外，在不脫離本發明範圍的前提下，還可根據具體的情況和使用的材料對本發明進行修改。例如，執行視頻編碼或其他處理的處理器可使用PFRI，儘管在本發明中描述為視頻解碼器。例如，PFRI可設計為通過共享PFRI接口以及在存儲器控制器內包含多個隊列，來支持多個請求者，例如，存儲器訪問單元MAU。作為選擇的，一個以上的PFRI可對存儲器控制器進行訪問。此外，一個以上的不同設備例如如運動補償單元和解塊器，或運動評估單元和運動補償單元可通過單個存儲器訪問單元發出請求。
因此，本發明並非僅限於所公開的特定實施例，而是包含落入本發明權利要求範圍內的所有實施例。
權利要求
1.一種用於訪問數據的模塊的存儲器訪問單元，其特徵在於，所述存儲器訪問單元包括輸出埠，用於通過到存儲器控制器的鏈路，傳送存儲器的地址列表的訪問請求。
2.根據權利要求1所述的存儲器訪問單元，其特徵在於，還包括用於使地址列表的訪問請求排隊的隊列。
3.根據權利要求1所述的存儲器訪問單元，其特徵在於，還包括輸入埠，用於從運動預測處理單元接收像素塊請求；邏輯，用於從所述像素塊請求生成地址列表，其中所述地址列表對應於存儲所述像素塊中像素的存儲器中的地址。
4.根據權利要求1所述的存儲器訪問單元，其特徵在於，所述存儲器訪問單元通過與一個或多個客戶端共享的總線、從存儲器的所述地址列表中、接收存儲在存儲器的地址中的數據。
5.一種用於訪問存儲器的存儲器控制器，其特徵在於，所述存儲器控制器包括埠，用於通過鏈路從客戶端接收存儲器中地址列表的訪問請求；另一埠，用於通過與一個或多個其他客戶端共享的總線接收訪問所述存儲器的請求。
6.根據權利要求5所述的存儲器控制器，其特徵在於，還包括用於使地址列表訪問請求排隊的隊列。
7.根據權利要求5所述的存儲器控制器，其特徵在於，還包括仲裁器，用於在來自客戶端的地址列表請求和一個或多個其他客戶端的存儲器訪問請求之間進行仲裁。
8.根據權利要求5所述的存儲器控制器，其特徵在於，所述存儲器控制器通過另一埠、從存儲器的地址列表發送存儲在所述存儲器地址中的數據。
9.根據權利要求5所述的存儲器控制器，其特徵在於，所述存儲器控制器通過所述埠、從存儲器的地址列表中發送存儲在所述存儲器地址中的數據。
10.一種處理視頻數據的系統，其特徵在於，所述系統包括存儲器訪問單元，用於接收像素塊請求，並生成存儲器中地址列表的訪問請求；存儲器控制器，用於接收所述存儲器中所述地址列表的訪問請求；鏈路，連接所述存儲器訪問單元和所述存儲器控制器，用於傳送所述存儲器中所述地址列表的訪問請求；一個或多個客戶端，用於執行一種或多種功能；以及總線，用於傳送來自一個或多個客戶端的訪問請求。
全文摘要
本發明涉及一種用於訪問數據的模塊的存儲器訪問單元的系統和設備。該存儲器訪問單元包括輸出埠，用於通過鏈路向存儲器控制器發送地址列表訪問請求。
文檔編號H04N7/32GK1881190SQ200610091508
公開日2006年12月20日 申請日期2006年5月30日 優先權日2005年5月31日
發明者亞歷山大·麥克洛斯 申請人:美國博通公司