具有電阻分壓器的開關裝置製造方法

2023-09-22 21:03:40

具有電阻分壓器的開關裝置製造方法
【專利摘要】本發明提供了具有電阻分壓器的開關裝置。實施例提供了一種包括一個或多個場效應電晶體（FET）的開關裝置。在實施例中，包括第一電阻器和第二電阻器的電阻分壓器可以在電氣地位於FET的柵極端子與FET的本體端子之間的位置處與該FET耦合。
【專利說明】具有電阻分壓器的開關裝置
【技術領域】
[0001]本公開內容的實施例一般涉及電路領域，更具體地，涉及利用場效應電晶體(FET)的開關裝置。
【背景技術】
[0002]射頻(RF)開關裝置用於許多應用(例如無線通信系統)中以選擇性地使RF信號通過。對於包括FET的開關裝置而言，可能需要施加到柵極端子的偏壓將FET偏置於「導通」狀態。在一些情況下，所施加的電壓可能使得FET的本體在不確定的電壓下「浮置」。
【專利附圖】

【附圖說明】
[0003]在附圖的各幅圖中，作為示例而不是作為限制示出了實施例，在附圖中，相同附圖標記表示相同元件,並且其中:
[0004]圖1示出了根據各個實施例的開關裝置的電路圖；
[0005]圖2示出了 η型FET的示例；
[0006]圖3示出了根據各個實施例的用於控制開關裝置的本體的電壓的方法的流程圖；
[0007]圖4示出了根據各個實施例的開關裝置的電路圖；以及
[0008]圖5是根據各個實施例的示例性無線通信裝置的框圖。
【具體實施方式】
[0009]將使用本領域技術人員通常採用的術語來描述說明性實施例的各個方面以將其勞動成果的實質性內容傳達給本領域的技術人員。然而，對於本領域技術人員而言明顯的是，可以利用所描述的方面中的僅一些方面來實現替選實施例。為了說明，闡述了特定裝置和配置以便提供對說明性實施例的全面理解。然而，對於本領域技術人員而言明顯的是，可以在沒有具體細節的情況下實現替選實施例。在其他情形下，省略或簡化已知的特徵以使上述說明性實施例不難以理解。
[0010]此外，依次以最有助於理解本公開內容的方式將各種操作描述為多個離散操作；然而，描述的順序不應當被解釋為暗示這些操作必須依賴於順序。具體地，這些操作不必以呈現的順序來執行。
[0011]重複使用短語「在一個實施例中」。該短語一般不指相同的實施例；然而，也可以指相同的實施例。除非上下文另有規定，否則術語「包括(comprising和including)」、「具有」是同義的。
[0012]在為可以結合各個實施例使用的語言提供一些清晰語境時，短語「A/B」和「A和/或B」是指(A)、(B)或(A和B);並且短語「A、B和/或C，，是指(A)、(B)、(C)、(A和B)、(A和 C)、(B 和 C)或(A、B 和 C)。
[0013]在本文中可使用術語「耦合」及其派生詞。「耦合」可以是指以下中的一種或多種。「耦合」可以是指兩個或更多個元件直接物理接觸或電接觸。然而，「耦合」還可以是指兩個或更多個元件非直接接觸彼此，但仍然彼此協作或交互，並且可以是指一個或多個其他元件耦合或連接在所謂的彼此耦合的元件之間。
[0014]實施例可以包括具有FET的開關裝置或開關電路。FET可以包括本體、源極、漏極和柵極。該電路可以包括與FET耦合的電阻分壓器。在實施例中，該電阻分壓器可以包括在電氣地位於FET的本體與地之間的位置處與FET電耦合的第一電阻器。該電阻分壓器還可以包括在電氣地位於FET的本體與柵極之間的位置處與FET耦合的第二電阻器。在一些實施例中，可以在開關裝置或開關電路中使用多個FET和多個電阻分壓器。
[0015]圖1示出了根據各個實施例的開關電路100。開關電路100 (也稱為電路100)可以包括場效應電晶體(FET)。FET104可以包括分別與FET的漏極、源極、柵極和本體耦合的漏極端子112、源極端子116、柵極端子120和本體端子124，如下面參照圖2所述。在一些實施例中，漏極端子112和源極端子116可以彼此電耦合，如圖1所示。在一些實施例中，漏極端子112與源極端子116之間的電耦合可以包括電阻器128。在一些實施例中，FET104可以是增強型FET。附加地或替選地，FET104可以是絕緣體上矽(SOI)裝置和/或塊狀(bulk)互補金屬氧化物半導體(CMOS)裝置。在一些實施例中，FET104可以是金屬氧化物半導體FET (M0SFET)，而在其他實施例中，FET104可以是指絕緣柵FET (IGFET)或金屬絕緣體半導體 FET (MISFET) ο
[0016]各個實施例提供了在對FET104的本體的電壓進行偏置時使用的偏置方案。在本文中參考η型增強型FET來討論該偏置方案。然而,在其他實施例中,可以使用和/或修改該偏置方案以供另一種類型的FET (諸如P型FET)使用。
[0017]在各個實施例中，FET104可以選擇性地在「關斷」狀態與「導通」狀態之間轉變以便於切換傳輸信號，下文稱為射頻(RF)信號。例如，如果FET104處於「導通」狀態，則FET104可以在源極端子116處接收RF信號並且將RF信號通過FET104傳遞到漏極端子112。如果FET104處於「關斷」狀態，則FET104可以防止在漏極端子112與源極端子116之間傳遞RF信號。
[0018]FET104可以在柵極端子120處接收控制信號以使FET104在「關斷」狀態與「導通」狀態之間轉變。例如，相對於漏極端子112和源極端子116的DC電壓的+2.5V的DC電壓可以被施加到柵極端子120。在一些實施例中，該電壓可以通過解碼器(在圖1中未示出)來施加。+2.5V可以具有以下效應:通過使得漏極端子112與源極端子116之間的電阻變得很低以使得RF信號可以在漏極端子112與源極端子116之間傳遞而使FET104 「導通」。
[0019]由於FET104—般可以包括如圖2中以NMOS FET所示的4個部分，所以向柵極端子120施加正電壓可以使得RF信號流過FET104。FET104可以包括連接至漏極端子112的漏極200、連接至源極端子116的源極204以及連接至柵極端子120的柵極208。在實施例中，漏極200、源極204和柵極208全部可以由金屬或導電材料(例如鋁或銅)組成。在實施例中，漏極200、源極204和柵極208可以由相同材料或不同材料組成。
[0020]FET104還可以包括連接至本體端子124的本體212。如將在下面詳細描述的，FET104還可以包括位於漏極200與本體212之間的η型漏極部220和位於源極204與本體212之間的η型源極部228。
[0021]如在本文中所使用的，「端子」通常會是指FET104的在其處FET104連接至電路中的另一元件的元件。在一些實施例中，可以認為漏極200和漏極端子112是相同元件，例如，FET104可以通過漏極200與電路中的另一元件之間的直接連接來連接至電路中的該元件。在其他實施例中，漏極端子112可以是與漏極200電耦合的端子，例如導電引線。例如，在這些其他實施例中，FET104可以通過可以是諸如銅的金屬引線或其他導電引線的漏極端子112與電路中的另一元件相連，該元件又可以與漏極200耦合。類似地，源極204和源極端子116可以彼此相同或彼此電耦合，如以上關於漏極200和漏極端子112所描述的那樣。類似地，柵極208和柵極端子120可以彼此相同或彼此電耦合。最終，本體212和本體端子124可以彼此相同或彼此電耦合。在一些實施例中，本體端子124可以直接與源極端子116耦合。如本文所使用的，賦予元件的名稱是為了將FET104的一個元件與另一個元件區分開，並且不同的實施例可以使用不同的名稱，例如，將η型漏極部220稱為「漏極」或者將η型源極部228稱為FET104的「源極」。
[0022]作為FET104的使用示例，將討論向柵極端子120施加DC電壓，這又可以使得柵極208獲得指定電壓。然而，在一些實施例中，可以將DC電壓直接施加到柵極208。作為另一示例，RF信號可以在源極204或源極端子116處被接收，並且當FET104 「導通」時通過FET104傳遞到漏極200或漏極端子112。
[0023]本體212可以由P型材料組成，例如，摻雜有第III族元素(諸如硼或鋁)的第IV族元素(諸如矽或鍺)。η型漏極部220和η型源極部228可以包括摻雜有第V族元素(諸如砷或磷)的第IV組元素(諸如矽或鍺)。η型漏極部220和η型源極部228可以通過本體212彼此分離。一般地，P型材料缺乏電子並且被認為是具有「電子空穴」。η型材料具有能夠在η型材料內或外作為電流移動的額外電子，並且因此可以被認為是具有「移動電子」。
[0024]如上所述，FET104的柵極208可以由諸如銅或鋁的導電金屬組成。在其他實施例中，柵極208可以由鉭、鎢或氮化鉭組成。在其他實施例中，FET104的柵極208可以由多晶矽材料組成。漏極200、源極204、柵極208和本體212全部都可以通過電介質224彼此分離開，電介質224例如為二氧化矽、氮氧化矽或防止漏極200與源極204之間的電子流動的一些其他高k電介質。
[0025]當柵極208由於施加到柵極端子120的正電壓而獲得正電壓時，可以在柵極208與FET104的剩餘部分之間產生靜電場。正柵極電壓可以排斥本體212的p型材料中的電子空穴而吸引本體212的P型材料中的自由電子。同時，正柵極電壓可以吸引η型漏極部220和η型源極部228中的移動電子。當柵極208的正電壓相比於漏極200和源極204的DC電壓變得足夠高時，稱為「閾值電壓」的電壓、對本體212的P型材料中的排斥、和對本體212中的自由電子以及η型漏極部220和η型源極部228中的移動電子的吸引可以創建電通道(electric channel)。電通道有時被稱為「反轉層」,並且可以在η型漏極部220和η型源極部228之間並且直接在電介質224下方。換言之，η型漏極部220和η型源極部228之間的電通道可以直接在本體212與電介質224之間。在一些實施例中，增大被施加到柵極端子120的電壓可以使柵極208的電壓增大，這增大了靜電場的大小。靜電場的增大可以增加電通道的大小，從而可以增大能夠在漏極200與源極204之間傳遞的電流量。
[0026]類似地，可以通過解碼器將-2.5V的電壓施加到柵極端子120。-2.5V可以使得在漏極端子112與源極端子116之間測量出的FET104的電阻變得非常高以使得不能在漏極端子112與源極端子116之間傳遞信號。由於柵極端子120處的負電壓使得柵極208獲得負電壓，所以該電阻變高，從而產生負靜電場。負靜電場同時吸引P型本體212中的電子空穴並且排斥η型漏極部220和η型源極部228中的移動電子，從而排除了在源極204與漏極200之間傳遞電子的可能性。在使用PMOS FET來替代NM0SFET104的其他實施例中，本體212可以是η型材料，並且漏極部220和源極部228可以是ρ型材料。
[0027]在一些實施例中，期望本體212的電壓「跟隨」柵極208的電壓或者具有與柵極208的電壓類似的電壓。由於例如如果當將正電壓施加到柵極208或柵極端子120時本體212獲得正電壓，則可以增強漏極200與源極204之間的電通道，從而提高了 FET104的有效性，所以這是期望的。類似地，如果當將負電壓施加到柵極208或柵極端子120時本體212獲得負電壓，則可以增加η型漏極部220和η型源極部228的排斥，這會增大FET104的電阻並且減少任何信號洩漏。
[0028]在一些情況下，諸如PMOS FET的有效元件被用作二極體並且在本體端子124與柵極端子120之間與FET104耦合。當柵極端子120處的電壓變為負(例如，為_2.5V)時，二極體可以使得本體212的電壓變為負，並且在許多實施例中，本體212的電壓可以非常接近柵極端子120處的電壓。例如，如果柵極端子120處的電壓為-2.5V，則本體212的電壓可以是-2.3V。該過程可以稱為「自舉(bootstrapping)」。在一些實施例中，期望本體212的電壓保持接近柵極端子120的電壓，並且在其他實施例中，當+2.5V或-2.5V的電壓被施加到柵極端子120時，期望本體212的電壓僅變化很小的量，例如，十分之幾伏特。
[0029]然而，當PMOS FET被用作二極體時，如果柵極208的電壓變為正，則本體212的電壓可以變為任意值。在該情況下，可以說本體212的電壓是「浮置的」。由於在不知道本體212的精確電壓和電流的情況下本體212的浮置電壓可能使得難以進行電路設計，所以本體212的浮置電壓可能會引起問題。
[0030]具體地，如上所述，可以通過本體212的電壓的相應增大或減小來增強或減弱在源極204與漏極200之間的RF信號傳輸。如提到的，如果當柵極208的電壓為正時增大本體212的電壓，則η型漏極部220和η型源極部228之間的通道可能較大並且增大後的電流可以流過FET104。然而，如果不知道本體212的電壓為多少，則難以預測流過FET104的RF信號電流可能是多少。另外，如果本體212的電壓變得過高，則在其浮置並且不受控制的情況下RF信號的電流可能變得非常大。該大電流可能使得FET104變熱，而這可能對FET104、使用FET104的電路或者甚至使用FET104的裝置造成損害。
[0031]在一些實施例中，可以使用電阻分壓器132來替代PMOS FET。電阻分壓器132可以包括第一電阻器136和第二電阻器140。第一電阻器136可以放置於本體端子124與地144之間。第二電阻器140可以放置於本體端子124與柵極端子120之間。
[0032]相比於上述使用例如有源PMOS FET的二極體，如圖1所示那樣使用電阻分壓器132可以提供明顯益處。具體地，電阻分壓器132可以使得本體212處的電壓在已知電壓處跟隨柵極208的電壓，而與柵極208是具有通過解碼器施加到柵極208的正電壓還是負電壓無關。換言之，如果柵極208的電壓為正，則電阻分壓器132可以消除本體212的「浮置」電壓，並且替代地，本體212的電壓可以是預測值。
[0033]此外，PMOS FET 二極體可能需要額外的功率輸入以將PMOS FET 「導通」或「關斷」。由於不存在PMOS FET，所以利用電阻分壓器132的電路可以是無源的並且因而不需要額外的功率輸入。功率輸入的減少可以簡化電路設計並且降低利用FET104的電路的成本。
[0034]針對FET104、柵極端子120處的電壓、漏極端子112處的電壓、源極端子116處的電壓和/或期望本體212的電壓如何接近地跟隨柵極208的電壓中的一項或多項，可以具體選擇第一電阻器136和第二電阻器140的電阻。例如，與在期望當柵極208的電壓為+2.5V時本體212的電壓為+2.3V的情況下相比，在期望當柵極208的電壓為+2.5V時本體212的電壓為+1.0V的情況下，第一電阻器136和第二電阻器140中的一個或兩者的電阻可以不同。在一些實施例中，當柵極208處於給定電壓下時本體212的電壓可以至少部分地基於第一電阻器136的電阻與第二電阻器140的電阻的比率。
[0035]圖3示出了根據各個實施例的、當向柵極端子(例如，柵極端子120)施加電壓時對FET的本體(例如，FET104的本體212)施加偏壓的方法300的流程圖。具體地，在308處，第一電阻器(例如，第一電阻器136)可以在本體端子124與地144之間與FET耦合。接著，在304處，第二電阻器(例如，第二電阻器140)可以在柵極端子120與本體端子124之間與FET104電耦合。
[0036]通過適當地選擇第一電阻器136和第二電阻器140的電阻，可以偏置本體212的電壓以使得其跟隨柵極208或柵極端子120的電壓。換言之，當向柵極端子120施加正電壓時，本體212可以具有已知的正電壓。反之，當向柵極端子120施加負電壓時，本體212可以具有已知的負電壓。在一些實施例中，相比於柵極208，本體212的電壓可以至少部分地基於第一電阻器136的電阻與第二電阻器140的電阻的比率。
[0037]在一些實施例中，FET104和電阻分壓器132可以一起被稱為單位單元。在一些實施例中，單位單元還可以包括與FET104的柵極端子120耦合的解碼器。在一些實施例中，開關可以包括多個FET和電阻分壓器，即，多個單位單元。在這些實施例中，多個單位單元可以彼此串聯。如上所提到的，由於當FET104「關斷」時在源極端子116與漏極端子112之間產生了大電阻，所以期望串聯耦合多個單位單元。如果RF信號的電流非常大，則FET104可能損壞。通過串聯耦合多個FET，由於大的RF信號產生的負載可以分散以使得每個FET僅承載一部分負載。以此方式，可以延長FET的壽命。
[0038]圖4描繪了具有彼此串聯連接的多個單位單元的開關電路400的示例。其他實施例可以具有附加的單位單元。在一些實施例中，開關電路400可以與信號路徑串聯或並聯。具體地，圖4描繪了具有第一 FET402和第二 FET404這兩個FET的開關電路400的實施例。第一 FET402可以包括分別與第一 FET402的本體、漏極、源極和柵極(未示出)耦合的本體端子406、漏極端子408、源極端子410和柵極端子412。第二 FET404類似地可以包括分別與第二 FET404的本體、漏極、源極和柵極(未示出)耦合的本體端子414、漏極端子416、源極端子418和柵極端子420。第一 FET402的柵極端子412可以與被配置成向柵極端子412提供直流電壓的第一直流電源422電耦合，並且第二 FET404的柵極端子420可以與被配置成向柵極端子420提供直流電壓的第二直流電源424耦合。在一些實施例中，第一直流電源422和第二直流電源424可以是相同的直流電源。在實施例中，還可以將第一直流電源422和第二直流電源424稱為「解碼器」。
[0039]如以上關於圖1所述，第一 FET402可以與電阻分壓器426耦合，電阻分壓器426包括電耦合在本體端子406與地432之間的第一電阻器428和電耦合在本體端子406與柵極端子412之間的第二電阻器430。類似地，第二 FET404可以與電阻分壓器434耦合，該電阻分壓器434包括電耦合在本體端子414與地432之間的第一電阻器436和電耦合在本體端子414與柵極端子420之間的第二電阻器438。[0040]在開關電路400的一些實施例中，兩個單位單元可以彼此串聯耦合。在這些實施例中，第二 FET404的漏極端子416可以與第一 FET402的源極端子410耦合。此外，第一FET402的漏極端子408可以與RFin端子440耦合，並且第二 FET404的源極端子418可以與RFwt端子442耦合。在該實施例中，RFin端子440可以是當開關電路400的第一 FET402和第二 FET404 「導通」時通過開關電路400的RF信號的源。RFwt端子442可以是RF信號離開開關之處。下面將關於圖5來更詳細地描述RFin端子440和RFrat端子442以及信號流。
[0041]在一些實施例中，在RFtjut端子440連接至電源的同時，RFout端子442可以連接至地。如上面所提到的，所描述的配置關於η型FET或NMOS FET ;然而，還可以在對開關電路400的配置進行了輕微修改的情況下將ρ型FET或PMOS FET用在開關電路400中。在其他實施例中，RFin端子440和RFtjut端子442可以連接至電路的其他元件。RFin端子440和RFout端子442的連接可以取決於使用了開關電路400的應用。
[0042]在一些實施例中，第一 FET402的第一電阻器428的電阻可以與第二 FET404的第一電阻器436的電阻相同。在其他實施例中，兩個第一電阻器428、436的電阻可以不同。類似地，根據開關電路400或FET402、404的類型、應用或用途，第二電阻器430、438的電阻可以相同或不同。
[0043]在圖5中示出了根據一些實施例的示例性無線通信裝置500的框圖。無線通信裝置500可以具有包括一個或多個RF功率放大器(PA) 508的RF PA模塊504。RF PA模塊504還可以包括與一個或多個RF PA508耦合的一個或多個RF開關512。RF開關512可以與開關電路100和/或開關電路400類似，以及/或者可以包括開關電路100和/或開關電路400。
[0044]除了 RF PA模塊504以外，無線通信裝置500還可以具有至少所示的彼此耦合的天線結構514、Tx/Rx開關518、收發器522、主處理器526和存儲器530。儘管所示的無線通信裝置500具有發送和接收能力，但是其他實施例可以包括僅具有發送能力或僅具有接收能力的裝置。雖然RF開關512被示為包括在RF PA模塊504中，但是在其他實施例中，除了 RF PA模塊504外或替代RF PA模塊504，RF開關512也可以包括在無線通信裝置500的其他部件(諸如Tx/Rx開關518和/或收發器522)中。在其他實施例中，RF開關512可以是RF前端、RF發送器或功率轉換器的部件。
[0045]在各種實施例中，無線通信裝置500可以是但不限於行動電話、尋呼裝置、個人數字助理、文本消息發送裝置、可攜式計算機、臺式計算機、基站、用戶站、接入點、雷達、衛星通信裝置或者能夠無線地發送/接收RF信號的任何其他裝置。
[0046]主處理器526可以執行存儲在存儲器530中的基本作業系統程序以控制無線通信裝置500的總體操作。例如，主處理器526可以通過收發器522控制信號接收和信號發送。主處理器526能夠執行存在於存儲器530中的其他處理與程序，並且可以按照執行處理的需要將數據移入/移出存儲器530。
[0047]收發器522可以從主處理器526接收輸出數據(例如，語音數據、網絡數據、電子郵件、信令數據等)，可以生成RFin信號以表示輸出數據，並且向RF PA模塊504提供RFin信號。收發器522還可以控制RF PA模塊504以在所選的頻帶內且在全功率或補償功率模式下進行操作。在一些實施例中，收發器522可以使用OFDM調製來生成RFin信號。
[0048]如本文所述，RF PA模塊504可以對RFin信號進行放大以提供RFtjut信號。RFtjut信號可以被轉發至Tx/Rx開關518並接著轉發至天線結構514以便進行無線(OTA)傳輸。在一些實施例中，Tx/Rx518可以包括雙工器。以類似的方式，收發器522可以通過Tx/Rx開關518從天線結構514接收輸入的OTA信號。收發器522可以處理並且向主處理器526發送輸入信號以進行進一步的處理。
[0049]一個或多個RF開關512可以用於向無線通信裝置500的部件、從無線通信裝置500的部件和/或在無線通信裝置500的部件內選擇性地傳遞RF信號(例如，RFin信號和/或RFtjut信號)。
[0050]在各種實施例中，天線結構514可以包括一個或多個定向天線和/或全向天線，例如包括:偶極天線、單極天線、貼片天線、環形天線、微帶天線或適於RF信號的OTA發送/接收的任何其他類型的天線。
[0051]本領域技術人員應當認識到，作為示例給出了無線通信裝置500，並且為了簡便和清楚，僅示出並描述了理解實施例所需的無線通信裝置500的構造和操作。各種實施例根據具體需求設想了與無線通信裝置500相關聯地執行任何適當任務的任何適當部件或部件的組合。此外，應當理解，無線通信裝置500不應被解釋為限制可以實現實施例的裝置類型。
[0052]在本文中提供了方法和設備。在某些實施例中，電路可以包括M0SFET，其包括源極端子、柵極端子、漏極端子和本體端子。該電路還可以包括具有第一電阻器和第二電阻器並且與柵極端子和本體端子耦合且耦合在柵極端子與本體端子之間的電阻分壓器。在一個實施例中，MOSFET可以是η型MOSFET。在一個實施例中，MOSFET可以是ρ型MOSFET。在一些實施例中，第一電阻器可以包括與地耦合的第一連接和與本體端子耦合的第二連接。在一些實施例中，第二電阻器可以包括與本體端子耦合的第一連接和與柵極端子耦合的第二連接。在一些實施例中，電阻分壓器可以被配置成:當柵極端子的電壓不等於地電壓時，將本體端子的電壓偏置於柵極端子的電壓與地電壓之間。在其他實施例中，本體端子的電壓可以是至少部分地基於第一電阻器的電阻和第二電阻器的電阻的預定電壓。在一個實施例中，柵極端子的電壓相對於地電壓可以為正。在一個實施例中，柵極端子的電壓相對於地電壓可以為負。在一個實施例中，該電路還可以包括包含有MOSFET和電阻分壓器的開關以及包含有該開關的RF前端、RF發射器或功率轉換器。
[0053]在一個實施例中，電路可以包括:被配置成提供電源電壓的電源、被配置成提供地電壓的地源(ground source)和與電源和地源稱合的一個或多個單位單元。一個或多個單位單元中的單位單元可以包括具有本體端子、柵極端子、源極端子和漏極端子的MOSFET、以及包括第一電阻器和第二電阻器的電阻分壓器，其中，該電阻分壓器被配置成:當柵極端子的電壓不等於地電壓時，將本體端子的電壓偏置於柵極端子的電壓與地電壓之間。在一些實施例中，MOSFET可以是ρ型M0SFET。在一些實施例中，MOSFET可以是η型MOSFET。在一些實施例中，第一電阻器可以包括與地源耦合的第一連接和與本體端子耦合的第二連接。在一些實施例中，第二電阻器可以包括與本體端子耦合的第一連接和與柵極端子耦合的第二連接。在一些實施例中，電阻分壓器可以與柵極端子和本體端子耦合且耦合在柵極端子與本體端子之間。在一些實施例中，本體端子的電壓可以是至少部分地基於電阻分壓器的電阻的預定電壓。在一些實施例中，柵極端子的電壓相對於地電壓可以為正。在一些實施例中，柵極端子的電壓相對於地電壓可以為負。[0054]一些實施例可以提供包括將MOSFET與電源和地源耦合的方法。MOSFET可以包括漏極端子、本體端子、源極端子和柵極端子。該方法還可以包括將MOSFET的本體端子和柵極端子與電阻分壓器耦合以使得電阻分壓器位於本體端子與柵極端子之間。第一電阻器的電阻和第二電阻器的電阻可以至少部分地基於當柵極端子的柵極電壓不等於地源的地電壓時本體端子的期望電壓。在一些實施例中，MOSFET可以是η型MOSFET或ρ型MOSFET。在一些實施例中，該方法還可以包括將第一電阻器的第一連接與地源耦合，並且將第一電阻器的第二連接與本體端子耦合。在一些實施例中，該方法還可以包括:將第二電阻的第一端子與柵極端子耦合，並且將第二電阻器的第二端子與本體端子耦合。在一些實施例中，本體端子的期望電壓可以在柵極電壓與地電壓之間。在一些實施例中，柵極電壓相對於地電壓可以為正。在一些實施例中，柵極電壓相對於地電壓可以為負。
[0055]儘管根據以上說明的實施例描述了本公開內容，但是本領域技術人員應當理解，在不背離本公開內容的範圍的情況下，打算實現相同目的的各種替選和/或等同實施方案可以替換所示出且描述的具體實施例。本領域技術人員會容易地理解，本公開內容的教示可以以各種實施例來實現。本說明書意在被認為是說明性的而非限制性的。
【權利要求】
1.一種電路,包括: 金屬氧化物半導體場效應電晶體MOSFET，包括源極端子、柵極端子、漏極端子和本體端子；以及 電阻分壓器，具有第一電阻器和第二電阻器，並且與所述柵極端子和所述本體端子耦合且耦合在所述柵極端子與所述本體端子之間。
2.根據權利要求1所述的電路，其中，所述MOSFET是η型M0SFET。
3.根據權利要求1所述的電路，其中，所述MOSFET是P型MOSFET。
4.根據權利要求1所述的電路，其中，所述第一電阻器包括與地耦合的第一連接以及與所述本體端子耦合的第二連接。
5.根據權利要求4所述的電路，其中，所述第二電阻器包括與所述本體端子耦合的第一連接以及與所述柵極端子耦合的第二連接。
6.根據權利要求1所述 述本體端子的電壓偏置於所述柵極端子的電壓與所述地電壓之間。
7.根據權利要求6所述的電路，其中，所述本體端子的電壓是至少部分地基於所述第一電阻器的電阻和所述第二電阻器的電阻的預定電壓。
8.根據權利要求7所述的電路，其中，所述柵極端子的電壓相對於所述地電壓為正。
9.根據權利要求7所述的電路，其中，所述柵極端子的電壓相對於所述地電壓為負。
10.根據權利要求1所述的電路，還包括: 開關，其包括所述MOSFET和所述電阻分壓器；以及 包括所述開關的射頻RF前端、RF發射器或功率轉換器。
11.一種電路,包括: 電源，被配置成提供電源電壓； 地源，被配置成提供地電壓；以及 一個或多個單位單元，與所述電源和所述地源耦合，所述一個或多個單位單元中的單位單元包括: 金屬氧化物半導體場效應電晶體(M0SFET)，其具有本體端子、柵極端子、源極端子和漏極端子；以及 電阻分壓器，其包括第一電阻器和第二電阻器，所述電阻分壓器被配置成當所述柵極端子的電壓不等於地電壓時，將所述本體端子的電壓偏置於所述柵極端子的電壓與所述地電壓之間。
12.根據權利要求11所述的電路，其中，所述MOSFET是P型MOSFET。
13.根據權利要求11所述的電路，其中，所述MOSFET是η型MOSFET。
14.根據權利要求11所述的電路，其中，所述開關中的所述第一電阻器包括與所述地源耦合的第一連接以及與所述本體端子耦合的第二連接。
15.根據權利要求11所述的電路，其中，所述第二電阻器包括與所述本體端子耦合的第一連接以及與所述柵極端子耦合的第二連接。
16.根據權利要求11所述的電路，其中，所述電阻分壓器與所述柵極端子和所述本體端子耦合併且耦合在所述柵極端子與所述本體端子之間。
17.根據權利要求16所述的電路，其中，所述本體端子的電壓是至少部分地基於所述電阻分壓器的電阻的預定電壓。
18.根據權利要求17所述的電路，其中，所述柵極端子的電壓相對於所述地電壓為正。
19.根據權利要求17所述的電路，其中，所述柵極端子的電壓相對於所述地電壓為負。
20.—種方法,包括: 將金屬氧化物半導體場效應電晶體MOSFET與電源和地源耦合，所述MOSFET包括漏極端子、本體端子、源極端子和柵極端子；以及 將所述MOSFET的所述本體端子和所述柵極端子與所述電阻分壓器耦合，以使得所述電阻分壓器位於所述本體端子與所述柵極端子之間； 其中，所述第一電阻器的電阻和所述第二電阻器的電阻至少部分地基於當所述柵極端子的柵極電壓不等於所 述地源的地電壓時所述本體端子的期望電壓。
21.根據權利要求20所述的方法，其中，所述MOSFET是η型MOSFET。
22.根據權利要求20所述的方法，其中，所述MOSFET是p型MOSFET。
23.根據權利要求20所述的方法，還包括:將所述第一電阻器的第一連接與所述地源耦合，並且將所述第一電阻器的第二連接與所述本體端子耦合。
24.根據權利要求20所述的方法，還包括:將所述第二電阻器的第一端子與所述柵極端子耦合，並且將所述第二電阻器的第二端子與所述本體端子耦合。
25.根據權利要求20所述的方法，其中，所述本體端子的期望電壓在所述柵極電壓與所述地電壓之間。
26.根據權利要求25所述的方法，其中，所述柵極電壓相對於所述地電壓為正。
27.根據權利要求25所述的方法，其中，所述柵極電壓相對於所述地電壓為負。
【文檔編號】H03K17/687GK103929163SQ201410016473
【公開日】2014年7月16日 申請日期:2014年1月14日 優先權日:2013年1月15日
【發明者】拉維尚卡爾·普拉巴卡爾, 小詹姆斯·P·富裡諾 申請人:特裡奎恩特半導體公司