具有改進了的同步的抗振重放設備的製作方法
2023-09-27 05:57:20
專利名稱：具有改進了的同步的抗振重放設備的製作方法
技術領域：
本發明涉及到一種用於具有改進了的同步的抗振重放設備的方法和裝置。
所述抗振重放設備的應用領域特別應用於光學信息媒體重放設備的可攜式和移動式使用，其中，必須保證即使在發生振動的情況下也能不中斷和不受幹擾地重現信息。然而所述的應用領域不局限於光學信息媒體。
由于振動能使所述的光學掃描系統脫離原軌跡，從而導致存貯在所述信息媒體上信息的讀出操作中斷，所以，光學掃描設備對於機械振動特別敏感。在平穩操作期間，這種振動是如此之小，以致於藉助於機械預防措施和電子控制迴路就能充分地抑制這種振動。但是，在諸如在汽車上等移動使用的情況下或在可攜式設備的情況下，上述的措施就不夠充分。需要使用一個緩衝器，該緩衝器用於緩衝在所述信息媒體讀出中斷期間進行再現的數據流，這種類型的緩衝器在索尼CXD 2511 QXR電路(用於CD重放機的防振存貯器控制器)數據表中已經公知了。為了提供一個數據儲備，所述的數據以兩倍於正常速度的速度被從所述CD中讀出並被存貯在所述緩衝器中。同時，數據以所述的正常速度從緩衝器中讀出，以用於再現。為了避免所述的緩衝器溢出，信息媒體的讀出操作或向所述緩衝器的寫入操作必須被持續中斷，並且在所述緩衝器的佔用值低於其最小佔用值後，所述的讀出操作必須被重新開始。為此目的，所述的掃描或讀出系統必須返回到所述中斷的位置並持續地恢復所述信息媒體的讀出。若沒有振動發生，這個事件的連續模式將不停地持續下去。其結果是所述掃描或讀出系統在無振動操作期間需要大量的復位和返回。
如果在讀出暫停期間發生振動，則不需要任何特殊的措施。但是，如果在讀出期間發生振動，向所述緩衝器的寫入必須馬上停止，並且所述的掃描系統必須儘可能快地返回到所述讀出操作被中斷的位置處，以從信息媒體或CD上重新讀出數據。在上述操作成功完成後，重新開始對所述緩衝器的填充。由於當所述的緩衝器被填滿時，以兩倍於所述正常速度執行的讀出操作必須被中斷，所以，不僅在發生振動時，並且在未發生振動時，都需要使在抗振模式下工作的掃描系統轉移或復位到所述CD讀出操作被中斷的位置處。
為了根據在所述信息媒體上存在的次序在一個中斷之後將所述的信息媒體的數據寫入所述的緩衝器，必須使用位於由微處理器判斷為有效的最後一個子碼地址之前的數據來重新開始所述CD的讀出，並且為了開始向所述的緩衝器寫入數據或為了隨後的正確地恢復，要在所存貯的音頻數據和所讀出的音頻數據之間進行比較。這個用在得出肯定結果時控制重新開始向所述緩衝器進行寫入的音頻數據比較是在解碼和誤差校正之後並恰好是在數/模轉換之前執行的。所述緩衝器被連接到所述解碼器的去交錯和誤差校正單元上並被直接安置在所述數/模轉換器之前。(交錯＝[德語]Verschachtelung、Uberlappung(重疊)、Codespreizung(代碼展開))。
除了在未發生振動時具有相當高的返回次數以外，這種解決方案所存在的問題在於為開始向所述緩衝器寫入而進行的數據同步的可靠性。在公知的解決方案中，在向所述緩衝器寫入中斷之後實現同步的目的是通過使用一個預定量的數據藉助於比較去找到已經被存貯在所述緩衝器中數據的相同位置來實現的。由於由誤差所引起的所述數據位並不總是以相同方式出現且精確定時，所以，以音頻比較為基礎的所述同步並不總是成功的。由於所述的誤差率，也並不總是能夠從所述信息媒體上的相同位置得到相同的數據。當在只能對零進行比較的非常弱的信息段中進行比較時，或者對包含有諸如在特定頻率處的正弦音調的多次重複的信息段進行比較時，就要發生時序上的偏移。
與中斷相關聯的必須被頻繁執行的數據比較不能保證確定精確的同步時間，導致音頻數據時序上的跳變，結果由於曲目和盤播放時間時序上的跳變，不能保證時序上精確地再現所存儲的信息。因此，在所述的公知解決方案中，進行具有分步的精度的比較或多階段的比較，以儘可能地實現對應。所述比較的精度和長度是可變的，以允許在比較期間的允許差錯。這就造成音頻數據的跳變，結果不能保證精確定時地再現相應的存貯信息。所述近似的同步在直接設置於所述數/模轉換器上遊的所述緩衝器中進行，其結果是這種有誤差的同步引起聽得見的噪音。
另外，還必須提供一個DRAM作為所述緩衝器，以最大可能地精確地行數據比較，而DRAM是一個相當大的成本因素。
因此，本發明的目的具體是要改善所述同步的可靠性和精度並避免公知技術中的缺點。
本發明目的的實現是通過提供一種具有改進的同步的抗振重放設備，該重放設備包括一個控制單元和一個緩衝器，用於在存貯於所述信息媒體上的信息讀出中斷期間提供來自所述信息媒體上的信息信號，該設備還包括一個用於對從所述信息媒體讀出的信息進行處理的一個位定時PLL、一個子碼解碼器和一個微處理器，提供了一個用於使所述緩衝器中的數據流同步的控制單元，所述的控制單元用於在所述子碼信息的所述最後有效項情況下存貯所述緩衝器的寫指針的地址，並利用一個同步字節SO在中斷之後開始起動實現。
本發明還提供一種具有改進了同步的抗振重放設備，包括有一個控制單元和一個緩衝器，用於在存貯於一個信息媒體上的信息讀出中斷期間提供來自所述信息媒體的信息信號，還包括有一個用於對從所述信息媒體讀出的信息進行處理的位定時PLL、一個子碼解碼器和一個微處理器，用於識別在所述數據流中所述中斷位置的地址信息項被用於同步，所述同步的起點是由一個有效子碼形成的，所述有效子碼的地址信息既用作所述信息媒體上中斷位置的基準，又用作所述緩衝器中所述最後有效數據和向所述緩衝器寫入的基準。
雖然在數據流中的子碼只在相對大的間隔處出現，但是利用所述數據流中表明所述中斷位置的一個地址信息項，在一個中斷之後可以在所述緩衝器中實現與存貯在所述信息媒體上的信息相對應的可靠和精確的同步以及無間隔數據流。所述同步的起點是由一個有效子碼形成的，所述有效子碼的地址信息既用作在所述信息媒體上中斷位置的基準，又用作在所述緩衝器中所述最後有效數據和向所述緩衝器寫入的基準。通過使用用於識別在所述信息媒體上和所述緩衝器內一個中斷位置的地址，由於在所述重新讀出的地址和所述存貯的中斷地址間的間隔可以被計算，所以，甚至在所述中斷地址之前的地址處，也可以實現在中斷之後所需執行的所述同步和向所述緩衝器的寫入。然後覆蓋所述地址之後的數據，從而縮短用於同步的時間。為此目的，所述緩衝器被設置在所述誤差校正和去交錯單元的上遊。
由於所述的緩衝器同時被用作時基補償單元且以恆定的速度從所述緩衝器讀出數據，所以甚至於在不執行數據比較的情況下，利用位於所述位定時(bit timing)PLL捕捉範圍之內變化的讀出速度也可以可靠地實現精確的數據流。
由於使用了所述子碼信息同步位，其地址基本上被存貯，與所述公知解決辦法相比，在振動、軌跡轉移或讀出速度改變期間，讀出數據向所述緩衝器的寫入也不能被中斷。由於所述緩衝器的地址或寫入指針被用於根據存貯在所述信息媒體上的信息進行同步或精確的數據流，所以這個當發生不正常情況時已知的最後有效同步字節的地址能夠保證精確的同步。由於在從所述最後有效地址開始以後，數字數據流的幀結構允許對緩衝器中發生不正常情況之前的地址進行計算，所以，所述的同步位置就不必必須是所述最後有效同步字節或最後有效地址。從所選擇的同步位置開始覆蓋已經存貯在所述緩衝器中的之後的一切數據。由於使用兩個計數器和一個寄存器基本上實現了相應控制單元，所以儘管要利用這個同步實現了高精度和高可靠性，僅只需要很低的費用。
由於所述的緩衝器被安置在所述EFM解調器和用於提供數字再現信息的去交錯和誤差校正單元之間，就可以把一個ARAM用作所述的緩衝器，而所述的ARAM要比DRAM便宜。通過在所述誤差校正之前的配置，特別是可以使用部分易失性ARAM或者音頻RAM，前面已經闡述過，即使是所述讀出速度在所述位定時PLL捕捉範圍內變化，也能夠保證精確的同步。這一點對於用於在所述緩衝器內提供數據儲備以橋接中斷的一個變換的順序是非常有意義的，所述的這一點是在沒有特殊防振情況下，所述讀出速度增加至超過所述正常速度只是為了對所述緩衝器進行填充。在這種情況下，所述的讀出速度被作為所述緩衝器一個預定佔用值的函數增加或減少，以避免由於使用兩倍速度向所述緩衝器寫入所引起的所述掃描設備的頻繁複位，並避免由于振動或所謂的衝擊而不必要的向所述緩衝器寫入的中斷。其結果是功率消耗和必要的同步操作的次數被減少。
另一點就是可以迅速獲得用於再現的數據，當達到了所述的正常速度時，已經提供了這個迅速獲得性能。
雖然，上述的描述僅將CD作為所述信息媒體，但是從原理上講包括諸如數字視盤和數字磁帶的所有數字鎖存器和存貯媒體都具有使本發明所依據的原理得以應用的比較類似的數據結構，因此本發明的應用範圍並不受上述的限制。
下面將參照附圖對本發明作進一步詳細的解釋。其中
圖1是示出了具有改進了的同步的所述抗振重放設備的方框圖。
圖2是示出了用於控制所述同步的所述抗振重放設備的一個組件的方框圖。
圖3是示出了一個公知的抗振重放設備的方框圖。
圖4是示出了所述同步的數據圖。
相應的參考符號在所有附圖中保持不變。
為了橋接從所述信息媒體上的讀出操作的中斷，圖3所示的公知抗振重放設備具有一個緩衝器16，該緩衝器16被連接到一個包含有誤差校正和去交錯單元10的解碼器15上。所述緩衝器16被直接設置在數/模轉換器12的上遊，所述的數/模轉換器12被連接到再現設備14上，同時緩衝器16還被連接到與所述抗振重放設備的微處理器13相連的一個控制單元17上。為了保證即使是在由于振動而使得從所述信息媒體的讀出操作中斷期間也能無幹擾和無中斷地再現信息，從所述信息媒體1中讀出的數據以兩倍的速度被寫入緩衝器16，並以正常速度讀出。其結果是在所述緩衝器16中總是有足夠量的數據，用於橋接從所述信息媒體1讀出操作的中斷。並且在使所述緩衝器16騰空的讀出操作的一個中斷之後再一次向緩衝器16填充數據，以便為下一次再現作準備。利用工作於兩倍旋轉速度並連接到一個CLV伺服系統6的馬達3來驅動所述的信息媒體1，從而使之以兩倍的速度進行讀出。所述的伺服系統6被用於改變所述馬達3的旋轉速度，在公知重放設備的情況下，所述旋轉速度作為掃描狀態的函數且被原則上加倍，以實現近似的恆定讀出速度。這個旋轉速度的變化屬於在對於一個恆定讀出速度而言是慣用的範圍之內。利用形成所述掃描設備2的拾取器檢測存貯在所述信息媒體上的信息，並將之饋送給一個脈衝整形和EFM解調單元4。利用所述的脈衝整形和EFM解調單元4，特別是得自於所述信息媒體1並仍完整未變的數位訊號被轉換成完全的數位訊號，並產生為進一步進行信息處理所需的定時。在這種情況下，提供一個EFM(8到14調製)以特別允許即使在很弱的信息段或暫停情況下也能可靠定時恢復，在所述情況下，個別位不能在它們可能狀態之間被觸發。使用了一個所謂的PLL5以特別用於此目的。另外，在所述解碼器15中還提供了一個子碼解碼器7，用於解譯包含在所述子碼中的附助信息。同時還提供了一個誤差校正和去交錯單元10，用於在CD重放機的情況下提供數字音頻信號。在依據圖3所示的公知抗振重放設備的情況下，一個被設計成DRAM的緩衝器16被連接在這個誤差校正和去交錯單元10的下遊。存貯於緩衝器16之中用於橋接從所述信息媒體的信息讀出中斷的音頻數據通過一個數/模轉換器12被饋送給所述再現設備14。提供了一個亦被稱之為耐衝擊存貯器控制器並與用於對所述重放設備進行控制與數據判別組織的微處理器13相連接的控制單元17，以用於對所述緩衝器16的組織，或者用於向緩衝器16寫入或從其中讀出數據。利用公知的方法，音頻數據被寫入緩衝器16，直到由于振動產生從所述信息媒體1的信息讀出中斷或者是達到了所述緩衝器16的最大佔用值時為止。在一個中斷之後，所述掃描設備2被復位到相當於所述最後有效子碼地址的一個掃描位置，並且所述信息媒體1的讀出重新開始。但是，由於在誤差校正和去交錯以後，所述緩衝器16中的掃描數據沒有任何精度可言，並且由於沒有用於識別所述中斷地址的信息，所以必須執行比較，直到重新讀出的音頻數據和緩衝器16中存在的音頻數據相一致為止。通過使用一個預定的數據量或數據長度藉助於在所述緩衝器中進行比較去發現已經被存貯在所述緩衝器中所述數據的位置，從而完成在一個向所述緩部器的寫入中斷之後的同步。基於所述音頻數據比較的所述同步並不總是成功的，這是由於因為誤差的原因，所述的數據位並不總是以相同的方式出現和精確定時。由於誤差速度的原因，不可能總是從信息媒體上相同的位置得到相同的數據。為此原因，要執行具有分步精度的比較或者是多級的比較，以儘可能獲得一致性。為此目的，比較的精度和長度是變化的，以允許在比較期間的允許誤差。當建立起近似精確的一致性時，重新開始將讀出的數據寫入所述緩衝器。但是，在由於非常高的誤差率而導致噪聲抑制的非常弱的信息條件情況下，或是在重複相同信息內容的情況下，這樣一種比較導致了在不同位置處的一致性，而這種一致性與存貯在所述信息媒體1上的信息順序是不對應的。
和公知的抗振重放設備相比較，圖1、圖2和圖4所示的方法和裝置都作了相應改變。只使用相互間有間隔的數據和不必中斷向所述緩衝器8或16的寫入就可以僅用很少的費用執行高可靠性和絕對精確的同步是具有改善了的同步的所述抗振重放設備的一個基本方面。雖然存貯於所述緩衝器8或16中並用於數據緩衝目的的地址通常並不並行存貯，因而也無法獲得，但是一個地址信息項依然被用於同步。由於所述數字數據有效性的檢查基本上是由所謂的CIRC檢查來執行的，所以這是可能的。所述的CIRC是一個由SONY公司開發的誤差校正代碼，CIRC是交叉交錯裡德索羅門代碼(Cross Interlea-Ve Reed Solomon Code)的縮寫。在所述的CIRC檢查方面，微處理器13也總是判別由所述子碼解碼器7所解碼的所述同步字節的地址。雖然在緩衝器8或16中所述數據的地址不是被並行存貯的，但是仍然可以通過所述同步字節S0間接獲得可有益地用於在所述緩衝器8中執行同步的地址信息項。
這個同步的起點是由一個有效子碼形成的，所述有效子碼的地址信息既可以用作在所述信息媒體上中斷位置的基準，又可以作為緩衝器8中最後一個有效數據和向緩衝器8進行寫入的基準。每當一個有效子碼發生時，即每當所述CIRC檢查未產生一個誤差信號時，用於鑑別所述子碼的微處理器13就要把一個表示所述最後子碼是有效的信息傳送給控制單元9。所述子碼的第一個地址，即所述同步字節S0、S1的地址總是存貯在控制單元9中。其結果是可以確定從所述信息媒體1中讀出的數據的位置。在所述控制單元9接收到關於有效子碼存在的信息以後，所述地址最好被存貯在所述控制單元9的一個寄存器R1中。當一個振動發生時，這個所存貯的值就形成了所述的基準。當發生振動或所謂的衝擊時，藉此將控制單元9中的最後有效地址存貯起來。因此，就有一個關於在所述信息媒體上發生中斷的點及關於向緩衝器中寫入的地址的信息項，且該地址仍然有效。在由於衝擊而產生的中斷之後，所述的掃描或讀出單元返回到中斷之前所述信息媒體上的位置，這個位置可以是最後有效位置或者是中斷之前幾個子碼以前的點的位置。例如，如果所述的掃描設備被導引到所述中斷前5個子碼的位置，那麼就可以知道衝擊發生在5個子碼之後，根據控制單元9中的存貯內容，就可以知道所述衝擊的地址。從該位置開始，計算返回更向前的點的地址。在這個例子中，向前的量為5倍於所述子碼間字節的數量，其結果是確定了所述緩衝器8中的一個位置，在所述的位置處開始覆蓋所述在先緩衝器的內容。
另一方面，可以移動到發生衝擊的所述子碼處，並利用所存貯的地址開始。儘管後續的其它有效數據仍然存在，但是所述的重新寫入總是在同步字節S0、S1開始。這個向絕對地址的同步保證了絕對可靠的同步，其結果是原則上排除了時序上的偏移。
使用用於識別在所述信息媒體上和所述緩衝器8中的中斷位置的所述地址，由於可以計算所述重新讀出的地址和所存貯的中斷地址之間的間隔，所以在出現中斷後，甚至可以在所述中斷地址之前的地址上進行同步和向所述緩衝器8的寫入。然後，所述地址之後的數據被覆蓋，從而減少用於同步的時間。
為了利用根據圖3所示配置在所述誤差校正單元10下遊的緩衝器16實現所述的方法和這種同步，應當了解在所述同步字節S0、S1和所述子碼之間暫存的間隔。
下面將詳細解釋使用根據圖1所示配置在所述誤差校正單元10上遊的緩衝器8進行的同步。
如圖1所示，使用連接到所述緩衝器8和所述微處理器13的控制單元9來實現所述方法，控制單元9的電路配置用圖2的方框圖表示。根據圖2所示的電路配置基本上包括第一計數器Z1、第二計數器Z2和寄存器R1。如已描述過的，同步字節S0、特別是所述同步字節S0的上升沿被用於同步的目的，該上升沿被饋送給D觸發器D1的時鐘輸入端CLK。所述D觸發器D1的D輸入端被連接到相應於一個數據符號1的恆壓上，所述清零輸入端CL被連接到下面由MPU所表示的微處理器13的連線上。不僅使用通過清零輸入端CL加以擦除的D觸發器D1的內容，而且還用來自所述微處理器MPU的信號，通過所述清零輸入端CL來啟動和停止下面將要詳述的寫入指針，並用於停止和啟動對所述緩衝器8的寫入。所述D觸發器D1的輸出端Q被連接到一個或門G1的一個輸入端，或門G1的另一個輸入端被提供有一個數據選通信號Data Strobe，所述的選通信號Data Strobe被分配給以並行形式存在的每一個同步節S0。如由圖2粗體線指出的所述同步字節S0和所述數據選通信號Data Strobe脈衝形狀的上升沿所示，所述的上升沿形成了從所述門G1的輸出端饋送給第一計數器Z1所述時鐘輸入端Clock的所述信號的關鍵部分，所述或門G1的輸出信號形成了計數的時鐘脈衝，以用於所連接的第一計數器Z1。通過一個正的S0沿和如下的由所述MPU在所述D觸發器D1處的使能(Enable)，所述的計數器Z1可以進行計時或計數。若在同一時間，所述的清零輸入端CL為使能狀態，那麼，所述正S0沿使得所述Q輸出端為零。選通信號的正沿在一個音頻幀中發生32次並處於所述或門G1第二輸入端處，其結果導致在所述或門G1的輸出端，即所述第一計數器Z1的時鐘輸入端Clock處產生了正的時鐘沿Clock。
由於在輸出端Q處連續的1意味著所述或門G1的輸出信號同樣恆定為1，所以，如果所述D觸發器D1的所述清零輸入端CL被置於禁止狀態(Disable)，那麼，在輸出端Q處將出現恆定的1電平，其結果是所述數據選通沿將不在所述或門G1的輸出端上產生時鐘脈衝Clock。
若所述D觸發器D1的清零輸入端CL被再次使能，那麼所述D觸發器D1的輸出端Q將被下一個正S0沿再次置零，然後利用下一個數據選通信號重新開始計數。這個第一計數器Z1最好是一個5位計數器。這是對CD重放機所作特殊設計的結果，這是因為音頻幀或音頻信號的幀具有32位，亦即必須用5位去識別32種狀態。隨後，被標記為Carry的所述5位計數器Z1的進位被用於獲得所述音頻幀的時鐘脈衝。然後，所述第一計數器Z1為音頻幀中的每一字節提供時鐘脈衝，這些時鐘脈衝被提供給第二計數器Z2的鐘輸入端Clock。所述的第二計數器Z2最好是一個15位計數器，每32位就有一個來自所述進位Carry的時鐘脈衝被饋送給它。然後，所述第二計數器Z2對所述音頻幀或所存貯的幀進行計數。這個15位計數器Z2被連到用作一個地址寄存器並允許所述第二計數器Z2預置Preset的一個寄存器R1上。所述15位計數器Z2起始地址的預置Preset是直接通過所述微處理器MPU的數據總線和MPU Load加載到所述第二計數器Z2的。所述的寄存器R1被用於讀出最後S0緩衝器地址。所述預置Preset形成能夠被用於啟動向緩衝器寫入操作的最小單元。因此，總是可以利用作為所述最小單元的一個音頻幀進行啟動。總的98個音頻幀形成了一個子碼。一個同步字節S0被用作同步的起點。所述的同步以如下方式發生為與下一個同步字節S0、S1進行同步，第二計數器Z2用一個地址進行預置。然後，當發生所述的同步字節S0時，一個時鐘脈衝被移位到所述第二計數器Z2，進而在由所述微處理器MPU所裝入的地址處重新開始向所述緩衝器的寫入。兩個同步字節S0之間的間隔對應於所述子碼。其結果是所述同步頻率可以為75赫茲，或同步間隔為1/75秒或13.3毫秒。由於在這個間隔之內要由所述微處理器MPU執行一個鑑別，以判斷在這之間的音頻數據是有效的或是無效的，並且僅可得到這個地址，所以，這個間隔是必要的。然而，在這種情況下，由於13.3毫秒不僅可能被當作進行數據比較的時間，而且由於尋址的原因，它還要絕對保證成功的同步，所以，13.3毫秒被認為是一個非常短的同步時間。為完整起見，圖2還示出了一個與門G2，該與門G2執行由所述微處理器MPU所強制啟動和與下一個音頻幀同步的復位。在由於讀出失誤或在完全重新開始的情況下，所述計數器Z1、Z2被初始置零。為此目的，通過在門G2下一個幀選通信號輸入端處的下一個幀選通信號，將所述門G2被指定為來自MPUReset的輸入端置為1，通過各自相應的復位輸入端Reset將所述的第一計數器Z1、第二計數器Z2置為零。其結果是在所述門G2的被指定為來自MPU的Reset輸入端再一次被置0之前，所述的寫地址被設定為00，所述的開始是利用將來自所述MPU的Reset輸入端置0而發生的。在完全重新開始的情況下，除了所述的復位以外，第二計數器Z2還要通過它的預置輸入Preset置成00。而後，所述緩衝器從地址00處開始充滿。在出現一個衝擊的情況下，在所述D觸發器D1的清零輸入端提供一個來自所述MPU的禁止信號，其結果是寫指針被停止。然後，通過輸入新的Load和Preset向所述第二計數器Z2裝入新的地址，並且來自所述MPU的一個使能最終再一次被加到所述D觸發器D1的清零輸入端上。在這種情況下，在所述中斷之前的最後有效地址作為新的地址值存入。
為了解釋的目的，假設剛剛接收到了一個子碼10，並取一個隨機數，而後發生了一個衝擊。由於所述有效子碼10已被接收，所述寄存器R1已被讀出，這代表所存貯的同步字節S0最後有效地址。其結果是知道了所述同步字節S0的最後有效地址以及相關的子碼10，亦即在所述盤上的相關時間信息。在這種情況下，所述緩衝器的地址與所述記錄媒體上的所述絕對時間信息無關，所述的信息被存貯在所述子碼信息中而且不另加存貯以用於同步。在所述衝擊之後，向回執行轉移，以返回到同一個子碼10或在其之前的一個子碼。為了修正所述的掃描設備的定位，以一種公知的方式來使用所述的子碼信息，但是由於緩衝器8中的子碼在所述地址方面不存在對應，所以不能直接用緩衝器8中的子碼信息。由於信息在所述緩衝器8中穿過，所述的子碼地址與在所述緩衝器中的所述地址無關。儘管希望確定所述子碼位置以產生所述的同步，但是，只有使用所述子碼的有效性才能確定所述緩衝器8中相關的同步地址。使用所述最後有效地址，再一次根據所述第二計數器Z2中所述寄存器R1的內容通過所述預置輸入端Preset來預置所述緩衝器8中在先讀入地址，並且利用所述MPU使能設置所述D觸發器D1的清零輸入端。這意味著利用所述下一個同步字節了解了在什麼位置發生了所述衝擊，利用下一個同步字節，在作為預置向所述第二計數器Z2寫入的所述地址處重新開始。所述第二計數器Z2的輸出Counter Output通過總線控制器Bus Controller提供寫指針，以用於所述的緩衝器Buffer。作為20位的存貯器寫入指針，所述的寫入指針由所述第一計數器Z1的5位和所述第二計數器Z2的15位組成。所述的緩衝器Buffer利用這個寫指針被填充或寫入。所述總線控制器Bus Controller在所述的寫入指針和最好被設計成20位存貯器讀出指針的讀出指針之間轉換，以便訪問所述緩衝器。提供實際數據通過輸入端Data以存貯在所述緩衝器Buffer中。
圖4所示的同步數據圖表示相應的數據曲線。在最上面的一行中示出了位於所述誤差校正之前的數據符號，共出現有連續的32個符號。它們是24個字節的音頻數據和8個字節的誤差校正數據。在下面的一行中示出了用於每個字節的數據選通信號Data Strobe，在再下一行中示出了用於一個音頻幀的每32個字節出現一次的所述下一幀選通信號Next Frame Strobe，而最後一行則示出了間隔為1/75秒或是98個音頻幀的同步字節S0。因此，所述的同步字節S0相當於每98乘32個字節出現一次。如圖2所示，由於只有所述同步的上升沿決定所述的控制，所以在這種情況下，所述同步字節S0的長度並不重要。雖然上述關於同步的解釋僅僅涉及了CD形式的信息媒體1，但是由於從原則上講包括例如數字視盤和數字磁帶在內的所有數字鎖存器和信息媒體都具有可以應用所述原理的比較類似的數據結構，所以，本發明的應用領域並不受上述的限制。因此，本發明也可以應用於磁或機械掃描設備，並可用於磁帶或其它兩維信息媒體形式的信息媒體。
由於所述的緩衝器8被設置在所述EFM解調器4和一個用於提供數字音頻信息的去交錯和誤差校正單元10之間，所以就可以使用一個比DRAM便宜的ARAM作為所述的緩衝器8。通過所述誤差校正單元10上遊的所述配置，可以使用部分易失性ARAM或音頻RAM並利用它在一個中斷之後執行所述的同步。根據圖1所示的方案，所述緩衝器8被設置在一個脈衝整形和EFM解調器4和所述誤差校正和去交錯單元10之間。緩衝器8的這種設置允許有益地使用地址信息去進行同步。雖然所述包含在子碼信息中的地址信息只在很大的間隔處出現，並且所述的讀出速度暫時是變化的，但是由於基於所述緩衝器8的時基補償作用，仍能使用所述的地址信息。
本發明的另一方面就是在啟動所述重放設備之後能迅速地獲得用於再現的數據。
假如一個上述的抗振重放設備被啟動，可以在所述緩衝器8中或16中早在達到與所述正常或第一讀出速度V1相當的正常速度時就獲得來自所述信息媒體1的數據，並且不必對再現進行延遲，直到加速到公知重放設備中速度的兩倍為止，因而本發明另外一個優點是實現了較短的存取時間。
權利要求
1.一種具有改進的同步的抗振重放設備，該重放設備包括一個控制單元和一個緩衝器，用於在存貯於所述信息媒體上的信息讀出中斷期間提供來自所述信息媒體上的信息信號，該設備還包括一個用於對從所述信息媒體讀出的信息進行處理的一個位定時PLL(5)、一個子碼解碼器(7)和一個微處理器(13)，其特徵在於提供了一個用於使所述緩衝器(8)中的數據流同步的控制單元(9)，所述的控制單元(9)用於在所述子碼信息的所述最後有效項情況下存貯所述緩衝器(8)的寫指針的地址，並利用一個同步字節(S0)在中斷之後開始起動。
2.根據權利要求1的抗振重放設備，其特徵在於所述的控制單元(9)具有一個第一計數器(Z1)，所述第一計數器(Z1)利用所述同步字節(S0)的一個沿開始計數，並利用一個數據選通信號(DataStrobe)進行時鐘計數，且其進位輸出(Carry)被連接到一個第二計數器(Z2)的時鐘輸入端(Clock)，利用由一個所連接的寄存器(R)所提供的一個寫入指針地址既可以復位又可以預置所述的第一記數器(Z1)，所述第一和第二計數器(Z1、Z2)的輸出端被連接，以形成一個連接有所述寄存器(R)的一個寫入指針連線。
3.根據權利要求1或2的抗振重放設備，其特徵在於所述的控制單元(9)被設計來用於設定位於所述位定時PLL(5)捕捉範圍以內的存貯在所述信息媒體(1)上信息的讀出速度(V1、V2)。
4.根據權利要求1到3中一個的抗振重放設備，其特徵在於所述控制單元(9)被設計成用於提供從所述信息媒體(1)讀出的信息信號的一個解碼器(11)整體的一個部分。
5.根據權利要求1到4中一個的抗振重放設備，其特徵在於所述緩衝器(8)被設置在用於對從所述信息媒體(1)讀出的信號進行脈衝整形的第一組件(4)和用於誤差校正的第二組件(10)之間。
6.一種具有改進了同步的抗振重放設備，包括有一個控制單元和一個緩衝器，用於在存貯於一個信息媒體上的信息讀出中斷期間提供來自所述信息媒體的信息信號，還包括有一個用於對從所述信息媒體讀出的信息進行處理的位定時PLL(5)、一個子碼解碼器(7)和一個微處理器(13)，其特徵在於用於識別在所述數據流中所述中斷位置的地址信息項被用於同步，所述同步的起點是由一個有效子碼形成的，所述有效子碼的地址信息既用作所述信息媒體上中斷位置的基準，又用作所述緩衝器中所述最後有效數據和向所述緩衝器寫入的基準。
7.根據權利要求6的抗振重放設備，其特徵在於所述的地址信息是一個傳送給寄存器(R)的所述緩衝器(8)的所述寫地址，該地址與關於所述最後子碼有效性的所述信號以及一個同步字節(S0)一起被用作在一個中斷之後的所述同步的起點。
8.根據權利要求6或7的抗振重放設備，其特徵在於所述的地址信息是一個傳送給寄存器(R)的所述緩衝器(8)的寫地址，該地址與關於最後子碼有效性的所述信號一起用於確定所述緩衝器中中斷的位置，並在所述最後有效子碼情況下從該地址開始，所述微處理器(13)被用於計算所述中斷之前在緩衝器(8)一個或多個地址前的一個地址，與一個同步字節(S0)一起被用作中斷之後進行同步的起點，以進行所述的同步。
9.根據權利要求6的抗振重放設備，其特徵在於所述控制單元(9)被用於將讀出存貯在所述信息媒體(1)上信息的不同讀出速度(V1、V2)設置成低於所述緩衝器(8或16)存貯容量的一個第一佔用值(N1)和一個第二佔用值(N2)的函數。
10.根據權利要求6的抗振重放設備，其特徵在於所述子碼信息同步字節的所述地址被用於在由于振動而引起的向所述緩衝器(8)的數據寫入中斷之後，同步所述緩衝器(8)中的所述數據。
全文摘要
一種具有改進了同步的抗振重放設備，包括控制單元，用於緩衝器中數據流的同步，在中斷之後在所述最後有效子碼信息時存儲緩衝器寫指針地址，並利用同步字節開始起動，識別數據流中所述同步位置的一個地址信息項被用於同步，同步的起點為一有效子碼，該有效子碼的地址信息既被用作信息媒體中斷位置的基準，又被用作緩衝器最後有效數據和向緩衝器寫入的基準。這樣，同步的可靠性增加、存取時間和功耗減少、費用減少。
文檔編號G11B20/10GK1132909SQ9512022
公開日1996年10月9日 申請日期1995年12月5日 優先權日1994年12月16日
發明者高木廣人, 理察·拉特希曼 申請人:德國湯姆遜-布朗特公司