一種mos電晶體的製作方法

2023-10-27 13:18:17

專利名稱：一種mos電晶體的製作方法
技術領域：
本發明涉及電晶體結構，具體涉及一種溝槽型垂直雙擴散電晶體結構，屬於半導體技術領域。
背景技術：
在半導體集成電路中，以雙擴散MOS電晶體為基礎的電路，簡稱DM0S，利用兩種雜質原子的側向擴散速度差，形成自對準的亞微米溝道，可以達到很高的工作頻率和速度。與普通MOS電晶體相比，DMOS在結構上有兩個主要區別一是將P型、N型雜質通過同一氧化層窗口順次擴散，形成很短的溝道；二是在溝道與漏區之間加入一個輕摻雜的 N-漂移區，其摻雜濃度遠小於溝道區。這個區承受大部分所加的漏電壓，從而使短溝道效應減弱，提高漏擊穿電壓，從而實現短溝道與高擊穿電壓結合而得到的一系列優點。DMOS電晶體又可分為橫向DMOS電晶體(LDMOS)和垂直DMOS電晶體(VDMOS)兩種。其中，垂直DMOS電晶體由於其良好的性能和高集成度，在半導體集成電路領域中得到越來越多的應用。圖1所示為傳統的TDMOS電晶體結構。如圖1所示，傳統的TDMOS電晶體100包括一 N+半導體襯底101以及依次位於其表面的N-外延層102和P型阱區103，多晶矽柵極130位於延伸至外延層102的溝槽內， 其與N-外延層102、P型阱區103以及N+摻雜的源區111間有柵氧化層131隔開，該TDMOS 電晶體100的漏電極由N+半導體襯底101底面覆蓋的漏極金屬層120引出，其源電極由覆蓋N+摻雜的源區111表面的源極金屬層110引出。由圖1所示可知，該結構中，源極金屬層110位於P型阱區103表面，其與矽體區接觸的部分為輕摻雜的P型阱區103，此處金屬-半導體接觸易引發各種寄生效應，影響電晶體性能。

發明內容
本發明要解決的技術問題是，提供一種MOS電晶體，改善現有結構中的金屬接觸， 防止各種寄生效應的產生，進一步改善器件性能。為解決上述技術問題，本發明提供的MOS電晶體包括第一半導體類型的半導體襯底O01)；位於半導體襯底(201)表面的第一半導體類型摻雜的外延層(202)；位於外延層Q02)內的、第二半導體類型摻雜的阱區(203)；若干位於阱區Q03)內的第一溝槽010)，其溝槽深度大於阱區(203)深度，延伸至外延層O02)內，且該第一溝槽O10)內襯柵氧化層012)並填充多晶矽形成多晶矽柵 (211)；以及若干位於阱區(203)內相鄰兩第一溝槽(210)之間的接觸孔Q20)，其內襯粘合層 (232)並填充有第一金屬(23 形成金屬插塞；
若干位於接觸孔(220)下方的第二半導體類型摻雜的體接觸區(204)；若干位於阱區Q03)內第一溝槽(210)和接觸孔(220)之間的第一半導體類型摻雜的源區031)。進一步的，半導體襯底(201)和第一半導體類型摻雜的源區(231)均為重摻雜，且源區(231)摻雜濃度小於半導體襯底O01)的摻雜濃度；外延層(20 為輕摻雜，且外延層 (202)的摻雜濃度小於半導體襯底O01)和源區031)的摻雜濃度。進一步的，體接觸區(204)為重摻雜，阱區(203)為輕摻雜，S卩體接觸區(204)的摻雜濃度大於阱區O03)的摻雜濃度。進一步的，接觸孔(220)孔徑為0. 2μπι 0. 5μπι，孔深為0. ；35 μ m 1 μ m，該接觸孔(220)的孔深大於源區031)的離子注入深度、且遠小於第一溝槽(210)的溝槽深度。可選擇的，接觸孔Q20)內襯的粘合層(23 為Ti/TiN疊層。可選擇的，接觸孔Q20)內填充的第一金屬(233)為鎢(W)。進一步的，第一溝槽O10)內襯的柵氧化層012)向外延伸至覆蓋源區031)表進一步的，多晶矽柵011)表面覆蓋有氧化層(214)。進一步的，覆蓋源區031)表面的柵氧化層(212)和覆蓋多晶矽柵Qll)表面的氧化層(214)表面均覆蓋有一絕緣介質層013)，該絕緣介質層(21 表面與第一金屬層
(233)表面持平。可選的，柵氧化層(21 和氧化層(214)表面覆蓋的絕緣介質層013)為硼磷矽玻璃(BPSG)。進一步的，絕緣介質層(21 及第一金屬層(23 表面覆蓋有第二金屬層(230)。進一步的，第二金屬層(230)為一疊層結構，包括粘合層(23 和第三金屬層
(234)。可選的，粘合層032)為Ti/TiN疊層，第三金屬層(234)為AlSiCu合金。作為最佳實施方案，第一半導體類型摻雜為N型摻雜，第二半導體類型摻雜為P型摻雜。作為又一實施方案，第一半導體類型摻雜為P型摻雜，第二半導體類型摻雜為N型摻雜。本發明的技術效果是，採用金屬插塞的方式將用以引出源電極的金屬層填充在位於相鄰兩源區(231)之間的接觸孔Q20)內，在接觸孔Q20)內形成金屬插塞，並在接觸孔 (220)下方形成一重摻雜的體接觸區域004)，此時，該MOS電晶體結構中金屬均通過接觸孔Q20)內填充的粘合層(23 和第一金屬層(23 (即金屬插塞)與矽體接觸，接觸孔 (220)側壁接觸的矽體為第一半導體類型摻雜的源區031)，接觸孔(220)底部接觸的矽體為第二半導體類型摻雜的體接觸區004)，二者均為重摻雜區域，S卩本發明提供的MOS電晶體實際為一溝槽型垂直雙擴散電晶體(TDM0Q結構，其源極金屬層與矽體接觸的區域均為重摻雜區域，有效防止了金屬與輕摻雜矽體接觸產生的各種寄生效應，改善電晶體性能。 與此同時，引入金屬插塞代替傳統的接觸孔金屬填充以實現金屬與源區的接觸，大大縮小了接觸孔的孔徑，進一步減小器件尺寸，提高器件集成度。


圖1為現有垂直雙擴散MOS電晶體結構示意圖；圖2為本發明提供的MOS電晶體結構示意圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一步的詳細描述。圖2為本發明提供的MOS電晶體結構示意圖。如圖2所示，該MOS電晶體200實際為一溝槽型垂直雙擴散電晶體(TDMOS)，該 TDMOS電晶體200包括第一半導體類型的半導體襯底201 ；位於半導體襯底201表面的第一半導體類型摻雜的外延層202 ；位於外延層202內的、第二半導體類型摻雜的阱區203 ；若干位於阱區203內的第一溝槽210，其溝槽深度大於阱區203深度，延伸至外延層202內，且該第一溝槽210內襯柵氧化層212並填充多晶矽形成多晶矽柵211 ；以及若干位於阱區203內相鄰兩第一溝槽210之間的接觸孔220，其內襯粘合層232並
填充有第一金屬233形成金屬插塞；若干位於接觸孔220下方的第二半導體類型摻雜的體接觸區204，該體接觸區204 位於阱區203內；若干位於阱區203內第一溝槽210和接觸孔220之間的第一半導體類型摻雜的源區 231。本具體實施方式
提供的TDMOS電晶體200結構中，半導體襯底201和源區231均為重摻雜，且源區231摻雜濃度小於半導體襯底201的摻雜濃度，外延層202為輕摻雜，且外延層的摻雜濃度小於半導體襯底201和源區231的摻雜濃度；體接觸區204為重摻雜，阱區203為輕摻雜，即體接觸區204的摻雜濃度大於阱區203的摻雜濃度。本具體實施方式
提供的TDMOS電晶體200結構中，接觸孔220孔徑為0. 2 μ m 0. 5 μ m，孔深為0. 35 μ m 1 μ m，該接觸孔220的孔深大於源區231的離子注入深度、遠小於第一溝槽210的溝槽深度。作為最佳實施例，接觸孔220孔徑為0. 4 μ m，孔深為0. 6 μ m，接觸孔220內襯的粘合層232為Ti/TiN疊層，用以在有源區(即第一半導體類型摻雜的源區231)形成金屬接觸，充當將第一金屬233限制在接觸孔中的粘合劑及擴散阻擋層。作為最佳實施例，接觸孔220內填充的第一金屬233為金屬鎢(W)，即在接觸孔 220內形成金屬鎢插塞。本具體實施方式
提供的TDMOS電晶體200結構中，第一溝槽210內襯的柵氧化層 212向外延伸並覆蓋源區231表面，多晶矽柵211上表面覆蓋有氧化層214。作為又一實施例，源區231和多晶矽柵211表面均覆蓋有一薄層氧化層214。本具體實施方式
提供的TDMOS電晶體200結構中，覆蓋源區231表面的柵氧化層 212表面和覆蓋多晶矽柵211上表面的氧化層214表面均覆蓋有一絕緣介質層213，且絕緣介質層213表面與第一金屬層233形成的金屬插塞表面持平。作為最佳實施例，柵氧化層212和氧化層214表面覆蓋的絕緣介質層213為硼磷矽玻璃(BPSG)。本具體實施方式
提供的TDMOS電晶體200結構中，絕緣介質層213表面及第一金屬層(W) 233表面覆蓋有第二金屬層230。在本具體實施方式
中，第二金屬層230為一疊層結構，包含粘合層232和第三金屬層234。作為最佳實施例，粘合層232為Ti/TiN疊層，提供第一金屬層(W) 233形成的金屬插塞與下一金屬層(即第三金屬層234)之間的良好鍵合，同時，由於Ti/TiN具有良好的填充能力，且與矽體之間結合能力較強，與絕緣介質層213結合緊密，可大大提高金屬結構的穩定性；第三金屬層234為AlSiCu合金，作為源電極金屬層，用以連接外部源電極。作為最佳實施方案，第一半導體類型摻雜為N型摻雜，第二半導體類型摻雜為P型摻雜，即所採用的半導體襯底201為N型襯底，充當TDMOS電晶體200的漏區，位於半導體襯底201表面的外延層202也為N型，且其摻雜濃度小於半導體襯底201的摻雜濃度，源摻雜區231為N型重摻雜區域，該TDMOS電晶體200為一垂直結構的NPN電晶體，其溝道區為 N+摻雜的源區231下方至N型外延層202沿溝槽210側壁的P型輕摻雜的區域。TDMOS電晶體200工作時，其漏電極由位於半導體襯底201底面的金屬層引出，柵極211和源區231 之間所加正壓Ves>_值電壓Vt時，P型溝道反型成N型成為反型層，源區231和漏區(即 半導體襯底201)之間的結構由N+-P-N+變為了 N+-N-N+，在Vds的作用下，N型源區的電子經過溝道區到達漏區，形成由漏流向源的漏源電流。顯然，Ves的數值越大，表面處的電子密度越大，相對的溝道電阻越小，在同樣的Vds的作用下，漏源電流越大。電子流經溝道後改為垂直方向，由半導體襯底201流出。作為又一實施方案，第一半導體類型摻雜為P型摻雜，第二半導體類型摻雜為N型摻雜，即所採用的半導體襯底201為P型襯底，充當TDMOS電晶體200的漏區，位於半導體襯底201表面的外延層202也為P型，且其摻雜濃度小於半導體襯底201的摻雜濃度，源摻雜區231為P型重摻雜區域，該TDMOS電晶體200為一垂直結構的PNP電晶體，其溝道區為 P+摻雜的源區231下方至P型外延層202沿溝槽210側壁的N型輕摻雜的區域。TDMOS電晶體200工作時，其漏電極由位於半導體襯底201底面的金屬層引出，柵極211和源區231 之間加負壓Ves，當|Ves| >閾值電壓|Vt|時，N型溝道反型成P型成為反型層，源區231和漏區(即半導體襯底201)之間的結構由P+-N-P+變為了 P+-P-P+，在相對於源電極端為負的漏源電壓的作用下，源端的正電荷空穴經過導通的P型溝道到達漏端，形成從源到漏的源漏電流，Vgs越負(絕對值越大)，溝道的導通電阻越小，電流的數值越大。本具體實施方式
提供的TDMOS電晶體200結構中，採用金屬插塞的方式將用以引出源電極的金屬層填充在位於相鄰兩源區231之間的接觸孔220內，在接觸孔220內填充第一金屬層(W) 233形成金屬插塞(最佳實施例中為鎢塞)，並在接觸孔220下方形成一重摻雜的體接觸區域204，此時，該TDMOS電晶體200結構中金屬均通過接觸孔220內填充第一金屬層(W) 233形成的金屬插塞(鎢塞)與矽體接觸，接觸孔220側壁接觸的矽體為第一半導體類型摻雜的源區231，接觸孔220底部接觸的矽體為第二半導體類型摻雜的體接觸區204，二者均為重摻雜區域，即本具體實施方式
提供的TDMOS電晶體200結構中，金屬與矽體接觸的區域均為重摻雜區域，有效防止了金屬與輕摻雜矽體接觸產生的各種寄生效應，改善TDMOS電晶體性能。與此同時，金屬插塞的引入，大大縮小了接觸孔220的孔徑，進一步減小器件尺寸，提高器件集成度。 在不偏離本發明的精神和範圍的情況下還可以構成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發明不限於在說明書中所述的具體實施例。
權利要求
1.一種MOS電晶體，包括第一半導體類型的半導體襯底；第一半導體類型摻雜的外延層，位於所述半導體襯底表面； 第二半導體類型摻雜的阱區，位於所述外延層內； 若干第一溝槽，其內襯薄柵氧化層並填充有多晶矽形成多晶矽柵； 其特徵在於，該溝槽型垂直雙擴散電晶體結構還包括若干接觸孔，位於所述阱區內相鄰兩所述第一溝槽之間，其內襯粘合層並填充有第一金屬形成金屬插塞；若干第二半導體類型摻雜的體接觸區域，位於所述接觸孔下方； 若干第一半導體類型摻雜的源區，位於所述阱區內第一溝槽與接觸孔之間。
2.根據權利要求1所述的MOS電晶體，其特徵在於，所述接觸孔孔徑為0.2μπι 0. 5 μ m，孔深為0. 35 μ m 1 μ m，所述接觸孔的孔深大於所述源區的離子注入深度、遠小於所述第一溝槽的溝槽深度。
3.根據權利要求1所述的MOS電晶體，其特徵在於，所述體接觸區摻雜濃度大於所述阱區的摻雜濃度。
4.根據權利要求1所述的MOS電晶體，其特徵在於，所述粘合層為Ti/TiN疊層。
5.根據權利要求1所述的MOS電晶體，其特徵在於，所述第一金屬為鎢。
6.根據權利要求1所述的MOS電晶體，其特徵在於，所述第一溝槽內襯的柵氧化層向外延伸至覆蓋所述源區表面。
7.根據權利要求6所述的MOS電晶體，其特徵在於，所述多晶矽柵上表面覆蓋有氧化層。
8.根據權利要求7所述的MOS電晶體，其特徵在於，覆蓋所述源區表面的多晶矽柵表面以及覆蓋所述多晶矽柵表面的氧化層表面均覆蓋一絕緣介質層。
9.根據權利要求8所述的MOS電晶體，其特徵在於，所述絕緣介質層表面與所述第一金屬層表面持平。
10.根據權利要求8所述的MOS電晶體，其特徵在於，所述絕緣介質層為硼磷矽玻璃層。
11.根據權利要求9所述的MOS電晶體，其特徵在於，所述絕緣介質層及所述第一金屬層表面覆蓋第二金屬層。
12.根據權利要求11所述的MOS電晶體，其特徵在於，所述第二金屬層為一疊層結構， 包括所述粘合層和第三金屬層。
13.根據權利要求12所述的MOS電晶體，其特徵在於，所述第三金屬層為AlSiCu合金。
14.根據權利要求1 13中任意一項所述的MOS電晶體，其特徵在於，所述第一半導體類型摻雜為N型摻雜，第二半導體類型摻雜為P型摻雜。
15.根據權利要求1 13中任意一項所述的MOS電晶體，其特徵在於，所述第一半導體類型摻雜為P型摻雜，第二半導體類型摻雜為N型摻雜。
全文摘要
本發明提供一種MOS電晶體，該電晶體為溝槽型垂直雙擴散電晶體，採用金屬插塞的方式將用以引出源電極的金屬層填充在位於相鄰兩源區之間的接觸孔內，並在接觸孔下方形成一重摻雜的體接觸區域，此時，該MOS電晶體結構中金屬均通過接觸孔內填充的金屬插塞與矽體接觸，接觸孔側壁接觸的矽體為第一半導體類型摻雜的源區，接觸孔底部接觸的矽體為第二半導體類型摻雜的體接觸區，二者均為重摻雜區域，有效防止了金屬與輕摻雜矽體接觸產生的各種寄生效應，改善電晶體性能。與此同時，金屬插塞的引入，大大縮小了接觸孔的孔徑，進一步減小器件尺寸，提高器件集成度。
文檔編號H01L29/78GK102403352SQ201010280069
公開日2012年4月4日 申請日期2010年9月14日 優先權日2010年9月14日
發明者吳宗憲, 王根毅 申請人:無錫華潤上華半導體有限公司