一種微處理器運行時鑑權保護電路的製作方法

2023-10-27 19:04:32

本實用新型涉及一種鑑權保護電路，特別是一種微處理器運行時鑑權保護電路，用以防止電路被仿冒、盜版。

背景技術：

在國內智慧財產權技術侵權維權難且代價高、而侵權仿製成本又相對代價低廉但職能部門打擊力度有限的大背景下，造成辛勤投入的原創技術被以低成本破解仿造現象時有發生，為增強技術原創研發的權益保護，亟待開發研製伴隨產品功能的輔助防盜版功能的技術。

技術實現要素：

本實用新型的目的是提供一種微處理器運行時鑑權保護電路，其可使用在具有兼顧打擊盜版目的需求的應用電路中。

為實現上述目的，本實用新型採取以下設計方案：

一種微處理器運行時鑑權保護電路，其特徵在於包括有：

一作為主控的微處理器CPU晶片；

一組通信存儲器晶片，至少為四路單埠通信存儲器晶片；

一組串聯電阻，包括至少四路串聯電阻；

所述的單埠通信存儲器晶片的電源和IO埠復用引腳通過串聯電阻後，連接到主控的微處理器晶片在主應用電路中剩餘閒置下來的通用GPIO引腳上。

所述微處理器運行時鑑權保護電路中，所述的微處理器晶片是帶有通用IO接口的任何CPU內核晶片，且採取只用一個GPIO引腳連接一路單埠通信存儲器晶片的接線方式。

所述微處理器運行時鑑權保護電路中，所述的一組通信存儲器晶片採用四路單埠通信存儲器晶片，作為主控的微處理器晶片的GPIO埠依次通過串接四個電阻(R1、R2、R3、R4)後，分別順次連接到四路單埠通信存儲器晶片(U1、U2、U3、U4)的第一引腳上，這些單埠通信存儲器晶片(U1、U2、U3、U)4的第二引腳懸空不接，這些單埠通信存儲器晶片(U1、U2、U3、U4)的第三引腳統一接地。

所述微處理器運行時鑑權保護電路中，所述的單埠通信存儲器晶片採用美國Atmel公司的雙引腳自供電串行EEPROM存儲器(AT21CS11)。

所述微處理器運行時鑑權保護電路中，所述鑑權保護電路晶片的封裝結構形式採用和普通表面貼裝三極體(SOT23)一樣的封裝結構形式。

本實用新型所述微處理器運行時鑑權保護電路，通過給微處理器晶片外接引腳精簡式非易失性存儲器，並相應在處理器程序中加入鑑權交互算法的方式，使不知道原創設計者意圖的盜版抄襲電路在某些場合下工作出現異常，從而達到打擊盜版的目的。

本實用新型的優點是：首先由於單埠通信存儲器晶片的電源和IO埠引腳是復用的，一方面在晶片封裝結構上實現引腳數目精簡化，可以「隱蔽成」和普通表貼三極體一樣的封裝外觀；另一方面由於引腳復用，使得讀寫數據的通訊時序是特別專有的，具有一定操作難度，加上主要的在微處理器程序方面插入了特別的運行時鑑權算法，使不知道設計原創思想的盜版防製品會在某一些情況下才會出現運行錯誤，實現有效的間接打擊盜版的目的。

附圖說明

圖1為本實用新型微處理器運行時鑑權保護電路的原理圖。

下面結合附圖及具體實施例對本實用新型做進一步詳細說明。

具體實施方式

參閱圖1所示，本實用新型微處理器運行時鑑權保護電路的構成主要是針對需鑑權保護的一個微處理器晶片配接一組通信存儲器晶片和一組串聯電阻，所述的一組可以是一個以上。

參見圖1所示的一具體實施例中，作為主控的微處理器CPU晶片的四個GPIO埠依次通過串接電阻R1、R2、R3、R4後，順次連接到四個單埠通信存儲器晶片U1、U2、U3和U4的第一引腳上，單埠通信存儲器晶片U1、U2、U3和U4的第二引腳懸空不接，單埠通信存儲器晶片U1、U2、U3和U4的第三引腳統一接地。通過這樣簡單的外加硬體器件連接，再配合下面微處理器程序上插入的專有鑑權算法配合，可以實現對整體電路的防盜版保護目的。

本實用新型微處理器運行時鑑權保護電路中的主控微處理器晶片可以是帶有通用IO接口的任何CPU內核晶片，通信存儲器晶片選用單埠通信存儲器晶片，且採取只用主控微處理器晶片一個GPIO引腳連接一路單埠通信存儲器晶片的接線方式。

所述的單埠通信存儲器晶片採用美國Atmel公司的雙引腳自供電串行EEPROM存儲器AT21CS11，其是美國Atmel公司2015年推出全球最具創新性的雙引腳自供電串行EEPROM存儲器，每個存儲器位置都可以完成超過1,000,000次寫入循環，以滿足當今應用對高寫入耐久度的需求，是實現簡單產品識別的理想解決方案。

藉助本實用新型微處理器運行時鑑權保護電路的硬體設置，可以配合兩種軟體算法：1、依據單總線串行協議時序實現的EEPROM數據存取算法；2、微處理器主程序內嵌的查詢驗證算法；從而實現原創程序運行時鑑權處理。

其中第一種算法是基於專有器件AT21CS11的單線(供電電源和數據通信共用一根物理導線)操作協議，由主控微處理器通過GPIO口線主導發起通信，通過對單埠存儲晶片實施上電或復位時序操作，接著查詢響應，進而通過一系列規定延時時長的各項協議判斷算法，實現起始條件、停止條件、邏輯0和邏輯1讀入、邏輯0和邏輯1輸出等脈衝序列組合，最終實現對EEPROM數據存儲單元裡的數據進行讀寫。

其中第二種算法是在微處理器主運行程序中加入的程序：出廠前先由微處理器主程序啟動時產生一串序列隨機數，通過第一種算法寫入到單埠通信存儲晶片中，並由編程人員額外記錄下該隨機數特徵碼串，將來在正式出廠產品的運行程序中，加入對該額外記錄的隨機數特徵碼串進行讀取校驗的程序，校驗正確則說明是正版原創產品，一切運行正常，否則視為盜版，進而在某個執行輸出過程中加入偏差或出錯處理程序，使整個產品出現使用異常，從而實現打擊仿冒、盜版行為的目的。每一臺產品微處理器程序的隨機數特徵碼串都各不相同。

上述各實施例可在不脫離本實用新型的範圍下加以若干變化，故以上的說明所包含及附圖中所示的結構應視為例示性，而非用以限制本實用新型申請專利的保護範圍。