數字基帶晶片中i2c模塊的自動測試電路結構及其方法
2023-10-06 07:11:49
專利名稱：數字基帶晶片中i2c模塊的自動測試電路結構及其方法
技術領域：
本發明涉及集成電路技術領域，特別涉及集成電路晶片測試領域，具體是指一種 數字基帶晶片中I2C模塊的自動測試電路結構及其方法。
背景技術：
在晶片生產過程中，為了篩選次品，需要用自動化測試系統對其進行批量測試。測 試系統的穩定性，以及對晶片各功能模塊的覆蓋率，都是影響測試結果可靠性的重要因素。GPIO(通用可編程輸入輸出口)是 General Programmable Input Output 的簡 稱，當微控制器或晶片組沒有足夠的I/O埠，或當系統需要採用遠端串行通信或控制時， GPIO產品能夠提供額外的控制和監視功能。I2C(Inter-Integrated Circuit，集成電路之間)總線是由PHILIPS公司開發的 一種兩線式串行總線，用於連接微控制器及其外圍設備，廣泛應用於數字基帶晶片。I2C總線是由數據線和時鐘線構成的串行總線，可發送和接收數據。每個器件都有 一個唯一的地址識別，且都可以作為發送器或接收器，在執行數據傳輸時也可以被看作是 主機或從機。I2C包括7/10bit地址、起始字節(Start Byte)、廣播呼叫(General Call) 等工作模式。數字基帶晶片I2C模塊的一般測試方法是將晶片的I2C模塊與外接I2C器件進行 通訊，對晶片I2C緩存內的數據進行校驗，如E2PR0M，對其進行讀寫操作，將發送數據與接 收數據進行比較。但是此類方案都受限於外接器件硬體電路，以及所支持的工作模式和時 序要求。改變測試平臺的硬體環境，則相應的測試程序也需要改變，不但增加了測試系統的 複雜程度和成本，而且無法完整覆蓋數字基帶晶片I2C模塊的各種功能。綜上所述，其具有以下缺點(1)硬體電路複雜，增加了系統不確定因素，降低了測試結果的可靠性；(2)增加了測試成本；(3)測試模式單一，不能完全覆蓋I2C各種工作模式；(4)只能對結果進行比較分析，不能對通訊過程中的具體時序進行分析；(5)測試程序的可移植性較差。
發明內容
本發明的目的是克服了上述現有技術中的缺點，提供一種能夠實現數字基帶晶片 的I2C模塊的自動化測試、電路結構簡單、測試過程方便快捷、工作性能穩定可靠、適用範 圍較為廣泛的數字基帶晶片中I2C模塊的自動測試電路結構及其方法。為了實現上述的目的，本發明的數字基帶晶片中I2C模塊的自動測試電路結構及 其方法如下該數字基帶晶片中I2C模塊的自動測試電路結構，包括數字基帶晶片中的通用輸 入輸出GPIO埠，其主要特點是，所述的數字基帶晶片中的I2C模塊與所述的通用輸入輸出GPIO埠相連接。該數字基帶晶片中I2C模塊的自動測試電路結構中的通用輸入輸出GPIO埠包 括第一 GPIO埠和第二 GPIO埠，所述的I2C模塊中的時鐘埠與所述的第一 GPIO埠 相連接，所述的I2C模塊中的數據收發埠與所述的第二 GPIO埠相連接。該基於上述的電路結構實現數字基帶晶片中I2C模塊的自動測試的方法，其主要 特點是，所述的方法包括以下步驟(1)對數字基帶晶片中的I2C模塊進行復位操作；(2)對所述的I2C模塊中的工作寄存器及所述的通用輸入輸出GPIO埠的工作寄 存器進行初始化處理；(3)將所述的I2C模塊使能，並根據I2C協議的工作方式進行I2C模塊和通用輸入 輸出GPIO埠之間的數據發送接收測試操作；(4)檢驗所述的通用輸入輸出GPIO埠的測試數據和所述的I2C模塊的緩存數據 的一致性；(5)改變所述的I2C模塊的測試參數，重複上述步驟(2) ⑷。該實現數字基帶晶片中I2C模塊的自動測試的方法中的I2C協議的工作方式可以 為I2C模塊作為主機發送數據，所述的I2C模塊和通用輸入輸出GPIO埠之間的數據發送 接收測試操作，包括以下步驟(11)所述的數字基帶晶片向I2C模塊的發送緩存中寫入測試數據；(12)所述的I2C模塊向所述的通用輸入輸出GPIO埠發送時鐘信號；(13)所述的通用輸入輸出GPIO埠檢測所述的I2C模塊所發送來的起始信號、地 址字節以及寫控制信號，以字節為單位開始接收測試數據，並發送響應信號；(14)在測試數據接收過程中根據I2C協議對接收時序進行判斷，如果相應的接收 時序與I2C協議不符，則將測試標誌位設置為出錯狀態；(15)所述的通用輸入輸出GPIO埠檢測到所述的I2C模塊所發送來的停止信號 後結束接收。該實現數字基帶晶片中I2C模塊的自動測試的方法中的改變I2C模塊測試參數， 包括以下的一個方式或者多個方式(a)改變發送數據長度；(b)改變地址模式為7bit或IObit ；(c)改變工作模式為起始字節(Start byte)模式或者廣播呼叫(General Call) 模式。該實現數字基帶晶片中I2C模塊的自動測試的方法中的I2C協議的工作方式可以 為I2C模塊作為主機接收數據，所述的I2C模塊和通用輸入輸出GPIO埠之間的數據發送 接收測試操作，包括以下步驟(21)所述的數字基帶晶片將I2C模塊的接收緩存清空；(22)所述的I2C模塊向所述的通用輸入輸出GPIO埠發送時鐘信號；(23)所述的通用輸入輸出GPIO埠檢測所述的I2C模塊所發送來的起始信號、地 址字節以及讀控制信號，開始發送測試數據，每發送完一個字節，等待接收I2C模塊的響應
信號；
(24)在測試數據發送過程中根據I2C協議對發送時序進行判斷，如果相應的發送 時序與I2C協議不符，則將測試標誌位設置為出錯狀態；(25)所述的通用輸入輸出GPIO埠接收到所述的I2C模塊所發送來的不響應位
或者停止信號後結束髮送。該實現數字基帶晶片中I2C模塊的自動測試的方法中的改變I2C模塊測試參數， 包括以下的一個方式或者多個方式(a)改變接收數據長度；(b)改變地址模式為7bit或IObit ；(c)改變工作模式為起始字節模式或者廣播呼叫模式。該實現數字基帶晶片中I2C模塊的自動測試的方法中的I2C協議的工作方式可以 為I2C模塊作為從機接收數據，所述的I2C模塊和通用輸入輸出GPIO埠之間的數據發送 接收測試操作，包括以下步驟(31)所述的數字基帶晶片將I2C模塊的接收緩存清空；(32)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送時鐘信號；(33)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送起始信號、地址字節以 及寫控制信號，並開始發送測試數據，每發送完一個字節，等待接收I2C模塊的響應信號；(34)在測試數據發送過程中根據I2C協議對發送時序進行判斷，如果相應的發送 時序與I2C協議不符，則將測試標誌位設置為出錯狀態；(35)所述的通用輸入輸出GPIO埠接收到所述的I2C模塊所發送來的不響應位 或者所述的通用輸入輸出GPIO埠將所有的測試數據均發送完畢並產生停止信號後結束 發送。該實現數字基帶晶片中I2C模塊的自動測試的方法中的改變I2C模塊測試參數， 包括以下的一個方式或者多個方式(a)改變接收數據長度；(b)改變地址模式為7bit或IObit ；(c)改變工作模式為起始字節模式或者廣播呼叫模式。該實現數字基帶晶片中I2C模塊的自動測試的方法的I2C協議的工作方式可以為 I2C模塊作為從機發送數據，所述的I2C模塊和通用輸入輸出GPIO埠之間的數據發送接 收測試操作，包括以下步驟(41)所述的數字基帶晶片向I2C模塊的發送緩存中寫入測試數據；(42)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送時鐘信號；(43)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送起始信號、地址字節以 及讀控制信號，以字節為單位開始接收測試數據，並發送響應信號；(44)在測試數據接收過程中根據I2C協議對接收時序進行判斷，如果相應的接收 時序與I2C協議不符，則將測試標誌位設置為出錯狀態；(45)所述的通用輸入輸出GPIO埠將所有的測試數據均接收完畢並產生停止信 號後結束接收。該實現數字基帶晶片中I2C模塊的自動測試的方法中的改變I2C模塊測試參數， 包括以下的一個方式或者多個方式
(a)改變發送數據長度；(b)改變地址模式為7bit或IObit ；(c)改變工作模式為起始字節模式或者廣播呼叫模式。採用了該發明的數字基帶晶片中I2C模塊的自動測試電路結構及其方法，由於其 中直接利用了數字基帶晶片自帶的GPIO (通用輸入輸出埠)模擬I2C接口，並根據I2C 協議與數字基帶晶片的I2C模塊進行通訊，實現了 I2C模塊的主機發送、主機接收、從機發 送及從機接收功能以及7/10bit地址、起始字節(start byte)、廣播呼叫(general call)、 重複起始等工作模式的自動化測試，從而無需任何外接器件即可靈活實現了與I2C模塊的 通訊，不但降低了硬體電路的複雜程度，而且降低了測試成本，提高了系統穩定度，同時也 增強了測試程序的可移植性，提高了測試結果的可靠性，測試過程方便快捷，工作性能穩定 可靠，適用範圍較為廣泛。
圖1為本發明的數字基帶晶片中I2C模塊的自動測試電路結構的原理示意圖。
具體實施例方式為了能夠更清楚地理解本發明的技術內容，特舉以下實施例詳細說明。請參閱圖1所示，該數字基帶晶片中I2C模塊的自動測試電路結構，包括數字基帶 晶片中的通用輸入輸出GPIO埠，其中，所述的數字基帶晶片中的I2C模塊與所述的通用 輸入輸出GPIO埠相連接。其中，所述的通用輸入輸出GPIO埠包括第一 GPIO埠和第二 GPIO埠，所述 的I2C模塊中的時鐘埠與所述的第一 GPIO埠相連接，所述的I2C模塊中的數據收發端 口與所述的第二 GPIO埠相連接。該基於上述的電路結構實現數字基帶晶片中I2C模塊的自動測試的方法，其中包 括以下步驟(1)對數字基帶晶片中的I2C模塊進行復位操作；(2)對所述的I2C模塊中的工作寄存器及所述的通用輸入輸出GPIO埠的工作寄 存器進行初始化處理；(3)將所述的I2C模塊使能，並根據I2C協議的工作方式進行I2C模塊和通用輸入 輸出GPIO埠之間的數據發送接收測試操作；所述的I2C協議的工作方式可以為I2C模塊 作為主機發送數據，所述的I2C模塊和通用輸入輸出GPIO埠之間的數據發送接收測試操 作，包括以下步驟(a)所述的數字基帶晶片向I2C模塊的發送緩存中寫入測試數據；(b)所述的I2C模塊向所述的通用輸入輸出GPIO埠發送時鐘信號；(c)所述的通用輸入輸出GPIO埠檢測所述的I2C模塊所發送來的起始信號、地 址字節以及寫控制信號，以字節為單位開始接收測試數據，並發送響應信號；(d)在測試數據接收過程中根據I2C協議對接收時序進行判斷，如果相應的接收 時序與I2C協議不符，則將測試標誌位設置為出錯狀態；(e)所述的通用輸入輸出GPIO埠檢測到所述的I2C模塊所發送來的停止信號後結束接收；或者，所述的工作方式可以為I2C模塊作為主機接收數據，所述的I2C模塊和通用 輸入輸出GPIO埠之間的數據發送接收測試操作，包括以下步驟(a)所述的數字基帶晶片將I2C模塊的接收緩存清空；(b)所述的I2C模塊向所述的通用輸入輸出GPIO埠發送時鐘信號；(c)所述的通用輸入輸出GPIO埠檢測所述的I2C模塊所發送來的起始信號、地 址字節以及讀控制信號，開始發送測試數據，每發送完一個字節，等待接收I2C模塊的響應 信號；(d)在測試數據發送過程中根據I2C協議對發送時序進行判斷，如果相應的發送 時序與I2C協議不符，則將測試標誌位設置為出錯狀態；(e)所述的通用輸入輸出GPIO埠接收到所述的I2C模塊所發送來的不響應位或
者停止信號後結束髮送；或者，所述的工作方式可以為I2C模塊作為從機接收數據，所述的I2C模塊和通用 輸入輸出GPIO埠之間的數據發送接收測試操作，包括以下步驟(a)所述的數字基帶晶片將I2C模塊的接收緩存清空；(b)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送時鐘信號；(c)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送起始信號、地址字節以 及寫控制信號，並開始發送測試數據，每發送完一個字節，等待接收I2C模塊的響應信號；(d)在測試數據發送過程中根據I2C協議對發送時序進行判斷，如果相應的發送 時序與I2C協議不符，則將測試標誌位設置為出錯狀態；(e)所述的通用輸入輸出GPIO埠接收到所述的I2C模塊所發送來的不響應位或 者所述的通用輸入輸出GPIO埠將所有的測試數據均發送完畢並產生停止信號後結束髮 送；或者，所述的工作方式可以為I2C模塊作為從機發送數據，所述的I2C模塊和通用 輸入輸出GPIO埠之間的數據發送接收測試操作，包括以下步驟(a)所述的數字基帶晶片向I2C模塊的發送緩存中寫入測試數據；(b)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送時鐘信號；(c)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送起始信號、地址字節以 及讀控制信號，以字節為單位開始接收測試數據，並發送響應信號；(d)在測試數據接收過程中根據I2C協議對接收時序進行判斷，如果相應的接收 時序與I2C協議不符，則將測試標誌位設置為出錯狀態；(e)所述的通用輸入輸出GPIO埠將所有的測試數據均接收完畢並產生停止信 號後結束接收；(4)檢驗所述的通用輸入輸出GPIO埠的測試數據和所述的I2C模塊的緩存數據 的一致性；(5)改變所述的I2C模塊的測試參數，重複上述步驟⑵ (4)；當所述的I2C協 議的工作方式為I2C模塊作為主機發送數據或者從機發送數據時，則所述的改變I2C模塊 測試參數，包括以下的一個方式或者多個方式(a)改變發送數據長度；
(b)改變地址模式為7bit或IObit ；(c)改變工作模式為起始字節模式或者廣播呼叫模式；當所述的I2C協議的工作方式為I2C模塊作為主機接收數據或者從機接收數據 時，所述的改變I2C模塊測試參數，包括以下的一個方式或者多個方式(a)改變接收數據長度；(b)改變地址模式為7bit或IObit ；(c)改變工作模式為起始字節模式或者廣播呼叫模式。在實際使用當中，本發明的自動測試電路結構的硬體電路原理圖如圖1所示，所 述的數字基帶晶片的I2C模塊引腳直接與GPIO引腳相連，相應的測試步驟如下(1)對晶片I2C模塊進行復位；(2)初始化I2C寄存器及GPIO工作寄存器；(3)使能I2C，GPIO發送或接收數據；(4)檢驗GPIO發送/接收數據和I2C接收/發送緩存內的數據是否一致；(5)改變參數，重複上述⑵ (4)步驟。根據I2C協議規定的工作模式，分以下4種情況進行測試(1)I2C模塊作為主機發送數據。向I2C發送緩存寫入數據，I2C模塊發送時鐘信 號，GPIO檢測到起始信號、地址字節以及寫控制信號後，以字節為單位，開始接收數據，並發 送響應信號，直到檢測到停止信號，在此過程中嚴格對照I2C協議對接收時序進行判斷，發 現與協議不符時將測試標誌位置位。接收結束後將I2C發送緩存內的數據與GPIO接收到的 數據進行比較。然後改變I2C模塊測試參數，如發送數據長度、地址模式(7bit或lObit)、 工作模式(起始字節(Start byte)模式或者廣播呼叫(General Call)模式)等，重複上 述操作若干次。(2) I2C模塊作為主機接收數據。將I2C模塊的接收緩存清空，I2C模塊發送時鐘 信號，GPIO檢測到起始信號、地址字節及讀控制信號後，開始發送數據，每發送完一個數據， 等待I2C模塊的響應位，直到接收到I2C模塊發送的不響應位或停止信號。發送結束後將 GPIO發送的數據與I2C接收緩存內的數據進行比較。然後改變I2C模塊測試參數，如接收 數據長度、地址模式(7bit或lObit)、工作模式(Start byte或General Call)等，重複上 述操作若干次。(3) I2C模塊作為從機接收數據。將I2C模塊的接收緩存清空，GPIO發送時鐘信 號，產生起始信號和地址字節，並發送寫控制信號，I2C模塊做出響應後，GPIO開始發送數 據，若I2C模塊發送不響應位，或I2C模塊接收完所有字節後，GPIO產生停止信號。將GPIO 發送的數據與I2C接收緩存內的數據進行比較。然後改變I2C模塊測試參數，如接收數據 長度、地址模式(7bit或lObit)、工作模式(Start byte或General Call)等，重複上述操 作若干次。(4) I2C模塊作為從機發送數據。向I2C發送緩存寫入數據，GPIO發送時鐘信號， 產生起始信號和地址字節，並發送讀控制信號。GPIO接收I2C模塊發來的數據，並發送響應 信號，直到接收完所有數據，GPIO產生停止信號。結束後將I2C發送緩存內的數據與GPIO 接收到的數據進行比較。然後改變I2C模塊測試參數，如發送數據長度、地址模式(7bit或 lObit)、工作模式(Start byte或General Call)等，重複上述操作若干次。
10
採用了上述的數字基帶晶片中I2C模塊的自動測試電路結構及其方法，由於其中 直接利用了數字基帶晶片自帶的GPIO (通用輸入輸出埠)模擬I2C接口，並根據I2C協 議與數字基帶晶片的I2C模塊進行通訊，實現了 I2C模塊的主機發送、主機接收、從機發送 及從機接收功能以及7/10bit地址、start byte、general call、重複起始等工作模式的自 動化測試，從而無需任何外接器件即可靈活實現了與I2C模塊的通訊，不但降低了硬體電 路的複雜程度，而且降低了測試成本，提高了系統穩定度，同時也增強了測試程序的可移植 性，提高了測試結果的可靠性，測試過程方便快捷，工作性能穩定可靠，適用範圍較為廣泛。在此說明書中，本發明已參照其特定的實施例作了描述。但是，很顯然仍可以作出 各種修改和變換而不背離本發明的精神和範圍。因此，說明書和附圖應被認為是說明性的 而非限制性的。
權利要求
一種數字基帶晶片中I2C模塊的自動測試電路結構，包括數字基帶晶片中的通用輸入輸出GPIO埠，其特徵在於，所述的數字基帶晶片中的I2C模塊與所述的通用輸入輸出GPIO埠相連接。
2.根據權利要求1所述的數字基帶晶片中I2C模塊的自動測試電路結構，其特徵在於， 所述的通用輸入輸出GPIO埠包括第一 GPIO埠和第二 GPIO埠，所述的I2C模塊中的 時鐘埠與所述的第一 GPIO埠相連接，所述的I2C模塊中的數據收發埠與所述的第二 GPIO埠相連接。
3.一種基於權利要求1所述的電路結構實現數字基帶晶片中I2C模塊的自動測試的方 法，其特徵在於，所述的方法包括以下步驟(1)對數字基帶晶片中的I2C模塊進行復位操作；(2)對所述的I2C模塊中的工作寄存器及所述的通用輸入輸出GPIO埠的工作寄存器 進行初始化處理；(3)將所述的I2C模塊使能，並根據I2C協議的工作方式進行I2C模塊和通用輸入輸出 GPIO埠之間的數據發送接收測試操作；(4)檢驗所述的通用輸入輸出GPIO埠的測試數據和所述的I2C模塊的緩存數據的一 致性；(5)改變所述的I2C模塊的測試參數，重複上述步驟(2) (4)。
4.根據權利要求3所述的實現數字基帶晶片中I2C模塊的自動測試的方法，其特徵在 於，所述的I2C協議的工作方式為I2C模塊作為主機發送數據，所述的I2C模塊和通用輸入 輸出GPIO埠之間的數據發送接收測試操作，包括以下步驟(11)所述的數字基帶晶片向I2C模塊的發送緩存中寫入測試數據；(12)所述的I2C模塊向所述的通用輸入輸出GPIO埠發送時鐘信號；(13)所述的通用輸入輸出GPIO埠檢測所述的I2C模塊所發送來的起始信號、地址字 節以及寫控制信號，以字節為單位開始接收測試數據，並發送響應信號；(14)在測試數據接收過程中根據I2C協議對接收時序進行判斷，如果相應的接收時序 與I2C協議不符，則將測試標誌位設置為出錯狀態；(15)所述的通用輸入輸出GPIO埠檢測到所述的I2C模塊所發送來的停止信號後結 束接收。
5.根據權利要求4所述的實現數字基帶晶片中I2C模塊的自動測試的方法，其特徵在 於，所述的改變I2C模塊測試參數，包括以下的一個方式或者多個方式(a)改變發送數據長度；(b)改變地址模式為7bit或IObit；(c)改變工作模式為起始字節模式或者廣播呼叫模式。
6.根據權利要求3所述的實現數字基帶晶片中I2C模塊的自動測試的方法，其特徵在 於，所述的I2C協議的工作方式為I2C模塊作為主機接收數據，所述的I2C模塊和通用輸入 輸出GPIO埠之間的數據發送接收測試操作，包括以下步驟(21)所述的數字基帶晶片將I2C模塊的接收緩存清空；(22)所述的I2C模塊向所述的通用輸入輸出GPIO埠發送時鐘信號；(23)所述的通用輸入輸出GPIO埠檢測所述的I2C模塊所發送來的起始信號、地址字節以及讀控制信號，開始發送測試數據，每發送完一個字節，等待接收I2C模塊的響應信 號；(24)在測試數據發送過程中根據I2C協議對發送時序進行判斷，如果相應的發送時序 與I2C協議不符，則將測試標誌位設置為出錯狀態；(25)所述的通用輸入輸出GPIO埠接收到所述的I2C模塊所發送來的不響應位或者 停止信號後結束髮送。
7.根據權利要求6所述的實現數字基帶晶片中I2C模塊的自動測試的方法，其特徵在 於，所述的改變I2C模塊測試參數，包括以下的一個方式或者多個方式(a)改變接收數據長度；(b)改變地址模式為7bit或IObit；(c)改變工作模式為起始字節模式或者廣播呼叫模式。
8.根據權利要求3所述的實現數字基帶晶片中I2C模塊的自動測試的方法，其特徵在 於，所述的I2C協議的工作方式為I2C模塊作為從機接收數據，所述的I2C模塊和通用輸入 輸出GPIO埠之間的數據發送接收測試操作，包括以下步驟(31)所述的數字基帶晶片將I2C模塊的接收緩存清空；(32)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送時鐘信號；(33)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送起始信號、地址字節以及寫 控制信號，並開始發送測試數據，每發送完一個字節，等待接收I2C模塊的響應信號；(34)在測試數據發送過程中根據I2C協議對發送時序進行判斷，如果相應的發送時序 與I2C協議不符，則將測試標誌位設置為出錯狀態；(35)所述的通用輸入輸出GPIO埠接收到所述的I2C模塊所發送來的不響應位或 者所述的通用輸入輸出GPIO埠將所有的測試數據均發送完畢並產生停止信號後結束髮 送。
9.根據權利要求8所述的實現數字基帶晶片中I2C模塊的自動測試的方法，其特徵在 於，所述的改變I2C模塊測試參數，包括以下的一個方式或者多個方式(a)改變接收數據長度；(b)改變地址模式為7bit或IObit；(c)改變工作模式為起始字節模式或者廣播呼叫模式。
10.根據權利要求3所述的實現數字基帶晶片中I2C模塊的自動測試的方法，其特徵在 於，所述的I2C協議的工作方式為I2C模塊作為從機發送數據，所述的I2C模塊和通用輸入 輸出GPIO埠之間的數據發送接收測試操作，包括以下步驟(41)所述的數字基帶晶片向I2C模塊的發送緩存中寫入測試數據；(42)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送時鐘信號；(43)所述的通用輸入輸出GPIO埠向所述的I2C模塊發送起始信號、地址字節以及讀 控制信號，以字節為單位開始接收測試數據，並發送響應信號；(44)在測試數據接收過程中根據I2C協議對接收時序進行判斷，如果相應的接收時序 與I2C協議不符，則將測試標誌位設置為出錯狀態；(45)所述的通用輸入輸出GPIO埠將所有的測試數據均接收完畢並產生停止信號後 結束接收。
11.根據權利要求10所述的實現數字基帶晶片中I2C模塊的自動測試的方法，其特徵 在於，所述的改變I2C模塊測試參數，包括以下的一個方式或者多個方式(a)改變發送數據長度；(b)改變地址模式為7bit或IObit；(c)改變工作模式為起始字節模式或者廣播呼叫模式。
全文摘要
本發明涉及一種數字基帶晶片中I2C模塊的自動測試電路結構及方法，電路結構包括數字基帶晶片中的GPIO埠，其中數字基帶晶片中的I2C模塊與GPIO埠相連接。方法包括對I2C模塊進行復位操作、初始化I2C模塊中的工作寄存器及GPIO埠的工作寄存器、使能I2C模塊並根據I2C協議的工作方式進行I2C模塊和GPIO埠之間的數據發送接收測試、檢驗GPIO埠的測試數據和I2C模塊的緩存數據的一致性、改變I2C模塊的測試參數並重複上述過程。採用該種數字基帶晶片中I2C模塊的自動測試電路結構及其方法，降低了硬體電路複雜度，降低了測試成本，提高了系統穩定性，增強了測試程序的可移植性，提高了測試結果的可靠性，測試過程方便快捷，工作性能穩定可靠，適用範圍較為廣泛。
文檔編號G01R31/317GK101907683SQ20091005235
公開日2010年12月8日 申請日期2009年6月2日 優先權日2009年6月2日
發明者胡垚 申請人:上海摩波彼克半導體有限公司