應用於積體電路封裝的電路板製造方法
2023-10-06 03:26:09
專利名稱：應用於積體電路封裝的電路板製造方法
技術領域：
本發明提供一種應用於積體電路封裝的電路板製造方法，尤指一種可降低成本的積體電路封裝製程。
背景技術：
傳統印刷電路板的製造方法，包括有正片製程與負片製程；其中傳統正片的製造流程，如圖3所示，其步驟包括X1化學貫孔於銅電路板上做化學貫孔(PTH)，使其上、下層銅面導通；X2線路製作運用液態油墨或感光型油墨，透過底片與光源曝光原理形成線路，再以化學方式去除非線路表面油墨，使該表面露出銅層部份；X3線路蝕刻將露出的銅層運用化學腐蝕分解原理，使銅完全去除，而留下油墨保護的線路；X4線路表面處理將留下的線路表面油墨去除後，將露出的銅面依需求鍍上符合積體電路封裝(COB)製程的金屬層。
通過上述印刷電路板的製程後，可進行積體電路封裝(COB)的製程，首先，會先於上述的積體電路封裝(COB)製程的金屬層拉導線，再進行模壓封膠，藉以完成封裝製程。
然而，由於印刷電路板在線路蝕刻的步驟，將不要的銅層蝕刻掉後，因此，在線路表面處理將出的銅面依需求鍍上符合積體電路封裝(COB)製程的金屬層後，需將先前串接於打線焊點(bonding pad)的導線一併去除，如此的製程將受到拉導線佔據布線面積的限制。
另由於不要的銅層蝕刻掉後，會形成正反表面積不相同的銅表面，而面積小的銅層吸收電流速度較快，面積較大的銅層吸收電流速度較慢，會使兩面積不同的銅層的形成鍍層厚度不均，造成在後段模壓封膠製程時，因板厚高低不平而造成溢膠的情形。
另外，傳統的負片的製造流程，如圖4所示，如第其步驟包括Y1化學貫孔於銅電路板上做化學貫孔(PTH)，使其上、下層銅面導通；Y2線路製作運用液態油墨或感光型油墨，透過底片與光源曝光原理形成線路，再以化學方式去除線路表面油墨，使該線路表面露出銅層部份；
Y3線路保護將露出銅層的線路表面以電解方式，於線路表面直接鍍上錫金屬保護層，以保護線路的完整性；Y4線路蝕刻將非線路銅層表面的油墨運用化學分解原理，使之完全去除乾淨而留下非線路銅層；再以化學蝕刻原理將非線路銅面完全去除，最後再將保護錫金屬層去除而留下線路銅層；Y5線路表面處理將留下的線路表面油墨去除後，將露出的銅面依需求鍍上符合積體電路封裝(COB)製程的金屬層。
上述印刷電路板傳統的負片製程，較正片製程需要多一道線路保護的步驟，且在鍍上錫後，亦需要一道剝錫的步驟，因此步驟較為繁複，且製造成本亦較高。
緣此，本發明人針對上述習知印刷電路板所存在的問題點，通過多年從事相關領域的研究與製造開發，經詳加設計與審慎評估後，終於創造出一種可改進上述缺點，且更具理想實用性的應用於積體電路封裝的電路板製造方法。
因此，習知積體電路封裝(COB)的傳統製造方法，包括有正片製程與負片製程其中正片製程步驟包括有化學貫孔、線路製作、線路蝕刻及線路表面處理然而，由於線路蝕刻後，會形成兩表面積不相同的銅表面，因此經過(COB)表面鍍層製程後容易形成鍍層的厚度不均現象，且在積體電路封裝(COB)的模壓封膠製程時，容易因高低不平而造成模壓溢膠；再者，僅留下一部份需要的線路，在積體電路封裝(COB)需要拉導線的製程設計時，會使布線的面積受到限制。
另外，負片製造步驟包括化學貫孔、線路製作、線路保護、線路蝕刻及線路表面處理然而，由於負片製造需要多一道線路保護的步驟，且在鍍上錫後，亦需要一道剝錫的步驟，因此製造成本較高。
發明內容
本發明目的在於，提供一種應用於積體電路封裝的電路板製造方法，其步驟包括步驟1、化學貫孔於銅電路板上做化學貫孔(PTH)，使其上、下層銅面導通；步驟2、線路製作運用液態油墨或感光型油墨，透過底片與光源曝光原理形成線路，再以化學方式去除線路表面油墨，使該線路表面露出銅層部份；步驟3、線路表面處理將留下的線路表面油墨去除後，所露出的銅面依需求而鍍上符合積體電路封裝(COB)製程的金屬層；步驟4、線路蝕刻將非線路的銅層表面油墨運用化學分解原理，使油墨完全去除，而留下非線路銅層，再以化學蝕刻分解原理將非線路銅層完全去除，只留下符合積體電路封裝(COB)製程的金屬表面；步驟5、線路側面銅包覆將線路側面露出的銅層以化學溶液直接鍍上金屬保護層，以避免露銅線路氧化；步驟6、線路表面清潔清潔積體電路封裝的表面。
藉此，本發明由於線路表面處理的步驟已鍍上符合積體電路封裝(COB)製程的金屬層，可避免布線時的面積多寡而產生高低電流效應，且不需將所有積體電路封裝(COB)線路的接觸墊(PAD)串接導通，減少線路表面處理(步驟3)時需增加拉導線的設計與佔用印刷電路板表面積空間，可提高印刷電路板布線面積。
對照先前技術的功效提供一種應用於積體電路封裝的電路板製造方法，由於本發明在線路蝕刻前已鍍上符合積體電路封裝(COB)製程的金屬層，可避免布線時的面積多寡而產生高低電流效應，且不需將所有積體電路封裝(COB)線路的接觸墊(PAD)串接導通，改良習知線路銅層的鍍層厚度不均容易高低不平而造成晶片封裝時模壓溢膠，及布線的面積受到限制的缺點。
接下來會列舉一較佳實施例，並配合圖示及圖號，對本發明其他的目的及效能做進一步的說明，使審查員對本發明有更詳細的了解，並使熟悉該項技術者能據以實施，以下所述者僅在於解釋較佳實施例，而非在於限制本發明的範圍，故凡有以本發明的發明精神為基礎，而為本發明的發明任何形式的變更或修飾，皆屬於本發明意圖保護的範疇。
圖1本發明方法的流程圖。
圖2-1本發明利用油墨曝光的示意圖。
圖2-2本發明去除油墨的示意圖。
圖2-3本發明鍍上符合積體電路封裝(COB)製程的金屬層C的示意圖。
圖2-4本發明去除油墨後的結構示意圖。
圖2-5去除非線路銅層的油墨結構示意圖。
圖2-6本發明銅層線路側麵包覆化學溶液的結構示意圖。
圖2-7本發明固設一半導體晶片、打線(Bonding)及模壓封膠製程的結構示意圖。
圖3傳統正片製程的流程圖。
圖4傳統負片製程的流程圖。
具體實施例方式
本發明提供一種應用於積體電路封裝的電路板製造方法。
首先，請參閱圖1所示，其步驟包括步驟1(S1)、化學貫孔於銅電路板上做化學貫孔(PTH)，使其上、下層銅面導通；步驟2(S2)、線路製作運用液態油墨或感光型油墨，透過底片與光源曝光原理形成線路(如圖2-1所示，銅層為A，油墨為B)，再以化學方式去除線路表面油墨，使該線路表面露出銅層部份，(如圖2-2所示，去除的油墨為B』，留下的油墨B」、油墨B』去除後可露出底下的銅層A)。
步驟3(S3)、線路表面處理將留下的線路表面油墨去除後，所露出的銅面依需求而鍍上符合積體電路封裝(COB)製程的金屬層，(如圖2-3所示，在原本去除油墨B』的地方鍍上符合積體電路封裝(COB)製程的金屬層(C)；其中該積體電路封裝(COB)製程以電解原理完成。
另外，該線路表面處理的流程中，符合COB製程金屬表面鍍層元素以金、銀、鉑、鎳、錫或其他貴重金屬元素或兩種元素以上合成的合金元素所組成；其中符合COB製程金屬表面鍍層的貴重金屬元素由鈷、鈀、銦、銻、鉍、等，金屬固體元素所組成的群組。
又該線路表面處理的流程中，符合COB製程金屬表面鍍層的貴重金屬元素的二種以上元素合成的合金元素所組成，由金、銀、鉑、鎳、錫或鈷、鈀、銦、銻、鉍的群族所組成，例如錫銦、錫銀、錫鉍、鎳銀、鎳金、鎳錫、鉑鎳等金屬容液。
步驟4(S4)、線路蝕刻將非線路的銅層表面油墨運用化學分解原理，使之完全去除乾淨(如圖2-4所示，將原本留下的油墨B」去除)，而留下非線路銅層，再以化學蝕刻分解原理將非線路銅層完全去除，並留下符合積體電路封裝(COB)製程的金屬表面(如圖2-5所示，將原本留下的油墨B」底下的非線路銅層A』去除，使線路銅層A」留下)。
步驟5(S5)、線路側面銅麵包覆將線路側面露出的銅層以化學溶液直接鍍上金屬保護層，以避免露銅線路而氧化(如圖2-6所示，將銅層A」的線路側面D包覆化學溶液)，另外，該線路側面銅麵包覆的流程中，該線路側面金屬保護層，由金、銀、鉑、鎳、錫、或其他貴重金屬元素，或兩種元素以上合成的合金元素所組成；其中該步驟5的線路側面銅麵包覆的流程中，該線路側面金屬保護層的貴重金屬元素由鈷、鈀、銦、銻、鉍、等金屬固體元素所組成。
又該線路側面銅麵包覆的流程中，該線路側面金屬保護層的二種元素以上合成的合金元素，系由金、銀、鉑、鎳、錫、或鈷、鈀、銦、銻、鉍的群族所組成，例如錫銦、錫銀、錫鉍、鎳銀、鎳金、鎳錫、鉑鎳等金屬容液。
步驟6(S6)、線路表面清潔清潔積體電路封裝的表面。
通過上述的步驟，如圖2-7所示，可於積體電路封裝(COB)製程的金屬表面固設一半導體晶片E，並於積體電路封裝(COB)製程的金屬表面上拉導線F，再於積體電路封裝(COB)製程的金屬上進行模壓封膠製程G。
由於本發明的步驟3線路表面處理的步驟已鍍上符合積體電路封裝(COB)製程的金屬層，可避免因布線時的面積多寡而產生高低電流效應，並防止發生積體電路封裝(COB)金屬鍍層厚度差異過大的現象。
另外，本發明的步驟4的線路蝕刻步驟，由於本發明先鍍上積體電路封裝(COB)的金屬表面，不需將所有積體電路封裝(COB)線路的接觸墊(PAD)串接導通，而能於積體電路封裝(COB)的金屬表面直接完成(COB)表面處理步驟不需增加拉導線設計，亦可提高布線面積。
又由於本發明的步驟4線路蝕刻步驟，以化學蝕刻分解原理將非線路銅層完全去除，並留下符合積體電路封裝(COB)製程的金屬表面，因此，積體電路封裝(COB)的線路側面會露出銅層，而容易造成銅氧化，俗稱銅綠，因此，必須於線路側面銅包覆。
由上所述，由於本發明線路表面處理的步驟已鍍上符合積體電路封裝(COB)製程的金屬層，可避免布線時的面積多寡而產生高低電流效應，且不需將所有積體電路封裝(COB)線路的接觸墊(PAD)串接導通，而能於積體電路封裝(COB)的金屬表面直接完成(COB)表面處理步驟，並避免模壓封膠時產生溢膠的情形，可防止不良率的產品產生，達到降低成本的目的。
歸納上述所說，本發明同時具有上述眾多效能與實用價值，並可有效提升整體的經濟效益，因此本發明確實為一創意極佳的發明，且在相同技術領域中未見相同或近似的產品公開使用，應已符合發明專利的要素，乃依法提出申請。
權利要求
1.一種應用於積體電路封裝的電路板製造方法，其步驟包括步驟1、化學貫孔於銅電路板上做化學貫孔(PTH)，使其上、下層銅面導通；步驟2、線路製作運用液態油墨或感光型油墨，透過底片與光源曝光原理形成線路，再以化學方式去除線路表面油墨，使該線路表面露出銅層部份；步驟3、線路表面處理將留下的線路表面油墨去除後，所露出的銅面依需求而鍍上用於積體電路封裝(COB)的金屬層；步驟4、線路蝕刻將非線路的銅層表面油墨運用化學分解完全去除乾淨，而流下非線路銅層，再以化學蝕刻分解將非線路銅層完全去除，並留下符合積體電路封裝(COB)製程的金屬表面；步驟5、線路側面銅包覆將線路側面露出的銅層以化學溶液直接鍍上金屬保護層，以避免露銅線路而氧化。
2.如權利要求1所述的應用於積體電路封裝的電路板製造方法，其特徵在於該步驟5的線路側面銅包覆步驟後，進一步包括有步驟6線路表面清潔清潔積體電路封裝的表面。
3.如權利要求1所述的應用於積體電路封裝的電路板製造方法，其特徵在於該積體電路封裝(COB)製程以電解方式完成。
4.如權利要求1所述的應用於積體電路封裝的電路板製造方法，其特徵在於該步驟3的線路表面處理的流程中，用於電路封裝(COB)製程金屬表面鍍層元素以金、銀、鉑、鎳、錫中的一種或兩種元素以上合成的合金所組成。
5.如權利要求4所述的應用於積體電路封裝的電路板製造方法，其特徵在於該步驟3的線路表面處理的流程中，用於電路封裝(COB)製程金屬表面鍍層的金屬元素選自鈷、鈀、銦、銻、鉍金屬元素中的一種或其合金。
6.如權利要求4所述的應用於積體電路封裝的電路板製造方法，其特徵在於該步驟3的線路表面處理的流程中，用於電路封裝(COB)製程金屬表面鍍層的由二種以上元素合成的合金所組成，構成所述合金的元素選自於金、銀、鉑、鎳、錫、鈷、鈀、銦、銻、鉍中。
7.如權利要求1所述的應用於積體電路封裝的電路板製造方法，其特徵在於該步驟5的線路側面銅麵包覆的流程中，該線路側面金屬保護層，由金、銀、鉑、鎳、錫元素中的一種，或兩種元素以上合成的合金所組成。
8.如權利要求7所述的應用於積體電路封裝的電路板製造方法，其特徵在於該步驟5的線路側面銅麵包覆的流程中，該線路側面金屬保護層的金屬元素選自鈷、鈀、銦、銻、鉍金屬元素中的一種或其合金。
9.如權利要求7所述的應用於積體電路封裝的電路板製造方法，其特徵在於該步驟5的線路側面銅麵包覆的流程中，該線路側面金屬保護層的二種以上元素合成的合金，由金、銀、鉑、鎳、錫、鈷、鈀、銦、銻、鉍中的元素組成。
全文摘要
一種應用於積體電路封裝的電路板製造方法，於印刷電路板進行線路蝕刻前，先做線路表面處理，而鍍上符合積體電路封裝(COB)製程的金屬層；藉以避免布線時的面積多寡而產生高低電流效應，並防止發生積體電路封裝(COB)金屬鍍層差異過大的現象；另外，能於積體電路封裝(COB)的金屬表面不需拉電鍍導線，而完成(COB)製程的金屬層，進而提高工程設計時布線的面積。
文檔編號H05K3/22GK101087493SQ20061008379
公開日2007年12月12日 申請日期2006年6月6日 優先權日2006年6月6日
發明者黃進發, 簡惠玲 申請人:龍全國際有限公司