基於弧形漏場板和肖特基漏極的垂直型功率電晶體的製作方法

2023-10-04 01:03:14 1

本發明屬於微電子技術領域，涉及半導體器件，特別是基於弧形漏場板和肖特基漏極的垂直型功率電晶體，可用於電力電子系統。

技術背景

功率半導體器件是電力電子技術的核心元件，隨著能源和環境問題的日益突出，研發新型高性能、低損耗功率器件就成為提高電能利用率、節約能源、緩解能源危機的有效途徑之一。而在功率器件研究中，高速、高壓與低導通電阻之間存在著嚴重的制約關係，合理、有效地改進這種制約關係是提高器件整體性能的關鍵。隨著微電子技術的發展，傳統第一代si半導體和第二代gaas半導體功率器件性能已接近其材料本身決定的理論極限。為了能進一步減少晶片面積、提高工作頻率、提高工作溫度、降低導通電阻、提高擊穿電壓、降低整機體積、提高整機效率，以gan為代表的寬禁帶半導體材料，憑藉其更大的禁帶寬度、更高的臨界擊穿電場和更高的電子飽和漂移速度，且化學性能穩定、耐高溫、抗輻射等突出優點，在製備高性能功率器件方面脫穎而出，應用潛力巨大。特別是採用gan基異質結結構的橫向高電子遷移率電晶體，即橫向gan基高電子遷移率電晶體hemt器件，更是因其低導通電阻、高擊穿電壓、高工作頻率等特性，成為了國內外研究和應用的熱點、焦點。

然而，在橫向gan基hemt器件中，為了獲得更高的擊穿電壓，需要增加柵漏間距，這會增大器件尺寸和導通電阻，減小單位晶片面積上的有效電流密度和晶片性能，從而導致晶片面積和研製成本的增加。此外，在橫向gan基hemt器件中，由高電場和表面態所引起的電流崩塌問題較為嚴重，儘管當前已有眾多抑制措施，但電流崩塌問題依然沒有得到徹底解決。為了解決上述問題，研究者們提出了垂直型gan基電流孔徑異質結電晶體，也是一種gan基垂直型功率電晶體，參見algan/gancurrentapertureverticalelectrontransistors,ieeedeviceresearchconference,pp.31-32,2002。gan基電流孔徑異質結電晶體可通過增加漂移區厚度提高擊穿電壓，避免了犧牲器件尺寸和導通電阻的問題，因此可以實現高功率密度晶片。而且在gan基電流孔徑異質結電晶體中，高電場區域位於半導體材料體內，這可以徹底地消除電流崩塌問題。2004年，ilanben-yaacov等人利用刻蝕後mocvd再生長溝道技術研製出algan/gan電流孔徑異質結電晶體，該器件未採用鈍化層，最大輸出電流為750ma/mm，跨導為120ms/mm，兩端柵擊穿電壓為65v，且電流崩塌效應得到顯著抑制，參見algan/gancurrentapertureverticalelectrontransistorswithregrownchannels,journalofappliedphysics,vol.95,no.4,pp.2073-2078,2004。2012年，srabantichowdhury等人利用mg離子注入阻擋層結合等離子輔助mbe再生長algan/gan異質結的技術，研製出基於gan襯底的電流孔徑異質結電晶體，該器件採用3μm漂移區，最大輸出電流為4ka·cm-2，導通電阻為2.2mω·cm2，擊穿電壓為250v，且抑制電流崩塌效果好，參見cavetonbulkgansubstratesachievedwithmbe-regrownalgan/ganlayerstosuppressdispersion,ieeeelectrondeviceletters,vol.33,no.1,pp.41-43,2012。同年，由masahirosugimoto等人提出的一種增強型gan基電流孔徑異質結電晶體獲得授權，參見transistor,us8188514b2,2012。此外，2014年，huinie等人基於gan襯底研製出一種增強型gan基電流孔徑異質結電晶體，該器件閾值電壓為0.5v，飽和電流大於2.3a，擊穿電壓為1.5kv，導通電阻為2.2mω·cm2，參見1.5-kvand2.2-mω-cm2verticalgantransistorsonbulk-gansubstrates,ieeeelectrondeviceletters,vol.35,no.9,pp.939-941,2014。

傳統gan基電流孔徑異質結電晶體是基於gan基寬禁帶半導體異質結結構，其包括：襯底1、漂移層2、孔徑層3、左、右兩個對稱的阻擋層4、孔徑5、溝道層6、勢壘層7和鈍化層12；溝道層6和勢壘層7的兩側刻蝕有凹槽8，兩側凹槽8中澱積有兩個源極9，源極之間的勢壘層上面澱積有柵極10，襯底1下面澱積有漏極11，鈍化層12完全包裹除了漏極11底部以外的所有區域，如圖1所示。

經過十多年的理論和實驗研究，研究者們發現，上述傳統gan基電流孔徑異質結電晶體結構上存在固有缺陷，會導致器件中電場強度分布極不均勻，尤其是在阻擋層與孔徑區域交界面下方附近的半導體材料中存在極高的電場峰值，從而引起器件過早擊穿。這使得實際工藝中很難實現通過增加n型gan漂移層的厚度來持續提高器件的擊穿電壓。因此，傳統結構gan基電流孔徑異質結電晶體的擊穿電壓普遍不高。為了獲得更高的器件擊穿電壓，並可以通過增加n型gan漂移層的厚度來持續提高器件的擊穿電壓，2013年，zhongdali等人利用數值仿真技術研究了一種基於超結的增強型gan基電流孔徑異質結電晶體，研究結果表明超結結構可以有效調製器件內部的電場分布，使處於關態時器件內部各處電場強度趨於均勻分布，因此器件擊穿電壓可達5～20kv，且採用3μm半柱寬時擊穿電壓為12.4kv，而導通電阻僅為4.2mω·cm2，參見designandsimulationof5-20-kvganenhancement-modeverticalsuperjunctionhemt,ieeetransactionsonelectrondecices,vol.60,no.10,pp.3230-3237,2013。採用超結的gan基電流孔徑異質結電晶體從理論上可以獲得高擊穿電壓，且可實現擊穿電壓隨n型gan漂移層厚度的增加而持續提高，是目前國內外已報導文獻中擊穿電壓最高的一種非常有效的大功率器件結構。然而，超結結構的製造工藝難度非常大，尤其是厚n型gan漂移層情況下，幾乎無法實現高性能超結結構的製作。因此，探索和研發製造工藝簡單、擊穿電壓高的新型gan基電流孔徑異質結電晶體，非常必要、迫切，具有重要的現實意義。

場板結構已成為橫向gan基hemt器件中用於提高器件擊穿電壓和可靠性的一種成熟、有效的場終端技術，且該技術可以實現器件擊穿電壓隨場板的長度和結構變化而持續增加。近年來，通過利用場板結構已使橫向gan基hemt器件的性能取得了突飛猛進的提升，參見highbreakdownvoltagealgan–ganpower-hemtdesignandhighcurrentdensityswitchingbehavior,ieeetransactionsonelectrondevices,vol.50,no.12,pp.2528-2531,2003,和highbreakdownvoltagealgan–ganhemtsachievedbymultiplefieldplates,ieeeelectrondeviceletters,vol.25,no.4,pp.161-163,2004，以及highbreakdownvoltageachievedonalgan/ganhemtswithintegratedslantfieldplates,ieeeelectrondeviceletters,vol.27,no.9,pp.713-715,2006。在實際應用中，研究者們發現在電動汽車、功率管理系統、s類功率放大器等許多技術領域中，往往需要功率器件具有很強的反向阻斷能力，也就是希望器件在關態下具有很高的負的漏極擊穿電壓，即反向擊穿電壓。而現有的gan基電流孔徑異質結電晶體均採用歐姆漏極，當器件漏極施加非常低的反向電壓時，器件中的電流阻擋層便會失效，形成很大的漏源洩漏電流，而且隨著漏極反向電壓的增加，器件柵極也會正向開啟，並通過很大柵電流，最終導致器件失效。因此，現有的gan基電流孔徑異質結電晶體均無法實現反向阻斷功能，即使將場板結構應用於gan基電流孔徑異質結電晶體中，對改善器件的反向阻斷特性也無任何效果。

技術實現要素：

本發明的目的在於針對上述已有技術的不足，提供一種基於弧形漏場板和肖特基漏極的垂直型功率電晶體，以減小器件的製作難度，實現反向擊穿電壓的可持續增加，緩解器件擊穿電壓與導通電阻之間的矛盾，改善器件的反向擊穿特性和可靠性。

為實現上述目的，本發明的技術方案是這樣實現的：

一、器件結構

一種基於弧形漏場板和肖特基漏極的垂直型功率電晶體，包括：襯底、漂移層、孔徑層、左右兩個對稱的阻擋層、溝道層、勢壘層和鈍化層，溝道層和勢壘層的兩側刻蝕有凹槽，兩側凹槽中澱積有兩個源極，源極之間的勢壘層上面澱積有柵極，襯底下面澱積有肖特基漏極，鈍化層完全包裹在除肖特基漏極底部以外的所有區域，兩個對稱的阻擋層之間形成孔徑，其特徵在於：

所述鈍化層，採用弧形結構，即在鈍化層的兩邊刻有弧形臺階，弧形臺階上澱積有金屬，形成對稱的兩個弧形場板，該弧形場板與肖特基漏極電氣連接，形成弧形漏場板；

所述弧形場板、鈍化層和肖特基漏極的下方均覆蓋有絕緣介質材料，以形成保護弧形場板的保護層。

二、製作方法

本發明製作基於弧形漏場板和肖特基漏極的垂直型功率電晶體的方法，包括如下過程：

a.在採用n-型半導體材料的襯底1上外延n-型gan半導體材料，形成厚度為3～50μm、摻雜濃度為1×1015～1×1018cm-3的漂移層2；

b.在漂移層2上外延n型gan半導體材料，形成厚度c為0.5～3μm、摻雜濃度為1×1015～1×1018cm-3的孔徑層3；

c.在孔徑層3上第一次製作掩模，利用該掩模在孔徑層內的兩側位置注入劑量為1×1015～1×1016cm-2的p型雜質，製作厚度b與孔徑層厚度c相同、寬度a為0.5～5μm的阻擋層4，兩個對稱的阻擋層4之間形成孔徑5；

d.在兩個阻擋層4和孔徑5上部外延gan半導體材料，形成厚度為0.04～0.2μm的溝道層6；

e.在溝道層6上部外延gan基寬禁帶半導體材料，形成厚度為5～50nm的勢壘層7；

f.在勢壘層7上第二次製作掩模，利用該掩模在勢壘層7左、右兩側進行刻蝕，且刻蝕深度大於勢壘層7的厚度，且小於溝道層6與勢壘層7的總厚度，形成左、右兩個凹槽8；

g.在兩個凹槽8上部和勢壘層7的上部第三次製作掩模，利用該掩模在兩個凹槽中澱積金屬，且所澱積金屬的厚度大於凹槽8的深度，以製作源極9；

h.在源極9上部和勢壘層7上部第四次製作掩模，利用該掩模在左、右兩側源極9之間的勢壘層7上部澱積金屬，以製作柵極10，該柵極10與兩個阻擋層4之間均存在水平方向上的交疊，交疊長度大於0μm；

i.在襯底1的背面上澱積金屬，以製作肖特基漏極11；

j.在除了肖特基漏極11底部以外的其他所有區域澱積絕緣介質材料，形成包裹的鈍化層12；

k.在肖特基漏極11的背面和鈍化層12的背面製作第五次掩模，利用該掩模在鈍化層12背面的左右兩邊內進行刻蝕，形成弧形臺階13，該弧形臺階13高於肖特基漏極上邊界的部分，其表面的任意一點分別與襯底下表面的垂直距離d和與漂移層的水平距離e，近似滿足關係d＝5.5+2.5ln(e+0.06)，且0μm<d≤11μm，弧形臺階表面與肖特基漏極上邊界處於同一水平高度的部位距離漂移層2的水平間距為t，t＝0.05μm。

l.在肖特基漏極11的背面、鈍化層12的背面以及弧形臺階13的背面製作第六次掩模，利用該掩模在左右兩邊的弧形臺階上澱積金屬，形成左右對稱的兩個弧形場板14，並將該兩側的弧形場板14與肖特基漏極11電氣連接，該弧形場板14下邊界所在高度等於或低於肖特基漏極11上邊界所在高度；

m.澱積絕緣介質材料，以完全覆蓋兩個弧形場板14、鈍化層12和肖特基漏極11的下部區域，製作保護層15，完成整個器件的製作。

本發明器件與傳統gan基電流孔徑異質結電晶體比較，具有以下優點：

1.實現反向擊穿電壓持續增加。

本發明採用了弧形漏場板，利用該弧形場板有效調製漂移層內電場分布，使得器件漂移層內的高電場區面積顯著增加，並可在弧形場板處漂移層兩側表面附近形成連續的高電場區；

通過調整弧形場板與漂移層之間鈍化層的厚度等，可以使得弧形場板對應的漂移層內各電場峰值相等，且小於gan基寬禁帶半導體材料的擊穿電場，從而提高了器件的反向擊穿電壓，且通過增加弧形場板的長度可實現反向擊穿電壓的持續增加。

2.在提高器件反向擊穿電壓的同時，器件導通電阻幾乎恆定。

本發明通過在器件兩側採用弧形漏場板的方法來提高器件反向擊穿電壓，由於場板不會影響器件導通電阻，當器件導通時，在器件漂移層內部只存在肖特基漏極附近的耗盡區，並未引入其它耗盡區，因此，隨著弧形場板長度的增加，器件的反向擊穿電壓持續增加，而導通電阻幾乎保持恆定。

3.工藝簡單，易於實現，提高了成品率。

本發明器件結構中，弧形場板的製作是通過在漂移層兩側的鈍化層中刻蝕弧形臺階並澱積金屬而實現的，其工藝簡單，且不會對器件中半導體材料產生損傷，避免了採用超結的gan基電流孔徑異質結電晶體結構所帶來的工藝複雜化問題，大大提高了器件的成品率。

以下結合附圖和實施例進一步說明本發明的技術內容和效果。

附圖說明

圖1是傳統gan基電流孔徑異質結電晶體的結構圖；

圖2是本發明基於弧形漏場板和肖特基漏極的垂直型功率電晶體的結構圖；

圖3是本發明製作基於弧形漏場板和肖特基漏極的垂直型功率電晶體的流程圖；

圖4是對本發明器件仿真所得的擊穿情況下的二維電場分布圖。

具體實施方式

參照圖2，本發明基於弧形漏場板和肖特基漏極的垂直型功率電晶體是基於gan基寬禁帶半導體異質結結構，其包括：襯底1、漂移層2、孔徑層3、左右兩個對稱的阻擋層4、孔徑5、溝道層6、勢壘層7和鈍化層12，溝道層6和勢壘層7的兩側刻蝕有凹槽8，兩側凹槽8中澱積有兩個源極9，源極之間的勢壘層上面澱積有柵極10，襯底1下面澱積有肖特基漏極11，鈍化層12完全包裹在除肖特基漏極11底部以外的所有區域，其中：

所述襯底1，採用n-型gan材料；

所述漂移層2，位於襯底1上部，其厚度為3～50μm、摻雜濃度為1×1015～1×1018cm-3；

所述孔徑層3，位於漂移層2上部，其厚度c為0.5～3μm、摻雜濃度為1×1015～1×1018cm-3；

所述阻擋層4，位於孔徑層3內的兩側，其厚度b為0.5～3μm，寬度a為0.5～5μm；

所述孔徑5，位於兩個阻擋層4之間；

所述溝道層6，位於兩個阻擋層4和孔徑5上部，其厚度為0.04～0.2μm；

所述勢壘層7，位於溝道層6上部，其由若干層相同或不同的gan基寬禁帶半導體材料組成，厚度為5～50nm；

所述凹槽8，其深度大於勢壘層7的厚度，且小於溝道層6與勢壘層7的總厚度；

所述源極9，其金屬厚度大於凹槽8的深度；

所述柵極10，其與兩個阻擋層4之間均存在水平方向上的交疊，交疊長度大於0μm；

所述肖特基漏極11，採用肖特基結構；

所述器件兩邊的鈍化層12，其背面刻有弧形臺階13，該弧形臺階上澱積金屬，形成左、右兩個弧形場板14，弧形臺階13高於肖特基漏極上邊界的部分，其表面的任意一點分別與襯底下表面的垂直距離為d，與漂移層的水平距離為e，且近似滿足關係d＝5.5+2.5ln(e+0.06)，0μm<d≤11μm，弧形臺階13表面與肖特基漏極上邊界處於同一水平高度的部位距離漂移層2的水平間距為t，t＝0.05μm。

所述兩個弧形場板14，其下邊界所在高度等於或低於肖特基漏極11上邊界所在高度；兩個弧形場板14與肖特基漏極11電氣連接；兩個弧形場板14的下部，鈍化層12下部和肖特基漏極11的下部均覆蓋有保護層15，該保護層15和鈍化層12均可採用sio2、sin、al2o3、sc2o3、hfo2、tio2中的任意一種或其它絕緣介質材料；

參照圖3，本發明製作基於弧形漏場板和肖特基漏極的垂直型功率電晶體的過程，給出如下三種實施例：

實施例一：製作鈍化層和保護層均為sin的基於弧形漏場板和肖特基漏極的垂直型功率電晶體。

步驟1.在襯底上外延n-型gan，形成漂移層2，如圖3a。

採用n-型半導體材料做襯底1，使用金屬有機物化學氣相澱積技術，在襯底1上外延厚度為3μm、摻雜濃度為1×1015cm-3的n-型gan材料，形成漂移層2，其中：

外延採用的工藝條件為：溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min。

步驟2.在漂移層上外延n型gan，形成孔徑層3，如圖3b。

使用金屬有機物化學氣相澱積技術，在漂移層2上外延厚度為0.5μm、摻雜濃度為1×1015cm-3的n型gan材料，形成孔徑層3，其中：

外延採用的工藝條件為：溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min。

步驟3.製作阻擋層4，如圖3c。

先在孔徑層3上第一次製作掩模；

再使用離子注入技術，在孔徑層內的兩側位置注入劑量為1×1015cm-2的p型雜質mg，形成厚度b為0.5μm，寬度a為0.5μm的兩個阻擋層4，兩個對稱的阻擋層4之間形成孔徑5。

步驟4.外延gan材料製作溝道層6，如圖3d。

使用分子束外延技術，在兩個阻擋層4和孔徑5的上部外延厚度為0.04μm的gan材料，形成溝道層6；

所述分子束外延技術，其工藝條件為：真空度小於等於1.0×10-10mbar，射頻功率為400w，反應劑採用n2、高純ga源。

步驟5.外延al0.5ga0.5n，製作勢壘層7，如圖3e。

使用分子束外延技術在溝道層6上外延厚度為5nm的的al0.5ga0.5n材料，形成勢壘層7，其中：

分子束外延的工藝條件為：真空度小於等於1.0×10-10mbar，射頻功率為400w，反應劑採用n2、高純ga源、高純al源。

步驟6.在勢壘層7和溝道層6左右兩側刻蝕製作凹槽8，如圖3f。

在勢壘層7上第二次製作掩模，使用反應離子刻蝕技術，在勢壘層7和溝道層6的左、右兩側進行刻蝕，且刻蝕深度為0.01μm，形成左、右兩個凹槽8；

反應離子刻蝕的工藝條件為：cl2流量為15sccm，壓強為10mtorr，功率為100w。

步驟7.製作源極9，如圖3g。

先在兩個凹槽8上部和勢壘層7的上部第三次製作掩模；

再使用電子束蒸發技術，在兩個凹槽8上部澱積ti/au/ni組合金屬，形成源極9，其中：所澱積的金屬，自下而上，ti的厚度為0.02μm、au的厚度為0.3μm、ni的厚度為0.05μm；

電子束蒸發的工藝條件為：真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於

步驟8.製作柵極10，如圖3h。

8.1)在源極9上部和勢壘層7的上部第四次製作掩模；

8.2)使用電子束蒸發技術，在勢壘層7上澱積ni/au/ni組合金屬，形成柵極10，其中：所澱積的金屬自下而上，ni的厚度為0.02μm、au的厚度為0.2μm、ni的厚度為0.04μm，柵極10與兩個阻擋層4之間的交疊長度為0.2μm；

電子束蒸發的工藝條件為：真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於

步驟9.製作肖特基漏極11，如圖3i。

使用電子束蒸發技術，在整個襯底1的背面上澱積pt/au/ni組合金屬，形成肖特基漏極11；

其中：所澱積的金屬自下而上，pt的厚度為0.02μm、au的厚度為0.7μm、ni的厚度為0.05μm；澱積金屬所採用的工藝條件為：真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於

步驟10.澱積sin絕緣介質材料，形成包裹的鈍化層12，如圖3j。

使用等離子體增強化學氣相澱積技術，在除了肖特基漏極11底部以外的其他所有區域澱積sin絕緣介質材料，形成包裹的鈍化層12，其中：

澱積鈍化層的工藝條件是：氣體為nh3、n2及sih4，氣體流量分別為2.5sccm、950sccm和250sccm，溫度、射頻功率和壓強分別為300℃、25w和950mtorr。

步驟11.在鈍化層內的左、右兩邊刻蝕弧形臺階13，如圖3k。

在肖特基漏極11的背面和鈍化層12的背面製作第五次掩模，使用反應離子刻蝕技術在背面的鈍化層12左右兩邊內進行刻蝕，形成弧形臺階13，該弧形臺階13高於肖特基漏極上邊界的部分，其表面的任意一點分別與襯底1下表面的垂直距離d和與漂移層2的水平距離e，近似滿足關係d＝5.5+2.5ln(e+0.06)，d最大為2μm，弧形臺階13表面與肖特基漏極上邊界處於同一水平高度的部位距離漂移層2的水平間距t為0.05μm，其中：

反應離子刻蝕的工藝條件為：cf4流量為45sccm，o2流量為5sccm，壓強為15mtorr，功率為250w。

步驟12.製作弧形場板14，如圖3l。

12.1)在肖特基漏極11的背面以及帶有弧形臺階的鈍化層12的背面製作第六次掩模；

12.2)使用電子束蒸發技術，即在真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於的工藝條件下，在左、右兩邊的弧形臺階處澱積金屬ni，製作左、右對稱的兩個弧形場板14，並將該兩側的弧形場板與肖特基漏極電氣連接，兩個弧形場板14下邊界所在高度等於肖特基漏極11上邊界所在高度。

步驟13.澱積sin絕緣介質材料，製作保護層15，如圖3m。

使用等離子體增強化學氣相澱積技術，在兩個弧形場板14下部、鈍化層12下部和肖特基漏極11的下部區域覆蓋sin絕緣介質材料製作保護層15，完成整個器件的製作。

所述等離子體增強化學氣相澱積技術，其工藝條件為：氣體為nh3、n2及sih4，氣體流量分別為2.5sccm、950sccm和250sccm，溫度、射頻功率和壓強分別為300℃、25w和950mtorr。

實施例二：製作鈍化層和保護層均為sio2的基於弧形漏場板和肖特基漏極的垂直型功率電晶體。

第一步.在襯底1上外延n-型gan，形成漂移層2，如圖3a。

在溫度為1000℃，壓強為45torr，以sih4為摻雜源，氫氣流量為4400sccm，氨氣流量為4400sccm，鎵源流量為110μmol/min的工藝條件下，採用n-型半導體材料做襯底1，使用金屬有機物化學氣相澱積技術，在襯底1上外延厚度為25μm、摻雜濃度為1×1016cm-3的n-型gan材料，完成漂移層2的製作。

第二步.在漂移層上外延n型gan，形成孔徑層3，如圖3b。

在溫度為1000℃，壓強為45torr，以sih4為摻雜源，氫氣流量為4400sccm，氨氣流量為4400sccm，鎵源流量為110μmol/min的工藝條件下，使用金屬有機物化學氣相澱積技術，在漂移層2上外延厚度c為1.5μm、摻雜濃度為1×1016m-3的n型gan材料，完成孔徑層3的製作。

第三步.製作阻擋層4，如圖3c。

3.1)在孔徑層3上第一次製作掩模；

3.2)使用離子注入技術，在孔徑層3內的兩側位置注入劑量為5×1015cm-2的p型雜質mg，形成厚度b為1.5μm，寬度a為3μm的兩個阻擋層4，兩個對稱的阻擋層4之間形成孔徑5。

第四步.外延gan材料，製作溝道層6，如圖3d。

在真空度小於等於1.0×10-10mbar，射頻功率為400w，反應劑採用n2、高純ga源的工藝條件下，使用分子束外延技術，在兩個阻擋層4和孔徑5的上部外延厚度為0.1μm的gan材料，完成溝道層6的製作。

第五步.外延al0.3ga0.7n，製作勢壘層7，如圖3e。

在真空度小於等於1.0×10-10mbar，射頻功率為400w，反應劑採用n2、高純ga源、高純al源的工藝條件下，使用分子束外延技術，在溝道層6上外延厚度為24nm的al0.3ga0.7n材料，完成勢壘層7的製作。

第六步.在勢壘層7和溝道層6的左右兩側刻蝕製作凹槽8，如圖3f。

6.1)在勢壘層7上第二次製作掩模；

6.2)在cl2流量為15sccm，壓強為10mtorr，功率為100w的工藝條件下，使用反應離子刻蝕技術，在勢壘層7和溝道層6的左、右兩側進行刻蝕形成左、右兩個凹槽8，凹槽刻蝕深度為0.03μm。

第七步.製作源極9，如圖3g。

7.1)在兩個凹槽8上部和勢壘層7的上部第三次製作掩模；

7.2)在真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於的工藝條件下，使用電子束蒸發技術，在兩個凹槽8上部澱積ti/au/ni組合金屬，形成源極9，其中：所澱積的金屬，自下而上，ti的厚度為0.02μm、au的厚度為0.2μm、ni的厚度為0.05μm。

第八步.製作柵極10，如圖3h。

8.1)在兩個源極9上部和勢壘層7上部第四次製作掩模；

8.2)在真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於的工藝條件下，使用電子束蒸發技術，在勢壘層7上澱積ni/au/ni組合金屬，完成柵極10的製作，且自下而上，ni的厚度為0.02μm、au的厚度為0.2μm、ni的厚度為0.04μm，柵極10與兩個阻擋層4之間的交疊長度為0.6μm。

第九步.製作肖特基漏極11，如圖3i。

在真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於的工藝條件下，使用電子束蒸發技術，在整個襯底1背面依次澱積金屬au、ni，完成肖特基漏極11的製作，且au的厚度為0.7μm、ni的厚度為0.05μm。

第十步.澱積sio2絕緣介質材料，形成包裹的鈍化層12，如圖3j。

在n2o流量為850sccm，sih4流量為200sccm，溫度為250℃，射頻功率為25w，壓力為1100mtorr的工藝條件下，使用等離子體增強化學氣相澱積技術，澱積sio2絕緣介質材料，以包裹除了肖特基漏極11底部以外的其他所有區域，完成鈍化層12的製作。

第十一步.在鈍化層內的左、右兩邊刻蝕弧形臺階13，如圖3k。

11.1)在肖特基漏極11的背面和鈍化層12的背面製作第五次掩模；

11.2)在cf4流量為20sccm，o2流量為2sccm，壓強為20mtorr，偏置電壓為100v的工藝條件下，使用反應離子刻蝕技術，在背面的鈍化層12左右兩邊內進行刻蝕，形成弧形臺階13，該弧形臺階13高於肖特基漏極上邊界的部分，其表面的任意一點分別與襯底1下表面的垂直距離d和與漂移層2的水平距離e，近似滿足關係d＝5.5+2.5ln(e+0.06)，d最大為7.5μm，弧形臺階13表面與肖特基漏極上邊界處於同一水平高度的部位距離漂移層2的水平間距t為0.05μm，。

第十二步.製作弧形場板14，如圖3l。

12.1)在肖特基漏極11的背面以及帶有弧形臺階的鈍化層12的背面製作第六次掩模；

12.2)在真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於的工藝條件下，使用電子束蒸發技術，在鈍化層12左、右兩邊的弧形臺階處依次澱積金屬ti、au，完成弧形場板14的製作，並將該弧形場板與肖特基漏極電氣連接，兩個弧形場板14下邊界所在高度低於肖特基漏極11上邊界所在高度0.2μm。

第十三步.澱積sio2材料，製作保護層15，如圖3m。

在n2o流量為850sccm，sih4流量為200sccm，溫度為250℃，射頻功率為25w，壓力為1100mtorr的工藝條件下，使用等離子體增強化學氣相澱積技術，在兩個弧形場板14下部、鈍化層12下部和肖特基漏極11的下部區域覆蓋sio2絕緣介質材料製作保護層15，從而完成整個器件的製作。

實施例三：製作鈍化層為sio2，保護層為sin的基於弧形漏場板和肖特基漏極的垂直型功率電晶體。

步驟a.採用n-型半導體材料做襯底1，使用金屬有機物化學氣相澱積技術，採用溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min的工藝條件，在襯底上外延厚度為50μm、摻雜濃度為1×1018cm-3的n-型gan材料，製作漂移層2，如圖3a。

步驟b.採用溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min的工藝條件，使用金屬有機物化學氣相澱積技術，在漂移層2上外延厚度為3μm、摻雜濃度為1×1018cm-3的n型gan材料，製作孔徑層3，如圖3b。

步驟c.在孔徑層3上先第一次製作掩模，再使用離子注入技術，在孔徑層內的兩側位置注入劑量為1×1016cm-2的p型雜質mg，製作厚度為3μm，寬度為5μm的兩個阻擋層4，兩個對稱的阻擋層4之間形成孔徑5，如圖3c。

步驟d.採用真空度小於等於1.0×10-10mbar，射頻功率為400w，反應劑為n2和高純ga源的工藝條件，使用分子束外延技術，在兩個阻擋層4和孔徑5上部外延厚度為0.2μm的gan材質的溝道層6，如圖3d。

步驟e.採用真空度小於等於1.0×10-10mbar，射頻功率為400w，反應劑為n2、高純ga源和高純al源的工藝條件，使用分子束外延技術，在溝道層6上外延厚度為50nm的al0.1ga0.9n材質的勢壘層7，如圖3e。

步驟f.在勢壘層7上第二次製作掩模，再採用cl2流量為15sccm，壓強為10mtorr，功率為100w的工藝條件，使用反應離子刻蝕技術，在勢壘層7和溝道層6的左、右兩側進行刻蝕，且刻蝕深度為0.06μm，形成左、右兩個凹槽8，如圖3f。

步驟g.在兩個凹槽8上部和勢壘層7的上部第三次製作掩模，再採用真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於的工藝條件，使用電子束蒸發技術，在兩個凹槽8上部澱積ti/au/ni組合金屬，製作源極9，其中所澱積的金屬自下而上為ti的厚度是0.02μm、au的厚度是0.2μm、ni的厚度是0.05μm，如圖3g。

步驟h.在源極9上部和勢壘層7的上部第四次製作掩模；再採用真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於的工藝條件，使用電子束蒸發技術，在勢壘層7上澱積金屬，製作柵極10，其中所澱積的金屬為ni/au/ni金屬組合，且ni的厚度為0.02μm，au的厚度為0.2μm，ni的厚度為0.04μm，柵極10與兩個阻擋層4之間的交疊長度為0.8μm，如圖3h。

步驟i.採用真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於的工藝條件，使用電子束蒸發技術，在整個襯底1的背面上澱積金屬，製作肖特基漏極11，其中所澱積的金屬為ni，ni的厚度為0.4μm，如圖3i。

步驟j.採用n2o流量為850sccm，sih4流量為200sccm，溫度為250℃，射頻功率為25w，壓力為1100mtorr的工藝條件，使用等離子體增強化學氣相澱積技術，澱積sio2絕緣介質材料，以包裹除了肖特基漏極11底部以外的其他所有區域，完成鈍化層12的製作，如圖3j。

步驟k.在肖特基漏極11的背面和鈍化層12的背面製作第五次掩模，再採用cf4流量為20sccm，o2流量為2sccm，壓強為20mtorr，偏置電壓為100v的工藝條件，使用反應離子刻蝕技術，在背面的鈍化層12左、右兩側內刻蝕，形成弧形臺階13，該弧形臺階13高於肖特基漏極上邊界的部分，其表面的任意一點分別與襯底1下表面的垂直距離d和與漂移層2的水平距離e，近似滿足關係d＝5.5+2.5ln(e+0.06)，d最大為11μm，弧形臺階13表面與肖特基漏極上邊界處於同一水平高度的部位距離漂移層2的水平間距t為0.05μm，如圖3k。

步驟l.在肖特基漏極11的背面以及帶有弧形臺階的鈍化層12的背面製作第六次掩模，再採用真空度小於1.8×10-3pa，功率範圍為200～1000w，蒸發速率小於的工藝條件，使用電子束蒸發技術，在背面鈍化層兩側的弧形臺階處依次澱積金屬ti、au，完成兩個弧形場板14的製作，並將該弧形場板與肖特基漏極電氣連接，兩個弧形場板14下邊界所在高度低於肖特基漏極11上邊界所在高度0.3μm，如圖3l。

步驟m.使用等離子體增強化學氣相澱積技術，在兩個弧形場板14下部、鈍化層12下部和肖特基漏極11的下部區域覆蓋sin絕緣介質材料，製作保護層15，完成整個器件的製作，如圖3m。

所述等離子體增強化學氣相澱積的工藝條件是：

nh3氣體的流量為2.5sccm；

n2氣體的流量為950sccm；

sih4氣體的流量為250sccm；

溫度為300℃，射頻功率為25w，壓強為950mtorr。

本發明的效果可通過以下仿真進一步說明。

仿真：對本發明器件在擊穿情況下的二維電場分布進行仿真，結果如圖4，其中器件的擊穿電壓為-1600v。

由圖4可以看出，擊穿情況下，本發明器件中電場強度分布均勻，在器件內部以及漂移層兩側表面附近形成了連續平緩的高電場區，且高場區的範圍大，說明本發明器件結構可以有效地調製器件內部和漂移層兩側表面附近的電場分布。因此本發明器件可以有效實現反向阻斷功能。

以上描述僅是本發明的幾個具體實施例，並不構成對本發明的限制，顯然對於本領域的專業人員來說，在了解了本發明內容和原理後，能夠在不背離本發明的原理和範圍的情況下，根據本發明的方法進行形式和細節上的各種修正和改變，但是這些基於本發明的修正和改變仍在本發明的權利要求保護範圍之內。