半導體器件及改善體接觸絕緣體上矽(soi)場效應電晶體的方法
2023-10-04 05:21:49
專利名稱：半導體器件及改善體接觸絕緣體上矽(soi)場效應電晶體的方法
技術領域：
本發明涉及半導體器件，更具體地說，涉及使用暈圈注入工藝改善體接觸絕緣體上矽(SOI)場效應電晶體(FET)的方法。
背景技術：
在部分耗盡SOI，PDSOI中的體接觸器件是在PLL，小擺動(small-swing)接收器及類似器件中使用的關鍵類似元件。如在半導體製造技術中所公知的，在PDSOI中，柵極下面的耗盡/反型層比矽有源層薄。在體接觸器件中，必須確保與體是低電阻接觸，並且在程序開發的早期提供了精確的模型。在程序開發的後期增加的暈圈或阱劑量降低了體效應和FET的發展。此外，在程序開發的後期增加的暈圈或阱劑量要求重新設計器件，伴隨著周期和成本的增加。
在標準SOI FET中，在矽氧化物絕緣層上設置的矽外延層中形成源極和漏極。在SOI技術中，如果SOI電晶體器件的體懸浮，例如不與電壓源連接，器件的特性和閾值電壓可能隨著實際操作中器件經歷的開關歷程而改變。已公知，為了消除這樣的不足，形成與器件的體的接觸以允許體與電壓源連接。這可以通過使用垂直柵極線做到；然而，已知的接觸體具有高電阻，這有損器件的特性。
作為例子，在已知的體接觸中，以與半導體器件的有源區域的濃度相同的濃度摻雜體接觸。此摻雜可以影響半導體器件的許多性能特性。例如，如果為了減小體接觸電阻提高體摻雜濃度，相應地會增加器件的閾值電壓。因此，在一些情況下，對於施加給柵極的給定電壓，採用增加體摻雜以減小體接觸電阻的半導體器件傾向於要求更高的柵極電壓以導電並且弱導電。體接觸器件的另一個問題是對與器件溝道相鄰的源極和漏極之間以及在體接觸和源極/漏極區域之間提供隔離的柵極電極的區域下面的電流可能存在「潛路徑(sneak path)」。當體摻雜在此隔離區域下面太低處並與源極和漏極區域相鄰時，可以在源極和漏極之間形成降低器件的操作的寄生溝道。當在關於襯底電壓的電壓下操作體接觸器件時，此潛路徑顯著惡化，其傾向於反轉體，在此潛路徑上提供「背柵極」作用。因此期望獲得低電阻體接觸，並且消除潛路徑，而保持器件的低閾值電壓。
發明內容
在本發明的第一方面中，一種製造器件的方法包括提供包括柵極結構的襯底，所述柵極結構包括有源區域和接觸體區域。本方法還包括在接觸體區域下面以高於在有源區域下面的劑量形成第一雜質區域。
在本發明的另一方面中，一種方法包括提供包括柵極結構的襯底，所述柵極結構包括有源柵極電極和隔離柵極電極。有源柵極電極和隔離柵極電極互不平行。該方法還包括在隔離柵極電極的邊緣，以高於在有源柵極電極下面的劑量形成第一雜質區域。不在有源柵極電極下面形成第一雜質區域。
在本發明的另一方面中，一種半導體器件包括具有有源溝道區域和至少一個基本垂直於有源溝道區域的隔離溝道區域的器件。有源溝道區域和至少一個隔離溝道區域具有第一濃度的摻雜區域，並且隔離溝道區域具有基本不影響器件的有源溝道區域的第二、更高濃度的摻雜區域。第二、更高濃度用於降低隔離溝道區域的體接觸寄生區域中的電阻，並抑制用於洩漏的背柵極「潛路徑」。
圖1-3是根據本發明製造器件的方法的實施例的截面圖；圖4示出了本發明的第一實施例的頂視圖；以及圖5示出了本發明的第二實施例的頂視圖；具體實施方式
本發明涉及半導體器件，更具體地說，涉及在體接觸區域上使用暈圈注入工藝改善體接觸SOI FET的方法。根據本發明，在襯底的第一方向(如，x-方向)上形成FET的溝道區域並且在溝道區域中包括第一濃度、第一雜質類型的第一暈圈注入。在另一方向(如y方向)上形成體接觸區域並且包括不同於第一濃度的第二濃度(優選更高的濃度)、第一雜質類型的第二暈圈注入。根據本發明，第二暈圈注入減小體接觸電阻，僅提少數特徵。
參考圖1，示出了根據本發明的實施例的初始結構的實例。在圖1中，在襯底10上形成可選氧化物BOX 12並且在可選氧化物BOX 12上形成SOI層14。在SOI層14上形成柵極介質16。在柵極介質16上形成有源柵極電極(例如，柵極)18，該電極包括垂直柵極線18a(隔離柵極電極)。垂直柵極線18a用作與下面的襯底的體接觸，下面將更詳細的討論。
應該明白，初始結構可以由用於形成各自結構的任何合適的方法形成。因此，柵極介質16可以由例如氧化物，氮化物或高k材料形成並可以包括例如SiO2。柵極18(以及垂直柵極線18a)可以由例如多晶矽形成。此外，柵極介質16可以在約0.7nm到2nm的範圍內，並且還可以依賴於具體的應用改變這些規格。例如，柵極18的長度可以在從約50nm到約150nm的範圍內。
參考圖2，在一個實施例中，實行氧化工藝以移除在多晶矽柵極18的側壁和垂直柵極線18a上的任何不完整部分並保護多晶矽柵極18的側壁和垂直柵極線18a。在實施例中，可以通過任何公知的沉積工藝生長或沉積氧化物以形成氧化物層20，或者使用生長和沉積的組合。氧化物層20可以在如2nm到5nm的範圍內，當然，本發明也旨在使用其它範圍。
圖2還示出了用於本器件的延伸注入工藝。在此工藝中，如磷(P)，砷(As)，銻(Sb)等的施主元素用於nMOSFET，並且如硼(B)，銦(In)，氟化硼(BF2)等的受主元素用於pMOSFET。在一個實施中，依賴於具體的應用，在普通能量水平和劑量下進行摻雜。用於延伸區域的典型的雜質劑量範圍從5×1014cm-2到1×1016cm-2。用於延伸區域的典型的雜質能量水平範圍從0.1keV到10keV，如示出的實例。
圖3示出了摻雜和延伸的分布，在一個實施例中，因為圖2的延伸注入，離子滲入柵極18和垂直柵極線18a約5nm到10nm。因為圖2的延伸注入，雜質在SOI層14中提供約180到400的分布。本領域的技術人員應該明白在SOI層14中的分布及柵極18和垂直柵極線18a中的分布是一個非限制性示意實例，並因此可以依賴於用於具體應用的粒子能量水平和雜質濃度而改變。
圖3同樣示出了在四個方向上的暈圈注入。可以通過適合所形成的器件類型的任何標準的暈圈注入方法形成暈圈區域。例如，對nFET類型的器件，暈圈區域可以由例如B，In，BF2等形成，劑量範圍從1×1013cm-2到2×1014cm-2，雜質能量範圍從1keV到100keV並且傾角範圍從10°到50°。在一個實施例中，傾角是與有源區域的注入傾角不同的角度。對pFET類型的器件，暈圈區域可以由例如P，As，Sb等形成。
圖4示出了根據本發明的器件的頂視圖。在此實施例中，示出了「T」形柵極類型器件。如此圖所示，在體接觸區域上，更具體地說，在垂直柵極線18a上實施附加暈圈注入工藝。如圖4中所示，平行於有源柵極區域18b實施暈圈注入工藝。這樣，因為更高的劑量基本平行於這樣的區域18b並且基本在垂直柵極線18a(垂直於區域18b)上實施，暈圈注入工藝不會顯著影響有源溝道區域18b。
在一個實施例中，暈圈注入的劑量在2×1013cm-2到約2×1014cm-2範圍內，以相對高的能量如對於As為120keV實施。
在此工藝中，注入包括，例如，對pMOSFET器件用如P，As，Sb等的施主元素摻雜器件，並且對nMOSFET器件用如B，In，BF2等的受主元素摻雜器件。因此，根據本發明，在暈圈注入中使用的雜質的類型將是用於初始暈圈注入的雜質的類型。
通過在更高的能量和劑量下使用暈圈注入，現在其自身可以減小體的底部的體電阻。因此，在本發明的方法和結構中，劑量和能量越高，體中的電阻下降越大。
圖5示出了根據本發明的器件的頂視圖。在此實施例中，示出了「H」形柵極類型器件。如此圖所示，在體接觸區域上，更具體地說，在垂直柵極線18a上實施附加暈圈注入工藝。如圖5中所示，類似於圖4，僅基本在垂直柵極線18a上實施暈圈注入工藝。這樣，因為基本平行於這樣的區域18b並且基本在垂直柵極線18a(垂直於區域18b)上實施注入，所以暈圈注入工藝不會顯著影響有源溝道區域18b。當參考圖4的實施例時，暈圈注入還可以控制閾值電壓，以及抑制用於洩漏的背柵極潛路徑。
同樣，如前面討論的，通過在更高的能量和劑量下使用暈圈注入，現在其自身可以減小體的底部的體電阻。因此，在本發明的方法和結構中，劑量和能量越高，體中的電阻下降越大。在一個實施例中，暈圈注入的劑量在2×1013cm-2到約2×1014cm-2範圍內，以相對高的能量如對於As為120keV實施，並且利用了如上面描述的相同的元素。
因此，這些實施例包括這樣的方法和器件，其利用如垂直柵極線的體接觸的增加的摻雜濃度提供半導體器件的有源區域的摻雜濃度。根據本發明，在暈圈注入中，離子穿過體接觸到達，其自身在有源溝道區域中接收更小的注入劑量或濃度。這樣，本發明的暈圈注入工藝控制閾值電壓，同時減小在體接觸和下面結構之間的接觸電阻。同樣，通過使用本發明，通過在T或H-體柵極的方向上提供強暈圈離子注入，而沿有源柵極僅有常規劑量的暈圈注入，體接觸相比於常規器件有較大改進而僅對FET有較小影響。這在體接觸寄生區域中提供低電阻，並且還抑制否則在這樣的設計中已經觀察到的用於洩漏的背柵極潛路徑。
在圖4和圖5的注入步驟後可以執行標準的工藝步驟以完成器件製造(包括隔離物形成，源極/漏極注入，源極/漏極退火，以及金屬化)。例如，在襯底的延伸區域頂上，在柵極的任一側上形成源極/漏極隔離物。可以通過用於形成側壁隔離物的任何標準方法形成源極/漏極隔離物。在襯底中形成到源極/漏極隔離物的任一側的源極/漏極區域。可以由任何適合形成的器件類型的雜質形成源極/漏極區域。例如，對nFET器件，源極/漏極區域可以由如砷或磷形成。對pFET器件，源極/漏極區域可以由如硼或BF2形成。
雖然根據典型的實施例描述了本發明，本領域的技術人員應該認識到本發明可以修改並且在附加權利要求的精神和範圍內實施。
權利要求
1.一種方法，包括以下步驟提供包括柵極結構的襯底，所述柵極結構包括有源區域和接觸體區域；以及在所述接觸體區域下面以高於在所述有源區域下面的劑量形成第一雜質區域。
2.根據權利要求1的方法，其中所述形成步驟包括在基本平行於所述有源區域的方向上離子注入雜質。
3.根據權利要求2的方法，其中僅在所述接觸體區域下面離子注入所述雜質。
4.根據權利要求2的方法，還包括在所述有源區域下面離子注入雜質。
5.根據權利要求4的方法，其中以高於在所述有源區域下面的劑量或能量水平、或角度，進行在所述接觸體區域下面的注入。
6.根據權利要求1的方法，其中所述形成步驟包括以從2×1013cm-2到約2×1014cm-2範圍內的劑量在所述接觸體區域下面注入雜質。
7.根據權利要求1的方法，還包括以第一能量和劑量在所述有源區域和所述接觸體區域的邊緣下面注入雜質，並且所述形成步驟包括以更高的劑量和能量水平、或角度注入所述雜質區域。
8.根據權利要求1的方法，其中所述形成步驟包括基本垂直於所述有源區域，在所述接觸體區域的T或H體的一部分的方向上注入強暈圈離子注入。
9.根據權利要求1的方法，其中所述形成步驟在所述接觸體區域的體接觸寄生區域中提供低電阻。
10.根據權利要求1的方法，其中所述形成步驟抑制用於洩漏的背柵極「潛路徑」。
11.一種方法，包括以下步驟提供具有柵極結構的襯底，所述柵極結構包括有源柵極電極和隔離柵極電極，所述有源柵極電極和隔離柵極電極互不平行；以及在所述隔離柵極電極的邊緣下面以高於在所述有源柵極電極下面的劑量形成第一雜質區域，其中所述第一雜質沒有注入到所述有源柵極電極下面。
12.根據權利要求11的方法，其中所述形成步驟包括在基本平行於所述有源柵極電極的方向上離子注入雜質。
13.根據權利要求12的方法，其中僅在所述隔離柵極電極下面離子注入所述雜質。
14.根據權利要求11的方法，還包括在所述有源柵極電極下面離子注入雜質。
15.根據權利要求14的方法，其中以低於形成所述第一雜質區域的劑量進行所述離子注入。
16.根據權利要求14的方法，其中還在所述隔離柵極電極下面進行在所述有源柵極電極下面的所述離子注入。
17.根據權利要求11的方法，其中所述形成第一雜質區域的步驟包括使用包括硼(B)，銦(In)和氟化硼(BF2)中的一種的第一摻雜劑，或包括磷(P)，砷(As)和銻(Sb)中的一種的第二摻雜劑。
18.根據權利要求11的方法，其中所述有源柵極電極為nMOSFET和pMOSFET中的至少一個形成器件，所述pMOSFET摻雜有硼(B)，銦(In)和氟化硼(BF2)中的一種用於延伸區域，並且所述nMOSFET摻雜有磷(P)，砷(As)和銻(Sb)中的一種用於延伸區域。
19.根據權利要求11的方法，其中所述有源柵極電極以較低劑量摻雜有與形成所述第一雜質區域相同的雜質。
20.一種半導體器件，包括一器件，所述器件具有一有源溝道區域和基本垂直於所述有源溝道區域的至少一個隔離溝道區域，所述有源溝道區域和所述至少一個隔離溝道區域具有第一濃度的摻雜區域，並且所述隔離溝道區域具有基本上不影響所述器件的所述有源溝道區域的第二、更高濃度的摻雜區域，所述第二、更高濃度用於降低所述隔離溝道區域的體接觸寄生區域中的電阻，並抑制用於洩漏的背柵極「潛路徑」。
全文摘要
一種用於降低體接觸區域下面的電阻的裝置和方法。本方法包括提供包括柵極結構的襯底，該柵極結構包括有源區域和接觸體區域。本方法還包括在接觸體區域下面以高於在有源區域下面的劑量形成第一雜質區域。所得的較高濃度用於降低在隔離溝道區域的體接觸寄生區域中的電阻，並抑制用於洩漏的背柵極「潛路徑」。
文檔編號H01L29/786GK1921075SQ20061010025
公開日2007年2月28日 申請日期2006年7月5日 優先權日2005年8月24日
發明者E·J·諾瓦克, K·麥克斯戴, 羅明姬 申請人:國際商業機器公司