壓電致動器驅動電路的製作方法
2023-10-04 05:09:49
專利名稱：壓電致動器驅動電路的製作方法
技術領域：
本發明涉及壓電致動器驅動電路，更具體地，涉及一種壓電致動器驅動電路，該電路不僅能夠防止由製造壓電致動器時的加工偏差或溫度變化所導致的信號失真，而且能夠通過附加將電流脈衝傳送至壓電致動器的驅動電壓保持部分來保持驅動電壓，以防止壓電致動器工作不正常或停止工作。
背景技術：
目前行動電話市場每年以超過20％的速度快速增長。最近，需要開發一種除具有傳送話音功能之外還附加有各種功能的行動電話。
因此，附加了諸如照相機、PDA、MP3播放器、媒體播放器等的功能，相當於全部行動電話的40％的行動電話支持照相機功能。目前，行動電話主要採用35萬像素照相機，但是越來越多的行動電話在其上裝有百萬像素的照相機。最近，隨著5百萬和7百萬像素照相機的相繼上市，行動電話的照相機模塊的功能也在提高。尤其，當預期(行動電話的照相機)直接和數位相機競爭，就要求其具有自動對焦功能和自動光學變焦功能。為了滿足這種需求，迫切需要實現具有低耗電量並且尺寸較小的鏡頭驅動致動器和驅動器LSI。最近，諸如使用壓電元件的鏡頭驅動方法的技術引起了人們的關注。
與使用電動機的傳統驅動方法相比，在使用壓電元件的驅動方法中，根本不產生噪音和振動，而且耗電量可以顯著降至1/3。
為了驅動這種壓電元件，需要設定精確的共振頻率，保持等幅的驅動電壓。然而，通常，壓電元件的負載電容高達數百pF，而且加工偏差也很大，這會導致信號失真和致動器工作不正常。
圖1為示出根據現有技術的壓電致動器驅動電路100的電路圖。如圖1所示，傳統的壓電致動器電路100包括脈衝發生器101，產生具有恆定周期的脈衝電壓VPULSE；第一激勵級102，接收脈衝發生器101的電壓脈衝VPULSE，並緩衝該電壓脈衝VPULSE以便輸出；第二激勵級103，將在第一激勵級102中緩衝並輸出的電壓脈衝VPULSE轉換成電流脈衝以便輸出；壓電致動器104，連接到第二激勵級103上以便通過第二激勵級103充電和放電(charged anddischarged)，並由等幅驅動電壓脈衝VACT驅動。
這裡，第一激勵級102由緩衝反相器組成，用來緩衝由脈衝發生器101產生的電壓脈衝VPULSE。
第二激勵級103包括第一電流源103a，其發送(或傳送)電流脈衝以使壓電致動器104充電；第一開關元件103b，接收脈衝發生器101的電壓脈衝VPULSE，並連接到電源電壓VDD和第一電流源103a；第二電流源103c，其發送電流脈衝以使壓電致動器104放電；以及第二開關元件103d，接收脈衝發生器101的電壓脈衝VPULSE，並連接到接地電壓和第二電流源103c。
這裡，第一開關元件103b為PMOS電晶體，第二開關元件103d為NMOS電晶體。第一和第二開關元件103b和103d根據由脈衝發生器101施加的電壓脈衝VPULSE而接通或斷開，以產生用於驅動壓電致動器的電流脈衝。
壓電致動器104可以通過電阻、電感線圈、電容器元件來模擬。壓電致動器104包括感應級，由串聯連接的電感線圈104a、第一電容器104b和電阻104c組成；以及第二電容器，其與感應級並聯連接以便共振，並且通過第二激勵級103產生的電流脈衝來充電和放電，以保持等幅驅動電壓脈衝VACT。
圖1所示的傳統壓電致動器驅動電路100的操作如下。
首先，如果脈衝發生器101產生具有壓電致動器共振頻率的電壓脈衝VPULSE，則通過第一激勵級102緩衝所產生的電壓脈衝VPULSE從而將其傳送至第二激勵級103。
當脈衝發生器101產生的電壓脈衝VPULSE較低時，接通第二激勵級103的第一開關元件103b，以將電流信號傳送至壓電致動器104。然後，使壓電致動器104的第二電容器104d充電，以提高能夠驅動壓電致動器104的電壓VACT。
相反，當脈衝發生器101產生的電壓脈衝VPULSE較高時，接通第二激勵級103的第二開關元件103d，以將電流信號傳送至壓電致動器104。然後，使壓電致動器104的第二電容器104d放電，以降低能夠驅動壓電致動器104的電壓VACT。
然而，在傳統壓電致動器驅動電路中，在傳統照相機模塊中使用的壓電元件的批量生產時的電阻、電感線圈和電容器有較大的偏差，由溫度產生的變化也很大。因此，負載阻抗(或具體地，負載電容)容易發生變化。
圖2為示出傳統壓電致動器驅動電路的輸出信號波形的簡圖。如圖2所示，當由於加工偏差或溫度變化負載電容改變時，壓電致動器的共振頻率也改變。因此，通過在初始設定的共振頻率下產生的電流信號不能獲得用戶期望的信號波形。
由於加工偏差或溫度變化，在初始設定的共振頻率下產生的電流量變得不足，驅動電壓VACT降低(至7.5V)，如圖2所示。因此，壓電致動器不能被驅動，或不能正常工作。
發明內容
本發明的優點在於本發明提供了一種壓電致動器驅動電路，其不僅能夠防止由在製造壓電致動器時的加工偏差或溫度變化所導致的信號失真，而且能夠通過附加將電流脈衝傳送至壓電致動器的驅動電壓保持部分來保持驅動電壓(或激勵電壓)，以防止壓電致動器工作不正常或停止工作。
本發明總的發明構思的其他方面和優點將在下面的說明中部分地闡述，並且部分地通過這些說明而顯而易見，或通過總的發明構思的實施而被理解。
根據本發明的一個方面，壓電致動器驅動電路包括脈衝發生器，產生具有恆定周期的第一電壓脈衝；第一激勵級，接收脈衝發生器的第一電壓脈衝，並緩衝該第一電壓脈衝以便輸出；第二激勵級，將在第一激勵級中緩衝並輸出的第一電壓脈衝轉換為第一電流脈衝以便輸出；驅動電壓保持部分，該部件連接到脈衝發生器和第二激勵級，以便輸出用於保持等幅的驅動電壓脈衝的第二電流脈衝；以及壓電致動器，其連接到第二激勵級和驅動電壓保持部分，從而被第一和第二電流脈衝充電和放電，並被等幅的驅動電壓脈衝驅動。
第一激勵級為緩衝反相器。
第二激勵級包括第一電流源，其發送第一電流脈衝以使壓電致動器充電；第一開關元件，該開關元件接收脈衝發生器的第一電壓脈衝，並連接到電源電壓和第一電流源；第二電流源，其發送第一電流脈衝以使壓電致動器放電；以及第二開關元件，其接收脈衝發生器的第一電壓脈衝，並連接到接地電壓和第二電流源。
第一開關元件為PMOS電晶體，第二開關元件為NMOS電晶體。
PMOS電晶體的柵極接收脈衝發生器的第一電壓脈衝，其源極接收電源電壓，其漏極連接至第一電流源。
NMOS電晶體的柵極接收脈衝發生器的第一電壓脈衝，其源極連接至接地電壓，其漏極連接至第二電流源。
當脈衝發生器的第一電壓脈衝較低時，接通PMOS電晶體以使壓電致動器充電。
當脈衝發生器的第一電壓脈衝較高時，接通PMOS電晶體以使壓電致動器放電。
驅動電壓保持部分包括控制信號發生器，其連接至脈衝發生器，並且輸出與脈衝發生器的第一電壓脈衝同步的第二和第三電壓脈衝；第三開關元件，其接收控制信號發生器的第二電壓脈衝，並連接到電源電壓；以及第四開關元件，其接收控制信號發生器的第三電壓脈衝，並連接到接地電壓和第三開關元件。
第三開關元件為PMOS電晶體，第四開關元件為NMOS電晶體。
PMOS電晶體的柵極接收控制信號發生器的第二電壓脈衝，其源極接收電源電壓，其漏極連接至第四開關元件。
NMOS電晶體的柵極接收控制信號發生器的第三電壓脈衝，其源極連接到接地電壓，其漏極連接到第三開關元件。
當不能保持驅動電壓脈衝等幅時，在第一電壓脈衝處於較高的狀態時，控制信號發生器產生低狀態(low-state)的第二電壓脈衝。
當保持驅動電壓脈衝等幅時，在第一電壓脈衝處於較低的狀態時，控制信號發生器產生高狀態(high-state)的第三電壓脈衝。
當控制信號發生器的第二電壓脈衝較低時，接通PMOS電晶體以使壓電致動器充電。
當控制信號發生器的第三電壓脈衝較高時，接通PMOS電晶體以使壓電致動器放電。
壓電致動器包括感應級(inductor stage)，由串聯連接的電感線圈、第一電容器和電阻組成；第二電容器，並聯連接到感應級以便共振，並且通過第一和第二電流脈衝來充電和放電以保持等幅的驅動電壓脈衝。
驅動電壓脈衝的振幅等於或大於10V的峰值電壓。
本發明總的發明構思的這些和/或其他方面及優勢將通過以下結合附圖對實施例的描述而變得顯而易見並更易於理解，附圖中圖1為示出根據相關技術的壓電致動器驅動電路的電路圖。
圖2為示出根據相關技術的壓電致動器驅動電路的輸出信號波形的簡圖。
圖3為示出根據本發明的壓電致動器驅動電路的電路圖。
圖4A為示出根據本發明的由控制信號發生器產生的第一、第二、和第三電壓脈衝的波形、以及驅動電壓脈衝的波形的簡圖。
圖4B為示出根據本發明的控制信號發生器的內部結構的邏輯電路圖。
圖4C為示出在邏輯電路圖中產生的信號波形的簡圖。
圖5為比較地示出根據相關技術的壓電致動器驅動電路的輸出信號波形和根據本發明的壓電致動器驅動電路的輸出信號波形的簡圖。
具體實施例方式
.
以下將詳細參照本發明總的發明構思的實施例，其實例在附圖中闡明，其中，在文中相同的附圖標號表示相同的元件。通過參照附圖如下描述實施例以說明本發明總的發明構思。
在下文中，將參照附圖對本發明的優選實施例進行詳細描述。
圖3為電路圖，示出根據本發明的壓電致動器驅動電路300。如圖3所示，壓電致動器驅動電路300包括脈衝發生器310，產生具有恆定周期的第一電壓脈衝VPULSE；第一激勵級302，接收脈衝發生器301的第一脈衝VPULSE，並緩衝該第一電壓脈衝VPULSE以便輸出；第二激勵級303，把由第一激勵級緩衝並輸出的第一脈衝VPULSE轉換為第一電流脈衝以便輸出；驅動電壓保持部分305，連接至脈衝發生器301及第二激勵級303，以輸出用於保持等幅驅動電壓脈衝的第二電流脈衝；壓電致動器304，連接至第二激勵級303和驅動電壓保持部分305，以通過第一和第二電流脈衝充電和放電，並且被等幅驅動電壓脈衝驅動。
這裡，第一激勵級302由緩衝反相器組成，用以緩衝脈衝發生器301產生的電壓脈衝VPULSE。
第二激勵級303包括第一電流源303a，其發送第一電流脈衝以使壓電致動器304充電；第一開關元件303b，接收脈衝發生器301的第一電壓脈衝VPULSE，並且連接至電源電壓VDD和第一電流源303a；第二電流源303c，其發送第一電流源以使壓電致動器304放電；以及第二開關元件303d，接收脈衝發生器301的電壓脈衝VPULSE，並且連接至接地電壓和第二電流源303c。
這裡，第一開關元件303b為PMOS電晶體，第二開關元件303d為NMOS電晶體。第一和第二開關元件303b和303d根據由脈衝發生器301施加的第一電壓脈衝VPULSE而接通或斷開，以產生用於驅動壓電致動器304的第一電流脈衝。
PMOS電晶體303b的柵極接收脈衝發生器301的第一電壓脈衝VPULSE，其源極接收電源電壓VDD，其漏極連接至第一電流源303a。
NMOS電晶體303d的柵極接收脈衝發生器301的第一電壓脈衝VPULSE，其源極連接至接地電壓，其漏極連接至第二電流源303c。
壓電致動器304可以由電阻、電感線圈、電容無源元件來模擬，其包括感應級，由串聯連接的電感線圈304a、第一電容器304b和電阻304c組成；以及第二電容器304d，並聯連接至感應級以便共振，並且通過第二激勵級303和驅動電壓保持部分305產生的電流脈衝進行充電和放電以保持驅動電壓脈衝VACT等幅。
驅動電壓保持部分305包括控制信號發生器305a，連接至脈衝發生器301，以產生與脈衝發生器301的第一電壓脈衝VPULSE同步的第二和第三電壓脈衝B和C；第三開關元件305b，接收控制信號發生器305a的第二電壓脈衝B，並且連接至電源電壓；以及第四開關元件305c，接收控制信號發生器305a的第三電壓脈衝C，並且連接至接地電壓和開關元件305b。
第三開關元件305b為PMOS電晶體，第四開關元件305c為NMOS電晶體。
PMOS電晶體305b的柵極接收控制信號發生器305a的第二脈衝B，其源極接收電源電壓VDD，其漏極連接至第四開關元件305c。NMOS電晶體305c的柵極接收控制信號發生器305a的第三電壓脈衝C，其源極連接至接地電壓，其漏極連接至第三開關元件305b。
控制信號發生器305a產生與由脈衝發生器301產生的第一電壓脈衝VPULSE同步的低狀態第二電壓脈衝B或高狀態第三電壓脈衝C。
圖4A為示出根據本發明由控制信號發生器產生的第一、第二和第三電壓脈衝A、B和C的波形以及驅動電壓脈衝VACT的波形的簡圖。如圖4A所示，如果驅動電壓脈衝VACT不能保持能夠驅動壓電致動器的振幅，在第一電壓脈衝A處於較高的狀態時，控制信號發生器305a產生低狀態的第二電壓脈衝B。
此外，如果驅動電壓脈衝VACT保持能夠驅動壓電致動器的振幅，在第一電壓脈衝A處於較低的狀態時，控制信號發生器305a產生高狀態的第三電壓脈衝B。
如上所述，第一、第二和第三電壓脈衝A、B和C彼此同步，通過下述的操作可以保證具有圖4A所示波形的驅動電壓脈衝VACT，從而驅動壓電致動器。
這裡，能夠驅動壓電致動器的驅動電壓脈衝VACT的振幅應該至少為10V峰值電壓(10peak voltage)。當不能保證10V峰值電壓的振幅時，壓電致動器不能工作或工作不正常。
圖4B為示出根據本發明的控制信號發生器305a的內部結構的邏輯電路，圖4C為示出圖4B所示的邏輯電路圖中產生的信號波形的簡圖。
如圖4B所示，控制信號發生器由觸發器401、402及NAND門(gate)組成。當脈衝發生器產生的第一電壓脈衝施加於觸發器401和402時，觸發器401和402把第一電壓脈衝轉換為如圖4C所示的信號波形，以產生施加到第三和第四開關元件上的第二和第三電壓脈衝B和C。
圖5為比較地示出根據本發明的壓電致動器驅動電路300的輸出信號波形和傳統壓電致動器驅動電路的輸出信號波形的簡圖。如圖5所示，根據本發明的壓電致動器驅動電路300的輸出信號502的失真不如傳統壓電致動器驅動電路的輸出信號501的失真嚴重。另外，根據本發明的壓電致動器驅動電路的輸出信號電壓為約15V，這意味著也保證了用於驅動致動器的振幅。
如圖3所示，根據本發明的壓電致動器驅動電路300的操作如下。
首先，當脈衝發生器301產生具有壓電致動器304的共振頻率的第一電壓脈衝VPULSE時，所產生的第一電壓脈衝VPULSE通過第一激勵級302緩衝，以傳送至第二激勵級303。
當脈衝發生器301產生的第一電壓脈衝VPULSE較低時，接通第二激勵級303的第一開關元件303b以便將電流信號傳送至壓電致動器304。然後，壓電致動器304的第二電容器304d被充電以提高能夠驅動壓電致動器304電壓VACT。此時，如果這樣的能驅動壓電致動器的振幅得到保持，驅動電壓保持部分305的控制信號發生器305a產生與第一電壓脈衝VPULSE同步的高狀態第三電壓脈衝C。然後，接通第四開關元件305c以使壓電致動器304的第二電容器304d放電，以便保證圖4A所示的驅動電壓脈衝VACT。
相反，當脈衝發生器301產生的第一電壓脈衝VPULSE較高時，接通第二激勵級303的第二開關元件303d以傳送電流信號至壓電致動器304。然後，使壓電致動器304的第二電容器304d放電以降低能夠驅動壓電致動器304的電壓VACT。此時，如果能夠驅動壓電致動器304的振幅不能保持，驅動電壓保持部分305的控制信號發生器305a產生與第一電壓脈衝VPULSE同步的低狀態第二電壓脈衝B。然後，接通第三開關元件305d以使壓電致動器304的第二電容器304d充電，從而保證了能夠驅動壓電致動器304的恆定振幅。
如上所述，根據本發明，將電流脈衝傳送至壓電致動器的驅動電壓保持部分附加到壓電致動器驅動電路，這使得可以防止在製造壓電致動器時的加工偏差或溫度變化所導致的信號失真。
另外，保持能夠驅動壓電致動器的最小驅動電壓，從而防止壓電致動器工作不正常或停止工作。
儘管已經示出和描述了本發明總的發明構思的一些實施例，但是本領域的技術人員應該理解在不背離本發明總的發明構思的原則和精神的條件下可以在這些實施例中作些變化，本發明總的發明構思的範圍由所附的權利要求書及其等同物所限定。
權利要求
1.一種壓電致動器驅動電路，包括脈衝發生器，產生具有恆定周期的第一電壓脈衝；第一激勵級，接收所述脈衝發生器的第一電壓脈衝，並緩衝所述第一電壓脈衝以便輸出；第二激勵級，將由所述第一激勵級緩衝並輸出的第一電壓脈衝轉換為第一電流脈衝以便輸出；驅動電壓保持部分，連接至所述脈衝發生器和所述第二激勵級，以便輸出用於保持等幅的驅動電壓脈衝的第二電流脈衝；壓電致動器，連接至所述第二激勵級和所述驅動電壓保持部分，以便通過所述第一和第二電流脈衝進行充電和放電，並且被等幅的驅動電壓脈衝驅動。
2.根據權利要求1所述的壓電致動器驅動電路，其中，所述第一激勵級為緩衝反相器。
3.根據權利要求1所述的壓電致動器驅動電路，其中，所述第二激勵級包括第一電流源，其發送所述第一電流脈衝以使所述壓電致動器充電；第一開關元件，接收所述脈衝發生器的第一電壓脈衝，並且連接至電源電壓和所述第一電流源；第二電流源，其發送所述第一電流脈衝以使所述壓電致動器放電；以及第二開關元件，接收所述脈衝發生器的第一電壓脈衝，並且連接到接地電壓和所述第二電流源。
4.根據權利要求3所述的壓電致動器驅動電路，其中，所述第一開關元件為PMOS電晶體，所述第二開關元件為NMOS電晶體。
5.根據權利要求4所述的壓電致動器驅動電路，其中，所述PMOS電晶體的柵極接收所述脈衝發生器的第一電壓脈衝，其源極接收電源電壓，其漏極連接至所述第一電流源。
6.根據權利要求4所述的壓電致動器驅動電路，其中，所述NMOS電晶體的柵極接收所述脈衝發生器的第一電壓脈衝，其源極連接至接地電壓，其漏極連接至所述第二電流源。
7.根據權利要求4所述的壓電致動器驅動電路，其中，當所述脈衝發生器的第一電壓脈衝較低時，接通所述PMOS電晶體以使所述壓電致動器充電。
8.根據權利要求4所述的壓電致動器驅動電路，其中，當所述脈衝發生器的第一電壓脈衝較高時，接通所述NMOS電晶體以使壓電致動器放電。
9.根據權利要求1所述的壓電致動器驅動電路，其中，所述驅動電壓保持部分包括控制信號發生器，連接至所述脈衝發生器，並輸出與所述脈衝發生器的第一電壓脈衝同步的第二和第三電壓脈衝；第三開關元件，接收所述控制信號發生器的第二電壓脈衝，並且連接至電源電壓；以及第四開關元件，接收所述控制信號發生器的第三電壓脈衝，並且連接至接地電壓和所述第三開關元件。
10.根據權利要求9所述的壓電致動器驅動電路，其中，所述第三開關元件為PMOS電晶體，所述第四開關元件為NMOS電晶體。
11.根據權利要求10所述的壓電致動器驅動電路，其中，所述PMOS電晶體的柵極接收所述控制信號發生器的第二電壓脈衝，其源極接收電源電壓，其漏極連接至所述第四開關元件。
12.根據權利要求10所述的壓電致動器驅動電路，其中，所述NMOS電晶體的柵極接收所述控制信號發生器的第三電壓脈衝，其源極連接至接地電壓，其漏極連接至所述第三開關元件。
13.根據權利要求9所述的壓電致動器驅動電路，其中，當不能保持等幅的驅動電壓脈衝時，在所述第一電壓脈衝處於較高的狀態時，所述控制信號發生器產生低狀態的第二電壓脈衝。
14.根據權利要求9所述的壓電致動器驅動電路，其中，當保持等幅的驅動電壓脈衝時，在所述第一電壓脈衝處於較低的狀態時，所述控制信號發生器產生高狀態的第三電壓脈衝。
15.根據權利要求13所述的壓電致動器驅動電路，其中，當所述控制信號發生器的第二電壓脈衝較低時，接通所述PMOS電晶體以使所述壓電致動器充電。
16.根據權利要求13所述的壓電致動器驅動電路，其中，當所述控制信號發生器的第三電壓脈衝較高時，接通所述NMOS電晶體以使所述壓電致動器放電。
17.根據權利要求1所述的壓電致動器驅動電路，其中，所述壓電致動器包括感應級，由串聯連接的電感線圈、第一電容器和電阻組成；以及第二電容器，並聯連接到所述感應級以便共振，並且通過所述第一和第二電流脈衝進行充電和放電以保持等幅的所述驅動電壓脈衝。
18.根據權利要求1、13、14和17任一項所述的壓電致動器驅動電路，其中，所述驅動電壓脈衝的振幅等於或大於10V峰值電壓。
全文摘要
本發明涉及一種壓電致動器驅動電路。該壓電致動器驅動電路包括脈衝發生器，產生具有恆定周期的第一電壓脈衝；第一激勵級，接收脈衝發生器的第一電壓脈衝，並緩衝該第一電壓脈衝以便輸出；第二激勵級，將在第一激勵級中緩衝並輸出的第一電壓脈衝轉換為第一電流脈衝以便輸出；驅動電壓保持部分，連接至脈衝發生器和第二激勵級，以便輸出用於保持等幅驅動電壓脈衝的第二電流脈衝；以及壓電致動器，連接至第二激勵級和驅動電壓保持部分，以便通過第一和第二電流脈衝進行充電和放電，並且被等幅驅動電壓脈衝驅動。
文檔編號H02N2/14GK1897443SQ20061008338
公開日2007年1月17日 申請日期2006年6月6日 優先權日2005年7月11日
發明者閔丙雲, 河昌佑 申請人:三星電機株式會社