發電機轉子匝間短路故障定位試驗裝置的製作方法
2023-10-04 02:44:29 3
本實用新型涉及發電機故障檢測技術領域，特別是涉及一種發電機轉子匝間短路故障定位試驗裝置。
背景技術：
目前，隨著電力工業的飛速發展以及用電量的大幅提高，人們對發電機的可靠性提出了更高的要求。然而受各種環境因素及其餘因素的影響，近年來出現了越來越多的轉子匝間短路故障，對發電機的安全運行危害比較大。
傳統的發電機轉子匝間短路測量定位裝置，需採購進口的激勵信號發生裝置，並外接示波器，示波器對脈衝注入點的波形進行採集分析判斷。或者是在進口的激勵信號發生裝置的基礎上加上國內波形採集裝置與採集軟體，根據上位機軟體採集到的波形分析轉子繞組是否存在短路，但是傳統的發電機轉子匝間短路測量定位裝置定位精度較差，一般只能粗略定位到線槽。
技術實現要素：
基於此，有必要針對上述問題，提供一種定位精度高的發電機轉子匝間短路故障定位試驗裝置。
一種發電機轉子匝間短路故障定位試驗裝置，包括處理器，與所述處理器連接的FPGA電路、PCIe總線裝置、第一激勵方式選擇開關、第二激勵方式選擇開關、第一出口繼電器和第二出口繼電器，與所述FPGA電路連接的激勵信號發生裝置和雙路同步採集裝置，與所述第一激勵方式選擇開關和所述第一出口繼電器連接的第一阻抗調節電位器，與所述第二激勵方式選擇開關和所述第二出口繼電器連接的第二阻抗調節電位器，與所述第一出口繼電器連接、用於連接待測發電機轉子的內滑環的第一屏蔽電纜端子，與所述第二出口繼電器連接、用於連接所述待測發電機轉子本體的第二屏蔽電纜端子，以及用於連接所述待測發電機轉子的外滑環的第三屏蔽電纜端子，所述處理器通過所述PCIe總線裝置連接控制終端，
所述雙路同步採集裝置的第一採集端連接所述第二阻抗調節電位器和所述第二出口繼電器的公共端，第二採集端連接所述第一阻抗調節電位器和所述第一出口繼電器的公共端，所述雙路同步採集裝置的第一輸出端和第二輸出端連接所述FPGA電路。
上述發電機轉子匝間短路故障定位試驗裝置，處理器根據接收的指令的不同將相應指令發送至FPGA電路、第一激勵方式選擇開關、第二激勵方式選擇開關、第一出口繼電器和第二出口繼電器，控制FPGA電路生成激勵信號波形數據，並驅動激勵信號發生裝置生成激勵信號，處理器控制第一激勵方式選擇開關、第二激勵方式選擇開關的通斷，採用不同的方式接通激勵信號，處理器控制第一出口繼電器和第二出口繼電器的通斷，結合第一阻抗調節電位器、第二阻抗調節電位器完成阻抗匹配調節，FPGA電路驅動雙路同步採集裝置採集待測發電機轉子反饋的波形，並發送至處理器進行處理，生成最終波形，並通過PCIe總線裝置發送至控制終端，控制終端根據接收的波形進行分析即可得出待測發電機轉子匝間短路故障的具體位置，定位精度高。
附圖說明
圖1為一實施例中發電機轉子匝間短路故障定位試驗裝置電路結構圖。
圖2為另一實施例中發電機轉子匝間短路故障定位試驗裝置電路結構圖；
圖3為一實施例中發電機轉子匝間短路故障定位試驗裝置結構示意圖；
圖4為一實施例中發電機整體示意圖；
圖5為一實施例中發電機轉子端部示意圖；
圖6為一實施例中發電機轉子界面示意圖。
具體實施方式
在一個實施例中，如圖1所示，一種發電機轉子匝間短路故障定位試驗裝置，包括處理器110、與處理器110連接的FPGA(Field－Programmable Gate Array，即現場可編程門陣列)電路120、PCIe(Peripheral Component Interconnect Express，即外設部件互連標準)總線裝置130、第一激勵方式選擇開關141、第二激勵方式選擇開關142、第一出口繼電器151和第二出口繼電器152，與FPGA電路120連接的激勵信號發生裝置160和雙路同步採集裝置170，連接第一激勵方式選擇開關141和第一出口繼電器151的第一阻抗調節電位器181，與第二激勵方式選擇開關142和第二出口繼電器152連接的第二阻抗調節電位器182，與第一出口繼電器151連接，用於連接待測發電機轉子的內滑環的第一屏蔽電纜端子191，與第二出口繼電器152連接、用於連接待測發電機轉子本體的第二屏蔽電纜端子192，以及用於連接待測發電機轉子的外滑環的第三屏蔽電纜端子193，處理器110通過PCIe總線裝置130連接控制終端，雙路同步採集裝置170的第一採集端連接第二阻抗調節電位器182和第二出口繼電器152的公共端，第二採集端連接第一阻抗調節電位器181和第一出口繼電器151的公共端，雙路同步採集裝置170的第一輸出端和第二輸出端連接FPGA電路120。
具體地，處理器110與FPGA電路120間通過16位通信總線進行數據傳輸，雙路同步採集裝置170與FPGA電路120間通過12位通信總線進行數據傳輸，用戶預先在控制終端中設置激勵信號屬性(類型、幅值、頻率)及激勵模式(兩端同步或單端輪換)，並控制第一出口繼電器151和第二出口繼電器152的通斷，第一出口繼電器151和第二出口繼電器152的具體型號為G6K-2F-RF。
第一屏蔽電纜端子191連接發電機轉子200的內滑環(或導電桿)，第二屏蔽電纜端子192連接發電機轉子200本體，第三屏蔽電纜端子193連接發電機轉子200的外滑環(或導電桿)，在處理器110的控制下，第一出口繼電器151閉合，第二出口繼電器152斷開，激勵信號僅注入內滑環，此時，調節第一阻抗調節電位器181，使得第一屏蔽電纜端子191處注入點波形的峰值達到第三屏蔽電纜端子193處注入點波形峰值的一半，然後控制第二出口繼電器152閉合，調節第二阻抗調節電位器182，使得第一屏蔽電纜端子191處注入點波形和第三屏蔽電纜端子193處注入點波形峰值一致，記錄4個角度的發電機轉子200繞組RSO波形，旋轉轉子分別在0°、90°、180°、270°位置記錄RSO波形。如果用戶選擇了兩端同步模式，則第一激勵方式選擇開關141和第二激勵方式選擇開關142均固定地接通第一屏蔽電纜端子191和第三屏蔽電纜端子193，激勵信號同步地注入轉子繞組兩端，雙路同步採集裝置170的兩個通道同步地採集波形數據，並由FPGA電路120讀入，再經處理器110讀取、處理生成RSO波形；如果用戶選擇了兩端輪換模式，則第一激勵方式選擇開關141和第二激勵方式選擇開關142輪流地接通激勵信號(另一端接地)，相應地，FPGA電路120輪流記錄雙路同步採集裝置170中與激勵方式選擇開關對應的一個通道波形數據，完成一次輪換後將兩個通道的波形數據對齊為一組進行存儲，經處理器110讀取後生成最終RSO波形。處理器110經PCIe總線裝置130將最終RSO波形發送至控制終端，控制終端接收最終RSO(Repetitive Surge Oscillograph，即重複脈衝示波器)波形並顯示。
處理器110接收控制終端的指令後，控制第一激勵方式選擇開關141接通第一屏蔽電纜端子191，第二激勵方式選擇開關142接地，雙路同步採集裝置170同步地採集兩個通道的波形，此波形反映的是激勵信號由第一屏蔽電纜端子191出發到達第三屏蔽電纜端子193的過程，控制終端讀取該波形後，由控制終端自動或由用戶手工標定傳播時間。
在一個實施例中，FPGA電路120包括DDS(Direct Digital Synthesizer，即直接數字式頻率合成器)單元電路和FIFO(First Input First Output，即先進先出)存儲器，DDS單元電路連接處理器110和激勵信號發生裝置160，FIFO存儲器連接處理器和雙路同步採集裝置170。
具體地，FPGA電路120的型號並不唯一，在本實施例中，型號為EPM1270T144C5N，DDS單元電路用於根據接收的處理器指令生成激勵信號波形數據，並發送至激勵信號發生裝置160，FIFO存儲器用於存儲雙路同步採集裝置170採集的波形，當用戶選擇了兩端輪換模式時，FPGA電路120輪流記錄雙路同步採集裝置170中與激勵方式選擇開關對應的一個通道波形數據，完成一次輪換後將兩個通道的波形數據對齊為一組存儲在FIFO存儲器中。
在一個實施例中，如圖2所示，激勵信號發生裝置160包括DA(Digital to Analog，即數模轉換)轉換器162，DA轉換器162的輸入端連接FPGA電路120，DA轉換器162的輸出端連接第一激勵方式選擇開關141和第二激勵方式選擇開關142。
具體地，由FPGA電路120內置的DDS單元電路按照處理器110指令生成激勵信號波形數據，周期地驅動DA轉換器162(8bit/100MHz)輸出激勵電壓信號，DA轉換器162的具體型號為THS5641AIPWR，激勵電壓信號分為2路分別接入第一激勵方式選擇開關141和第二激勵方式選擇開關142。處理器110依據操作者的選擇，控制第一激勵方式選擇開關141和第二激勵方式選擇開關142，工作於兩端同步模式或單端輪換模式。經過選擇開關的激勵信號接入阻抗調節電位器、出口繼電器、屏蔽電纜端子構成的通路，激勵信號經由屏蔽電纜端子注入發電機轉子200繞組。
在一個實施例中，激勵信號發生裝置160還包括濾波電路164和放大電路166，濾波電路164的輸入端連接DA轉換器162的輸出端，濾波電路164的輸出端連接放大電路166的輸入端，放大電路166的輸出端連接第一激勵方式選擇開關141和第二激勵方式選擇開關142。
具體地，濾波電路164為7階RLC濾波電路164，放大電路166的具體型號為ADA4665，DA轉換器162輸出激勵電壓信號，激勵電壓信號經濾波電路164過濾後，由放大電路166驅動，生成最終的激勵信號並分為2路分別接入第一激勵方式選擇開關141和第二激勵方式選擇開關142，濾波電路164能有效濾除掉不要的信號，具體地可以根據實際情況進行設置，放大電路166簡單說就是將信號源提供的微弱信號放大驅動負載正常工作，使最終得到的激勵信號更準確。
在一個實施例中，雙路同步採集裝置170包括第一AD(Analog to Digital，即模數轉換)轉換器171和第二AD轉換器172，第一AD轉換器171的輸出端連接FPGA電路120，第一AD轉換器171的輸入端連接第二阻抗調節電位器182和第二出口繼電器152的公共端，第二AD轉換器172的輸出端連接FPGA電路120，第二AD轉換器172的輸入端連接第一阻抗調節電位器181和第一出口繼電器151的公共端。
具體地，第一AD轉換器171和第二AD轉換器172的具體型號為AD9233BCPZ-105，第一AD轉換器171和第二AD轉換器172由FPGA電路120驅動，同步採集發電機轉子200反饋的波形數據，並發送至FPGA電路120，經FPGA電路120內的FIFO緩衝器進行存儲。
在一個實施例中，雙路同步採集裝置170還包括第一電阻分壓電路173、第二電阻分壓電路174、第一運算放大器175、第二運算放大器176、第一差分電路177和第二差分電路178，第一電阻分壓電路173的一端連接第一運算放大器175，第一電阻分壓電路173的另一端連接第二阻抗調節電位器182和第二出口繼電器152的公共端，第一運算放大器175連接第一差分電路177，第一差分電路177連接第一AD轉換器171的輸入端，第二電阻分壓電路174的一端連接第二運算放大器176，第二電阻分壓電路174的另一端連接第一阻抗調節電位器181和第一出口繼電器151的公共端，第二運算放大器176連接第二差分電路178，第二差分電路178連接第二AD轉換器172的輸入端。
具體地，第一運算放大器175和第二運算放大器176的型號為AD817，第一差分電路177和第二差分電路178的型號為ADA4937，雙路同步採集裝置170中的2路信號採集端分別連接至第一阻抗調節電位器181和第二阻抗調節電位器182的後端，採集的波形是注入點合成波形，合成波形經第一電阻分壓電路173和第二電阻分壓電路174後幅值衰減至±1V以內，衰減後的2路合成波形經過第一運算放大器175和第二運算放大器176模擬運算放大後，輸入至第一差分電路177和第二差分電路178，轉換為差分信號後分別接入第一AD轉換器171和第二AD轉換器172(12bit/100MHz)，有效抗幹擾。
在一個實施例中，PCIe總線裝置130包括PCIe橋電路，處理器110用於通過PCIe橋電路連接控制終端。
具體地，PCIe橋電路的具體型號為PEX8311-AA66BCF，處理器110用於通過PCIe橋電路接收控制終端發送的指令，以及用於通過PCIe橋電路發送最終RSO波形至控制終端，PCIe橋電路與處理器110之間是通過串行外設通信總線連接。
在一個實施例中，發電機轉子匝間短路故障定位試驗裝置還包括第一外部晶振194和第二外部晶振195，第一外部晶振194的一端連接處理器110，第一外部晶振194的另一端接地，第二外部晶振195的一端連接FPGA電路120，第二外部晶振195的另一端接地。
具體地，晶振的作用是為系統提供基本的時鐘信號。第一外部晶振194結合處理器110內部的電路，產生處理器110所必須的時鐘頻率，處理器110的指令的執行都是建立在這個基礎上的，第一外部晶振194提供的時鐘頻率越高，處理器110的運行速度也就越快，第二外部晶振195結合FPGA電路120，產生FPGA電路120所必須的時鐘頻率，第二外部晶振195提供的時鐘頻率越高，FPGA電路120的運行速度也就越快。
在一個實施例中，發電機轉子匝間短路故障定位試驗裝置還包括電源裝置，電源裝置連接處理器110。
具體地，電源裝置用於給發電機轉子匝間短路故障定位試驗裝置內的各器件提供電能。
在一個實施例中，如圖3所示，發電機轉子匝間短路故障定位試驗裝置還包括殼體，處理器110、FPGA電路120、激勵信號發生裝置160、雙路同步採集裝置170、PCIe總線裝置130、第一激勵方式選擇開關141、第二激勵方式選擇開關142、第一出口繼電器151和第二出口繼電器152設置於殼體內，第一阻抗調節電位器181、第二阻抗調節電位器182、第一屏蔽電纜端子191、第二屏蔽電纜端子192和第三屏蔽電纜端子193設置於殼體。
具體地，殼體能有效保護到內部器件，延長內部器件的使用壽命。
在一個實施例中，發電機轉子匝間短路故障定位試驗裝置還包括顯示屏311、鍵盤312、觸控板313和觸控板左右鍵314，觸控板左右鍵314設置於觸控板313上，用戶可以通過觸摸顯示屏311的方式或按鍵方式(鍵盤312、觸控板313和觸控板左右鍵314)輸入控制指令，並在顯示屏311上顯示最終波形。
在一個實施例中，發電機轉子匝間短路故障定位試驗裝置還包括通信接口，通信接口設置於殼體，用於與外部設備進行數據通信。
具體地，通信接口包括USB通訊插座315。
在一個實施例中，發電機轉子匝間短路故障定位試驗裝置還包括通訊方式選擇按鈕316，通訊方式選擇按鈕316設置於殼體，可根據具體情況選擇通訊方式，提高了便利性。
在一個實施例中，發電機轉子匝間短路故障定位試驗裝置還包括激勵信號同軸插座317，激勵信號同軸插座317為激勵信號發生端和數據採集端。
在一個實施例中，發電機轉子匝間短路故障定位試驗裝置還包括提手320，提手320設置於殼體，方便攜帶，提高了便利性。
在一個實施例中，發電機轉子匝間短路故障定位試驗裝置還包括電源接口318和電源開關319，電源接口318和電源開關319設置於殼體，電源接口318用於連接充電器給電源裝置充電，電源開關319用於啟動和關閉發電機轉子匝間短路故障定位試驗裝置。
在一個實施例中，轉子繞組長度包含以下部分：大軸中間直線段(線槽內)、端部直線段(線槽外)線圈端部圓弧段、極間跨線長度和勵磁引線(信號測量點)至第一匝長度，如圖4、5、6所示，各參數的含義為：L直內為轉子線槽內長度，可查閱圖紙或現場測量；L直端s,n為第s槽n匝端部直線段長度(單側)，參閱圖紙、現場測量及計算；L弧端s,n為第s槽n匝端部弧線段長度(單側)，測量計算；L入為勵磁引線(信號輸入端)至第一匝線圈長度；L出為對側勵磁引線(信號輸入端)至最後一匝線圈長度；D為轉子外徑；R為轉子半徑；S為轉子線槽總數；p為轉子極對數；a為轉子導線寬度；b為端部相鄰槽的線棒弧線段間隔；c為大齒跨度；d為轉子線匝厚度，h0為轉子線槽最外匝距轉子表面的深度；t為小齒寬度，則有
L直端s＝L直端s0-(S/4p-s)*(a+b)
L弧端1,1＝(R-h0-d/2)/R*(c+a)
…
L弧端2,1＝(R-h0-d/2)/R*(c+a+2a+2t)
…
L弧端s,n＝[R-h0-d*(2n-1)/2]/R*[c+a+2(s-1)(a+t)]
Ls,n＝2*L直內+4*L直端s+2L弧端s,n＝2*L直內+4*[L直端s0-(S/4p-s)*
(a+b)]+2{[R-h0-d*(2n-1)/2]/R*[c+a+2(s-1)(a+t)]}
可知，轉子線匝(起點)距離信號輸入端的分布函數為：
入
根據上述計算，可以在重複脈衝測量波形中按照線圈每匝的長度和與信號輸入點的距離建立對應的傳播時間坐標資料庫，通過以上公式可以計算，轉子總長度L，根據傳遞波形，可得到電磁波在繞組中的傳播時間T，則電磁波在轉子中的傳播速度具體為：
V＝L/T
控制終端接收到處理器110發送的最終RSO波形並顯示後，判斷最終RSO波形是否平直，若最終RSO波形是平直的，則說明轉子繞組沒有匝間短路現象；若最終RSO波形有畸變，則通過遊標對試驗波形中的故障點(波峰或波谷)定位實現時間點的精準選取，根據標定的時間t以及電磁波在轉子中的傳播速度，可得出故障點距離信號輸入端的距離Lt＝V*t，根據轉子位置分布數學模型，可迅速定位故障點所在的線匝。避免了傳統中試驗波形中的故障點(波峰或波谷)定位只能目視錯略選取，導致最終定位不準確的缺陷。
上述發電機轉子匝間短路故障定位試驗裝置，處理器110根據接收的指令的不同將相應指令發送至FPGA電路120、第一激勵方式選擇開關141、第二激勵方式選擇開關142、第一出口繼電器151和第二出口繼電器152，控制FPGA電路生成激勵信號波形數據，並驅動激勵信號發生裝置160生成激勵信號，處理器110控制第一激勵方式選擇開關141、第二激勵方式選擇開關142的通斷，採用不同的方式接通激勵信號，處理器110控制第一出口繼電器151和第二出口繼電器152的通斷，結合第一阻抗調節電位器181、第二阻抗調節電位器182完成阻抗匹配調節，FPGA電路120驅動雙路同步採集裝置170採集發電機轉子200反饋的波形，並發送至處理器110進行處理，生成最終波形，並通過PCIe總線裝置130發送至控制終端，控制終端根據接收的波形進行分析，判斷最終波形是否畸變，若有畸變，則通過遊標對試驗波形中的故障點(波峰或波谷)定位實現時間點的精準選取，根據預先植入的數學模型，在重複脈衝測量波形中按照線圈每匝的長度和與信號輸入點的距離建立對應的傳播時間坐標資料庫，可迅速定位故障點的位置，且通過發電機轉子匝間短路故障定位試驗裝置接上待測發電機轉子200則可實現一鍵檢測，無需複雜接線，方便簡單，安全性高，且定位精度高。
以上所述實施例的各技術特徵可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術特徵所有可能的組合都進行描述，然而，只要這些技術特徵的組合不存在矛盾，都應當認為是本說明書記載的範圍。
以上所述實施例僅表達了本實用新型的幾種實施方式，其描述較為具體和詳細，但並不能因此而理解為對實用新型專利範圍的限制。應當指出的是，對於本領域的普通技術人員來說，在不脫離本實用新型構思的前提下，還可以做出若干變形和改進，這些都屬於本實用新型的保護範圍。因此，本實用新型專利的保護範圍應以所附權利要求為準。