具有鈍化層的半導體器件的製作方法
2023-10-04 08:09:44 1
具有鈍化層的半導體器件的製作方法
【專利摘要】本發明公開了具有鈍化層的半導體器件。半導體器件包括具有第一表面的半導體本體、布置在第一表面上的接觸電極、以及在第一表面上與接觸電極鄰近的鈍化層。所述鈍化層包括層堆疊，所述層堆疊具有第一表面上的無定形半絕緣層、所述無定形半絕緣層上的第一氮化物層、以及第一氮化物層上的第二氮化物層。
【專利說明】具有鈍化層的半導體器件
【技術領域】
[0001]本發明的實施例涉及半導體器件、特別是功率半導體器件並且特別是具有鈍化層的功率半導體器件。
【背景技術】
[0002]諸如功率二極體或功率電晶體之類的功率半導體器件能夠阻斷幾十伏、幾百伏或者甚至幾千伏(kV)的高電壓。高阻斷電壓與其中集成了半導體器件的有源區的半導體本體內的高電場相關聯。尤其是在阻斷狀態下出現高電場的半導體本體的表面非常敏感，並且需要合適的處理以便防止可能導致降低電壓阻斷能力的惡化效應。這樣的處理通常包括在所述表面上形成鈍化層。合適的常規鈍化層材料例如是半導體氧化物，比如二氧化矽Si02。
[0003]需要提供具有在機械和化學方面非常魯棒的鈍化層的半導體器件。
【發明內容】
[0004]第一實施例涉及一種半導體器件。所述半導體器件包括:具有第一表面的半導體本體、布置在第一表面上的接觸電極、以及在第一表面上與接觸電極鄰近的鈍化層。所述鈍化層包括層堆疊，所述層堆疊具有第一表面上的無定形半絕緣層、所述無定形半絕緣層上的第一氮化物層、以及第一氮化物層上的第二氮化物層。
【專利附圖】
【附圖說明】
[0005]現在將參照附圖來解釋實例。附圖用來說明基本原理，所以只示出對於理解基本原理所必要的方面。附圖不是按比例的。在附圖中，相同的附圖標記表示相同的特徵。
[0006]圖1示出包括第一表面上的鈍化層的半導體器件的垂直剖視圖；
圖2示出包括第一表面上的鈍化層和半導體本體中的pn結的半導體器件的垂直剖視
圖；
圖3示出被實施為二極體的半導體器件的垂直剖視圖；
圖4示出被實施為MOS電晶體的半導體器件的垂直剖視圖；
圖5示出被實施為肖特基二極體的半導體器件的垂直剖視圖；
圖6示出圖1的半導體器件的修改；以及
圖7 (其包括圖7A到7D)示出用於產生包括第一表面上的鈍化層的半導體器件的方法的實施例。
【具體實施方式】
[0007]在下列詳細描述中對附圖進行參照，所述附圖形成其一部分，並且其中通過說明的方式示出其中可以實踐本發明的特定實施例。
[0008]圖1示出半導體器件(例如功率半導體器件)的一部分(section)的垂直剖視圖。所述半導體器件包括具有第一表面101的半導體本體100。半導體本體100可以包括常規半導體材料，比如矽(Si)、碳化矽(SiC)等等。所述半導體器件還包括第一表面101上的並且鄰接半導體本體100的接觸電極21。接觸電極21例如包括鋁、銅、鋁合金、銅合金、或者諸如AlSiCu之類的鋁-銅合金。
[0009]接觸電極21沒有完全地覆蓋第一表面101。至少在第一表面101的鄰近接觸電極21並且不被接觸電極21覆蓋的那些區內形成鈍化層30。所述鈍化層保護半導體本體100的第一表面101，並且提供半導體器件的長期穩定性。特別是，鈍化層30防止或者至少減少在潮溼空氣中操作半導體器件時可能發生的惡化過程。這些惡化過程特別可能在第一表面101的可能出現高電場的那些區內發生。
[0010]圖1中所示的具有半導體本體100、半導體本體100的第一表面101上的接觸電極
21、以及鈍化層30的基本器件結構可以在多個不同的半導體器件中找到，並且不限於一個特定類型的半導體器件。因此，在圖1中僅僅示出半導體本體100，但沒有示出在半導體本體100中實施的特定器件區。在下面參照圖2到6解釋特定半導體器件的以及半導體本體100中的特定器件結構的一些實施例。
[0011]參照圖1，鈍化層30包括層堆疊，所述層堆疊具有一個形成在另一個之上的幾層。所述層堆疊包括第一表面101上的無定形半絕緣層31。根據一個實施例，無定形半絕緣層31鄰接第一表面101。所述無定形半絕緣層例如是無定形氫摻雜(含氫)層，比如無定形氫摻雜碳化娃(aSiC:H)層、無定形氫摻雜碳(aC: H)層、無定形氫摻雜娃(aS1:H)層等等。藉助於其半絕緣特性，所述無定形半絕緣層可以不僅用來鈍化第一表面101，而且可以充當影響沿著第一表面101的電位分布的電活性層。不過，無定形半絕緣層在機械方面非常硬，並且因此提供了對於半導體本體100的良好機械保護。舉例來說，aSiC:H層的硬度(根據Vickers)是大約21GPa，並且楊氏模量(彈性模量)是大約llOGPa。
[0012]參照圖1，所述層堆疊還包括鄰接無定形半絕緣層的第一氮化物層，比如氮化矽(Si3N4)層。氮化物層(例如第一氮化物層32)具有高的耐化學性。此外，氮化物層相對較硬。硬度通常是大約23GPa，而楊氏模量是大約165GPa。因此，第一氮化物層在化學和機械方面保護無定形半絕緣層31，並且因此保護半導體本體100。然而，氮化物層(例如第一氮化物層)相對較脆。為了防止尤其可能在脆的材料層被彎曲的那些區內發生的機械缺陷，第一氮化物層32 (例如無定形半絕緣層31)是平面層。也就是，第一氮化物層32以及無定形半絕緣層31基本上平行於第一表面101。無定形半絕緣層31和第一氮化物層32都延伸到接觸電極21並且鄰接接觸電極21，但是沒有沿著接觸電極21的側壁22延伸。在圖1的實施例中，接觸電極21的側壁22被繪製成基本上是垂直的。然而，這僅僅是實例，側壁22也可以被形成為相對於第一表面101具有除90°之外的角度。
[0013]參照圖1，鈍化層30的層堆疊還包括第一氮化物層32上方的第二氮化物層34。第二氮化物層34的材料可以對應於第一氮化物層32的材料。第二氮化物層34可以沿著接觸電極21的側壁22延伸，並且可以覆蓋接觸電極21的上表面23的與側壁22鄰近的部分。然而，第二氮化物層34沒有完全地覆蓋接觸電極21的上表面23。在上表面23的未被第二氮化物層34覆蓋的區內，可以通過接合線(未示出)等等與接觸電極21接觸。
[0014]可選地，所述層堆疊包括第一氮化物層32與第二氮化物層34之間的中間層33(在圖1中用虛線示出)。根據一個實施例，中間層33是延性層，其具有處於接觸電極21的材料的硬度與第一和第二氮化物層32、34的硬度之間的硬度。根據一個實施例，中間層33的硬度處於50GPa與70GPa之間，而楊氏模量處於7GPa與IOGPa之間。根據一個實施例,所述中間層包括矽酸鹽玻璃，比如無摻雜矽酸鹽玻璃(USG)、磷摻雜矽酸鹽玻璃(PSG)、硼摻雜矽酸鹽玻璃(BSG)、或者硼磷摻雜矽酸鹽玻璃(BPSG)。中間層33提供所述層堆疊中的機械緩解(relief)。像第二氮化物層34 —樣，中間層33可以沿著側壁22延伸，並且可以覆蓋接觸電極21的上表面23的一些部分。
[0015]在鈍化層30中，第二氮化物層34保護第一氮化物層32，並且覆蓋可能存在於第一氮化物層32中的第一氮化物層32的缺陷區。
[0016]可選地，鈍化層30還包括第二氮化物層34之上的氧化物層35。氧化物層35例如是氧化矽(SiO2)層。
[0017]參照圖1，鈍化層30可以完全地覆蓋接觸電極21與半導體本體100的邊緣表面102之間的半導體本體100上的第一表面101。邊緣表面102在半導體本體100的水平方向上終結半導體本體100。然而，這僅僅是實例。根據另一實施例，鈍化層30可以留下第一表面101的一些部分不被覆蓋。舉例來說，在其中集成了功率半導體器件和低電壓半導體器件的半導體本體中，鈍化層可以不覆蓋第一表面101的在其下方集成了低電壓器件的那些區。然而，在這些實施例的每個中，鈍化層30可以完全地包圍第一表面101上的接觸電極21。
[0018]如上已經所述的那樣，圖1的具有半導體本體100、接觸電極21和鈍化層30的拓撲可以被使用在多個不同的半導體器件中。圖2示出具有圖1的拓撲並且包括半導體本體100中的pn結的半導體器件的垂直剖視圖。pn結被形成在第一摻雜類型的第一摻雜半導體區11和與第一摻雜類型互補的第二摻雜類型的第二摻雜半導體區12之間。第二摻雜半導體區12被電連接到接觸電極21。第一摻雜半導體區11可以延伸到邊緣區102和/或可以延伸到第一表面101。半導體本體100的其中形成pn結的區可以被稱作內部區110，並且與內部區110鄰接的區可以被稱作外部區或邊緣區120。邊緣區20可以從內部區110延伸到半導體本體100的邊緣表面102。然而，這僅僅是實例。根據另一實施例(未示出)，另外的半導體區可以鄰接邊緣區120，比如其中實施了低電壓半導體器件或邏輯器件的半導體區。
[0019]參照圖2，所述pn結延伸到表面101，並且被鈍化層30覆蓋。也就是，接觸電極21的側壁22遠離pn結延伸到第一表面101的位置。
[0020]可選地，所述半導體器件包括鈍化層30下方的邊緣區120中的邊緣終結結構。所述邊緣終結結構可以包括第二摻雜類型的VLD (橫向變摻雜)區13、以及第一摻雜類型的並且比第一器件區11更高摻雜的溝道截斷區14。VLD區13和溝道截斷區14都鄰接第一表面101，並且在半導體本體100的水平(橫向)方向上遠離。不用說，結合鈍化層還可以使用其他類型的邊緣終結結構，比如包括場環和/或場板的邊緣終結結構。
[0021]鈍化層30適合於被使用在高電壓半導體器件(比如具有幾百伏或者甚至幾千伏(kV)的電壓阻斷能力的半導體器件)中。所述鈍化層特別適合於被使用在具有7kV和更高的電壓阻斷能力的半導體器件中。
[0022]圖2的器件拓撲可以被使用在多個不同的半導體器件中，所述器件拓撲具有包括pn結的半導體本體100、與形成pn結的半導體區之一接觸的接觸電極21、以及至少覆蓋第一表面101的在該處pn結延伸到表面101的那些區的鈍化層30。在下面參照圖3和4解釋兩個可能的實施例。
[0023]參照圖3，所述半導體器件可以被實施為二極體、特別是功率二極體。圖3示出具有如參照圖2所解釋的器件拓撲的功率二極體的垂直剖視圖。然而，在圖3中沒有詳細示出鈍化層30，並且沒有示出可選的邊緣終結結構。如上面參照圖1所解釋的那樣實施鈍化層30。
[0024]在圖3的二極體中，第一器件區11形成二極體的基極區，以及第二器件區12形成二極體的η發射極或P發射極中的一個。根據一個實施例，基極區11是η摻雜的，從而第二器件區12是P摻雜的並且形成二極體的P發射極(陽極)。所述二極體還包括第一摻雜類型的另一發射極區14，其比基極區11更高摻雜並且鄰接基極區11。接觸電極21被電(歐姆)連接到P發射極12和二極體的第一端子41。第一端子41在本實施例中形成陽極端子。所述二極體的η發射極(陰極)被電連接到形成陰極端子的第二端子42。
[0025]圖4示出包括如參照圖2所解釋的器件拓撲的另一半導體器件的垂直剖視圖。圖4的半導體器件被實施為MOS電晶體。在該MOS電晶體中，第一器件區11是漂移區，以及第二器件區12是本體區。所述MOS電晶體包括多個電晶體單元50。每個電晶體單元包括通過本體區12與漂移區11分開的源極區51、柵電極52以及把柵電極52與源極區51電介質絕緣的柵電介質、本體區12以及漂移區11。各個電晶體單元50共享漂移區11和漏極區
14。柵電極52被電連接到柵電極43。接觸電極21形成源電極，其被連接到形成源極端子的第一端子41。漏極區14被連接到形成漏極端子的第二端子52。所述MOS電晶體可以被實施為M0SFET。在這種情況下，漏極區14與漂移區11具有相同的摻雜類型，但是被更高地摻雜。可替換地，所述MOS電晶體被實施為IGBT。在這種情況下，漏極區14與漂移區11互補地摻雜。所述MOS電晶體可以被實施為η型或P型電晶體。在η型電晶體中，漂移區11和源極區51是η摻雜的，而本體區12是P摻雜的。在P型電晶體中，漂移區11和源極區51是P摻雜的，而本體區12是η摻雜的。
[0026]圖5示出另一半導體器件的一部分的垂直剖視圖。圖5的半導體器件被實施為肖特基二極體，並且包括接觸電極21與半導體本體100之間的肖特基結。
[0027]圖6示出圖1的器件拓撲的修改。圖6的器件拓撲可以被使用在前面所解釋的半導體器件的每個中。參照圖6，接觸電極21與無定形半絕緣層31和第一氮化物層32交疊。在半導體器件包括pn結(在圖6中用虛線示出)的情況下，接觸電極21的側壁22遠離pn結延伸到第一表面101的位置。
[0028]圖7A到7D示出用於產生如圖1或6中所示的器件拓撲的方法的第一實施例。圖7A到7D示出不同方法步驟中的半導體本體100的垂直剖視圖。
[0029]參照圖7A和7B，所述方法包括:在第一表面101上形成無定形半絕緣層31並且在無定形半絕緣層31上形成第一氮化物層32，使得具有無定形半絕緣層31和第一氮化物層32的層堆疊留下第一表面101的一些部分不被覆蓋。也就是，具有兩層31、32的層堆疊具有開口 26。由於圖7A到7D僅僅示出半導體器件的一部分，因此在圖7B中僅僅示出開口36的一部分。
[0030]形成具有開口 36的層堆疊可以包括:形成無定形半絕緣層31和第一氮化物層32從而使得這些層完全地覆蓋第一表面101，並且隨後在層堆疊中形成開口 36。形成開口 36可以包括利用蝕刻掩模200的蝕刻過程。形成無定形半絕緣層31可以包括化學氣相沉積(CVD)過程，比如PECVD過程。無定形半絕緣層31例如是aSiC:H層、aC:H層和aS1:H層中的一個。形成第一氮化物層32可以包括諸如CVD過程之類的沉積過程，其利用諸如SiH4之類的含矽前驅物和諸如NH3或N2之類的含氮前驅物。在形成第一氮化物層32之前可以執行清潔過程以清潔無定形半絕緣層31。這一清潔過程可以包括濺射過程，比如氬(Ar)濺射過程。
[0031]參照圖7C，在接下來的過程步驟中形成接觸電極21。接觸電極21被至少形成在第一層堆疊的開口中，並且至少在一個橫向末端鄰接所述層堆疊。可選地(如圖7C中所示)，接觸電極21被產生為與具有無定形半絕緣層31和第一氮化物層32的層堆疊交疊。形成接觸電極21可以包括:沉積完全地覆蓋半導體本體100的第一表面101的電極層，並且隨後例如利用蝕刻過程結構化電極層以形成接觸電極21。根據一個實施例，接觸電極21包括鋁、銅、鋁合金、銅合金、以及鋁-銅合金中的一個。 [0032]參照圖7D，產生鈍化層30的層堆疊的剩餘層。也就是，在第一氮化物層32、接觸電極21的側壁和上表面的一些部分上產生第二氮化物層34。可選地，在形成第二氮化物層34之前，在第一氮化物層32上形成中間層33。形成所述層堆疊的剩餘層可以包括:形成剩餘層以完全地覆蓋第一氮化物層32和接觸電極21，並且隨後從接觸電極21的上表面的將在該處露出接觸電極21以用於連接目的的那些部分中去除所述剩餘層。
[0033]雖然已經公開了本發明的各種示例性實施例，但是對於本領域技術人員而言下述將是顯然的:在不背離本發明的精神和範圍的情況下，可以做出將實現本發明的一些優點的各種改變和修改。對於本領域技術人員而言下述將是明顯的:可以用執行相同功能的其他部件來合適地替代。應當提到的是，可以把參照特定圖解釋的特徵與其他圖的特徵相組合，即使在還沒有明確提到這一點的那些情況中也是如此。此外，本發明的方法可以以利用適當處理器指令的全軟體實施來實現，或者以利用硬體邏輯與軟體邏輯的組合以實現相同結果的混合實施來實現。對於本發明的構思的這種修改意圖被所附權利要求書覆蓋。
[0034]使用諸如「在…下」、「在…下方」、「下」、「在…上」、「上」等等之類的空間相對術語以易於描述，以便解釋一個元件相對於第二元件的定位。這些術語意圖除了與附圖中描繪的那些不同的取向之外還包括器件的不同取向。此外，諸如「第一」、「第二」等等之類的術語也被用來描述各種元件、區、部分等等，並且也不意圖是限制性的。相同的術語在整個描述中指代相同的元件。
[0035]如在這裡所使用的術語「具有」、「包含」、「包括」、「包括」等等是開放性術語，其指示所述元件或特徵的存在，但不排除附加的元件或特徵。冠詞「一個」、「一」和「所述」意圖包括複數以及單數，除非上下文另有清楚地指示。
[0036]應當理解，在這裡所描述的各種實施例的特徵可以彼此組合，除非另有明確地說明。
[0037]雖然在這裡已經示出並描述了特定實施例，但是本領域普通技術人員將認識到，在不背離本發明的範圍的情況下，可以用多種替換和/或等同實施來替代所示出並描述的特定實施例。本申請意圖覆蓋在這裡所討論的特定實施例的任何適配或變型。因此，意圖是本發明僅由權利要求書及其等同物來限定。
【權利要求】
1.一種半導體器件，包括: 半導體本體，其包括第一表面； 布置在第一表面上的接觸電極；以及 在第一表面上與所述接觸電極鄰近的鈍化層，所述鈍化層包括層堆疊，所述層堆疊具有第一表面上的無定形半絕緣層、所述無定形半絕緣層上的第一氮化物層、以及第一氮化物層上的第二氮化物層。
2.根據權利要求1所述的半導體器件，其中，所述無定形半絕緣層包括aSiC:H和aC:H中的至少一個。
3.根據權利要求1所述的半導體器件，其中，所述鈍化層還包括: 第一氮化物層與第二氮化物層之間的中間層。
4.根據權利要求3所述的半導體器件，其中，所述中間層具有的硬度低於所述接觸電極的材料的硬度，並且高於第一和第二氮化物層中的一個的硬度。
5.根據權利要求3所述的半導體器件，其中，所述中間層具有處於50GPa與70GPa之間的楊氏模量，以及其中所述中間層的硬度處於7GPa與IOGPa之間。
6.根據權利要求3所述的半導體器件，其中，所述中間層包括矽酸鹽玻璃。
7.根據權利要求6所述的半導體器件，其中，所述中間層包括USG、PSG、BSG和BPSG中的至少一個。
8.根據權利要求3所述的半 導體器件， 其中，所述接觸電極具有側壁和上表面；以及 其中，所述中間層和第二氮化物層覆蓋所述接觸電極的側壁和上表面的一部分。
9.根據權利要求1所述的半導體器件，其中，所述接觸電極包括鋁、銅、鋁合金、以及銅合金中的至少一個。
10.根據權利要求1所述的半導體器件，其中，所述接觸電極與所述無定形半絕緣層和第一氮化物層交疊。
11.根據權利要求1所述的半導體器件， 其中，所述接觸電極具有側壁和上表面；以及 其中，第二氮化物層覆蓋所述接觸電極的側壁和上表面的一部分。
12.根據權利要求1所述的半導體器件，還包括第一摻雜半導體區和第二摻雜半導體區，第一摻雜半導體區和第二摻雜半導體區形成Pn結，其中所述接觸電極被連接到第二摻雜半導體區。
13.根據權利要求12所述的半導體器件， 其中，所述Pn結延伸到第一表面；以及 其中，所述鈍化層覆蓋第一表面之上的pn結。
14.根據權利要求12所述的半導體器件，其中，所述半導體器件被實施為二極體，以及其中第一摻雜半導體區形成所述二極體的基極區並且第二摻雜半導體區形成發射極區。
15.根據權利要求12所述的半導體器件，其中，所述半導體器件被實施為MOS電晶體，以及其中第一摻雜半導體區形成所述MOS電晶體的漂移區並且第二摻雜半導體區形成本體區。
16.根據權利要求1所述的半導體器件，還包括:由所述接觸電極所接觸的摻雜半導體區；以及 所述接觸電極與所述摻雜半導體區之間的肖特基結。
17.一種形成半導體器件的方法，所述方法包括: 提供具有第一表面的半導體本體； 在第一表面上形成包括無定形半絕緣層和第一氮化物層的第一層堆疊，第一層堆疊具有開口 ； 在所述開口中形成接觸電極；以及 在第一層堆疊上形成第二氮化物層。
18.根據權利要求17所述的方法，其中，所述無定形半絕緣層包括aSiC:H和aC:H中的至少一個。
19.根據權利要求17所述的方法，還包括在形成第二氮化物層之前在第一層堆疊上形成中間層。
20.根據權利要求19所述的方法，其中，所述中間層具有硬度，所述中間層的硬度低於所述接觸電極的材料的硬度並且高於第一和第二氮化物層中的一個的硬度。
21.根據權利要求19所述的方法，其中，所述中間層包括矽酸鹽玻璃。
22.根據權利要求19所述的方法， 其中，所述接觸電極包括側壁和上表面；以及 其中，所述中間層和第二氮化物層`被形成以便覆蓋所述側壁和所述上表面的一部分。
23.根據權利要求17所述的方法，其中，所述接觸電極包括鋁、銅、鋁合金、以及銅合金中的至少一個。
24.根據權利要求17所述的方法，其中，所述接觸電極被形成以便與第一層堆疊交疊。
25.根據權利要求17所述的方法，其中，所述接觸電極包括側壁和上表面，以及其中第二氮化物層被形成以便覆蓋所述側壁和所述上表面的一部分。
【文檔編號】H01L29/41GK103681799SQ201310383590
【公開日】2014年3月26日 申請日期:2013年8月29日 優先權日:2012年8月29日
【發明者】J.鮑爾, O.胡姆貝爾, A.科普羅夫斯基, S.莫納亞庫爾, C.舍費爾, G.施密特 申請人:英飛凌科技股份有限公司