絕緣體上III-V化合物襯底的製備方法與流程
2023-10-16 18:32:54
本發明涉及半導體製造技術領域，尤其涉及一種絕緣體上III-V化合物襯底的製備方法。
背景技術：
矽基上製備高性能的化合物半導體器件一直是研究人員和工業界追求的目標，一方面，該技術可以大大降低化合物器件的成本，另一方面，可以充分利用矽基材料與化合物材料的結合實現多功能器件和電路的融合，如光電一體、高壓低壓一體、數字微波融合等等。因此，矽基上生長大尺寸化合物半導體材料是未來化合物半導體器件跨越式發展的關鍵。由於矽襯底與化合物半導體材料之間存在晶格常數失配、熱膨脹係數失配以及晶體結構失配。其中，晶格常數失配在異質外延過程中將引入大量的位錯與缺陷，熱膨脹係數失配將導致高溫生長後化合物半導體在降溫過程中產生熱應力，從而使外延層的缺陷密度增加甚至產生裂紋，而晶體結構失配往往導致反向疇問題，使得矽基上大尺寸化合物半導體材料生長面臨著諸多挑戰和問題。
技術實現要素：
本發明的目的在於，提供一種絕緣體上III-V化合物襯底的製備方法，實現矽基上大尺寸III-V化合物半導體材料的生長。
為解決上述技術問題，本發明一種絕緣體上III-V化合物襯底的製備方法，包括：
提供襯底，所述襯底上形成有第一介質層，所述第一介質層中具有暴露所述襯底的第一溝槽；
形成犧牲層和第二介質層，所述犧牲層填充所述第一溝槽，並覆蓋至少部分所述第一介質層，所述第二介質層覆蓋所述犧牲層；
在所述第二介質層中形成開口，所述開口暴露所述犧牲層，通過所述開口去除所述犧牲層，在所述第一介質層與所述第二介質層之間形成空腔；
形成III-V化合物層，所述III-V化合物層填充所述第一溝槽以及所述空腔；
去除所述第二介質層，去除所述第一溝槽及第二溝槽中的III-V化合物層，所述第二溝槽位於所述第一溝槽上方；
在所述第一溝槽中填充所述第一介質層，在所述第二溝槽中填充所述III-V化合物層。
可選的，所述III-V化合物層的材料為GaN、InP、InAs、InSb或InGaAs。
可選的，採用金屬有機化合物化學氣相沉積、原子層沉積或分子束外延形成所述III-V化合物層。
可選的，所述襯底為單晶矽襯底。
可選的，所述犧牲層為非晶碳、鍺或鍺矽合金，厚度為5nm～100nm。
可選的，採用等離子體刻蝕去除所述犧牲層。
可選的，所述第一介質層為氧化矽，厚度為5nm～100nm。
可選的，所述第二介質層為氮化矽，厚度為5nm～100nm。
可選的，所述第二溝槽的寬度大於所述第一溝槽的寬度。
可選的，所述第一溝槽的寬度為50nm～500nm，所述第二溝槽的寬度為100nm～1000nm。
本發明提供的絕緣體上III-V化合物襯底的製備方法中，在第一介質層與第二介質層之間犧牲層，並通過開口去除犧牲層形成空腔，在第一溝槽與空腔中形成III-V化合物層，其中，第一溝槽中的III-V化合物由於III-V化合物與襯底之間的失配而存在缺陷。接著，去除第一溝槽與第二溝槽中的III-V化合物，第二溝槽位於第一溝槽的上方，從而將存在缺陷的III-V化合物去除，在第一溝槽中填充第一介質層，在第二溝槽中填充III-V化合物，形成大尺寸的絕緣體上III-V化合物襯底。本發明中，可以製備大尺寸的絕緣體上III-V化合物襯底，並且，消除了III-V化合物中的缺陷，為矽基上製備高性能的化合物半導體器件提供基礎。
附圖說明
圖1為本發明一實施例中製備絕緣體上III-V化合物襯底的流程圖；
圖2～圖8為本發明一實施例中製備絕緣體上III-V化合物襯底過程中的結構示意圖；
圖9為本發明另一實施例中形成開口的示意圖。
具體實施方式
下面將結合示意圖對本發明的絕緣體上III-V化合物襯底的製備方法進行更詳細的描述，其中表示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然實現本發明的有利效果。因此，下列描述應當被理解為對於本領域技術人員的廣泛知道，而並不作為對本發明的限制。
本發明的核心思想在於，提供一種絕緣體上III-V化合物襯底的製備方法，在第一介質層與第二介質層之間犧牲層，並通過開口去除犧牲層形成空腔，在第一溝槽與空腔中形成III-V化合物層，其中，第一溝槽中的III-V化合物由於III-V化合物與襯底之間的失配而存在缺陷。接著，去除第一溝槽與第二溝槽中的III-V化合物，第二溝槽位於第一溝槽的上方，從而將存在缺陷的III-V化合物去除，在第一溝槽中填充第一介質層，在第二溝槽中填充III-V化合物，形成大尺寸的絕緣體上III-V化合物襯底。本發明中，可以製備大尺寸的絕緣體上III-V化合物襯底，並且，消除了III-V化合物中的缺陷，為矽基上製備高性能的化合物半導體器件提供基礎。
下文結合附圖對本發明的絕緣體上III-V化合物襯底的製備方法進行描述，圖1為製備的流程圖，圖2～圖9為製備過程中的結構示意圖，其製備過程具體包括如下步驟：
執行步驟S1，參考圖2所示，提供襯底100，本實施例中，所述襯底100為單晶矽襯底。接著，在所述襯底100上形成有第一介質層110，所述第一介質層110為氧化矽，厚度為5nm～100nm。例如，厚度為20nm、30nm、50nm、80nm等。在本實施例中，第一介質層110作為後續形成的絕緣體上III-V化合物襯底的中間絕緣層。之後，刻蝕所述第一介質層110，在所述第一介質層100中形成第一溝槽111，所述第一溝槽111暴露所述襯底100，第一溝槽111作為後續在矽襯底上外延III-V化合物材料的窗口。
執行步驟S2，參考圖3所示，依次在第一介質層110上形成犧牲層120和第二介質層130，所述犧牲層120填充所述第一溝槽111，並覆蓋至少部分所述第一介質層110，所述第二介質層130覆蓋所述犧牲層120以及部分第一介質層110。在本實施例中，所述犧牲層120為非晶碳、鍺、鍺矽合金、光阻材料或聚醯亞胺等材料，可以採用等離子體增強化學氣相沉積(PECVD)或者低壓化學氣相沉積(LPCVD)工藝沉積犧牲層120，形成的犧牲層120的厚度為5nm～100nm。所述第二介質層130為氮化矽，厚度為5nm～100nm。需要說明的是，所述第二介質層130與所述第一介質層110採用不同的介質材料，避免後續去除第二介質層130時，影響第一介質層110。
執行步驟S3，參考圖4所示，在所述第二介質層130中形成開口140，所述開口140暴露所述犧牲層120。在本實施例中，在第二介質層130上形成圖案化的光阻(圖中未示出)，並以圖案化的光阻為掩膜，採用等離子體刻蝕第二介質層130，形成開口140。
接著，參考圖5所示，通過開口140去除所述犧牲層120，在所述第一介質層110與所述第二介質層130之間形成空腔150。在本實施例中，採用等離子體刻蝕去除所述犧牲層120。例如，所述犧牲層120為非晶碳時，採用氧氣等離子體去除非晶碳，非晶碳與氧氣等離子體之間反應生成二氧化碳，二氧化碳氣體從開口140釋放出來。
執行步驟S4，參考圖6所示，形成III-V化合物層160，所述III-V化合物層160填充所述第一溝槽111以及所述空腔150。所述III-V化合物層160的材料為GaN、InP、InAs、InSb、InGaAs或本領域公知的其他III-V化合物。本實施例中，採用金屬有機化合物化學氣相沉積、原子層沉積或分子束外延形成所述III-V化合物層160。由於III-V化合物選擇性外延的性質，III-V化合物首先在矽襯底100上沉積，並繼續生長從而將第一溝槽111以及空腔150繼續填滿。由於III-V化合物與矽襯底100之間的失配，例如，晶格常數失配、熱膨脹係數失配或晶格結構失配，使得III-V化合物層160與矽襯底100接觸的部分中存在缺陷，即第一溝槽111中的III-V化合物以及第一溝槽111上的III-V化合物存在缺陷，從而影響III-V化合物的性能。
執行步驟S5，參考圖7所示，去除所述第二介質層160，刻蝕在所述III-V 化合物層160，在所述III-V化合物層中形成第二溝槽161，所述第二溝槽161位於所述第一溝槽111的上方，同時去除第一溝槽111以及第二溝槽161中的III-V化合物。在本實施例中，將第一溝槽111和第二溝槽161中的III-V化合物去除，從而將存在缺陷的III-V化合物去除。此外，所述第二溝槽161的寬度大於所述第一溝槽111的寬度，保證將存在缺陷的III-V化合物完全去除。所述第一溝槽111的寬度為50nm～500nm，所述第二溝槽161的寬度為100nm～1000nm，便於將第一溝槽111中的存在缺陷的III-V化合物完全去除，便於後續將第一溝槽111填充完全。
執行步驟S6，參考圖8所示，在所述第一溝槽111中填充所述第一介質層110，在所述第二溝槽161中填充所述III-V化合物層160，從而形成絕緣體上III-V化合物襯底。絕緣體上III-V化合物襯底包括襯底100、第一介質層110以及III-V化合物層160，本發明中，可以製備大尺寸的絕緣體上III-V化合物襯底，並且，消除了III-V化合物中的缺陷，從而為矽基上製備高性能的化合物半導體器件提供基礎。
此外，本發明中第二介質層中形成開口的示意圖參考圖9所示，圖9中，第一介質層覆蓋部分所述襯底，犧牲層完全部分所述第一介質層，使得第二介質層覆蓋犧牲層以及部分襯底。可以理解的是，本實施例中的其他工藝步驟與上一實施例中的工藝步驟均相同，在此不作贅述。
綜上所述，本發明中，在第一介質層與第二介質層之間犧牲層，並去除犧牲層形成空腔，在空腔中形成III-V化合物層，其中，第一溝槽中的III-V化合物由於III-V化合物與襯底之間的失配而存在缺陷。在III-V化合物層形成第二溝槽，第二溝槽位於第一溝槽的上方，將存在缺陷的III-V化合物去除，並在第一溝槽中填充第一介質層，在第二溝槽中填充III-V化合物，形成大尺寸的絕緣體上III-V化合物襯底。本發明中，可以製備大尺寸的絕緣體上III-V化合物襯底，並且，消除了III-V化合物與襯底之間失配導致的缺陷，為矽基上製備高性能的化合物半導體器件提供基礎。
顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。