寬帶無線電中頻收發信機的製作方法

2023-10-09 01:33:54

專利名稱：寬帶無線電中頻收發信機的製作方法
技術領域：
本實用新型屬於無線移動通信信號處理技術領域，尤其是涉及一種寬帶無線電中 頻收發信機。
背景技術：
隨著信息技術的發展，無線電技術獲得了廣泛的應用，軟體無線電技術使得無線 電信號處理已經進入數位訊號處理的階段。從目前國內、國外市場看，缺乏一種小型、低功 耗、通用型且能進行可疊加擴展的無線電中頻模/數混合信號處理硬體平臺。現有的國外 產品價格昂貴(例如英國Sundance)，大多採用中頻直接數位化的高成本技術方案；而國內 產品大多是為某一應用領域專門設計的信號處理設備，因而不是一種通用的硬體平臺。另外，現有國內、國外同類產品都提供了從基帶到射頻的整體結構，因而限制了產 品的應用範圍。現如今，更多應用領域需要一種寬帶無線電中頻信號處理機，以提供中頻以 下的通用硬體處理平臺，在這個通用硬體處理平臺平臺上，用戶可以開發、驗證自己的無線 電數位訊號處理算法，包括調製解調、同步、糾錯和數據復分接，用戶也可以購買第三方的 智慧財產權核(IP)來快速構建其應用；對這樣的通用硬體平臺同時要求具有豐富的外部擴 展連接接口，以方便和計算機、控制主機、信源(視頻、音頻、乙太網絡等)等外部信號處理 設備進行連接。總體來看，現有國內外同類產品存在以下缺點1)採用直接中頻數位化(需要昂 貴的模/數轉換晶片ADC、高速數字直接下變頻晶片DDC和大容量、高速現場可編程門陣列 晶片FPGA)的技術方案導致產品成本昂貴；實際上，高速ADC產生的高速、大量數位化數據 對於當前國際上現有的FPGA很難直接處理，因此，還需要DDC處理晶片來完成信號的下採 樣抽取以減少信號數據量，這樣的硬體結構雖然滿足了軟體無線電的概念要求，但缺乏應 用的通用性和可複製性；2)現有同類產品所提出的數字正交上、下變頻方案具有對FPGA資 源佔用過高、信號處理帶寬有限等缺點，在該方案下留給調製、解調、同步、糾錯等更為關鍵 的信號處理模塊的資源很有限，限制了產品的應用範圍；3)現有產品採用數位化下變頻和 帶通欠採樣技術對前端濾波器提出了更高要求，也將損失一定的信噪比，在一些需要高靈 敏度的接收機應用中並不適用；4)現有產品在體積、功耗、工程實用性等方面均存在不足。

實用新型內容本實用新型所要解決的技術問題在於針對上述現有技術中的不足，提供一種寬帶 無線電中頻收發信機，其體積小、功耗低且適用範圍廣、工作性能可靠、信號處理效果好，能 有效解決現有國內外同類產品所存在的成本昂貴、缺乏應用的通用性和可複製性、應用範 圍窄、功耗高、工程實用性差等多種缺陷和不足。為解決上述技術問題，本實用新型採用的技術方案是一種寬帶無線電中頻收發 信機，其特徵在於包括與射頻設備相接的寬帶中頻模擬前端、與寬帶中頻模擬前端相接的 模擬/數字混合信號處理器、與模擬/數字混合信號處理器相接且用於與外部信號處理設備進行通信的外部連接接口以及分別與寬帶中頻模擬前端、模擬/數字混合信號處理器和 外部連接接口相接的時鐘分配系統；所述寬帶中頻模擬前端包括發射通道、接收通道以及 分別與發射通道和接收通道相接的中頻本振；所述模擬/數字混合信號處理器包括模/數 轉換器ADC、數/模轉換器DAC以及分別與模/數轉換器ADC和數/模轉換器DAC相接的數 字信號處理單元，數位訊號處理單元與外部連接接口相接；所述射頻設備所接收的信號經 接收通道輸送至模/數轉換器ADC進行模/數轉換後，再送至數位訊號處理單元進行處理； 數位訊號處理單元處理後需發送的信號經數/模轉換器DAC進行數/模轉換後，再通過發 射通道送至射頻設備進行發送。所述接收通道包括依次連接的中頻接收前級濾波器、中頻數字自動增益控制器、 中頻接收後級濾波器、適用於寬頻段範圍的正交解調器和基帶接收濾波器，中頻接收前級 濾波器與射頻設備相接，基帶接收濾波器與模/數轉換器ADC相接，所述中頻數字自動增益 控制器；所述發射通道包括依次連接的基帶發射濾波器、能適用於寬頻段範圍的正交調製 器、中頻發射前級濾波器、中頻預增益放大器和中頻發射末級濾波器，基帶發射濾波器與數 /模轉換器DAC相接，中頻發射末級濾波器與射頻設備相接；所述正交解調器和正交調製器 均與中頻本振相接。所述中頻本振包括依次連接的參考頻率源、壓控振蕩器、本振輸出濾波器、本振輸 出驅動器和本振輸出功分器以及與壓控振蕩器相接的環路濾波器；所述環路濾波器的兩端 分別與壓控振蕩器的輸入端和輸出端相接，所述本振輸出功分器的兩個輸出端分別與正交 解調器和正交調製器相接。所述數位訊號處理單元包括FPGA現場可編程門陣列處理模塊、與FPGA現場可編 程門陣列處理模塊相接的DSP數位訊號處理器和FPGA現場可編程門陣列處理模塊的配置 電路，所述配置電路分別與FPGA現場可編程門陣列處理模塊和DSP數位訊號處理器相接， 所述FPGA現場可編程門陣列處理模塊和DSP數位訊號處理器分別與外部連接接口相接。所述配置電路包括動態配置控制電路以及分別與動態配置控制電路相接的非易 失Flash存儲晶片一、非易失Flash存儲晶片二和非易失Flash存儲晶片三，動態配置控制 電路分別與FPGA現場可編程門陣列處理模塊和DSP數位訊號處理器相接。所述外部連接接口包括與FPGA現場可編程門陣列處理模塊相接的乙太網接口、 RS 422/485/232接口和TTL電平收發緩衝接口以及與DSP數位訊號處理器相接的多通道緩 衝串行接口。所述FPGA現場可編程門陣列處理模塊和DSP數位訊號處理器間通過外部存儲單 元進行雙向通信，所述外部存儲單元分別與FPGA現場可編程門陣列處理模塊和DSP數字信 號處理器相接。本實用新型與現有技術相比具有以下優點1、通用性好、適用範圍廣本實用新型的設計充分考慮了無線通信、導航、雷達、無 線電測控/測量等多種應用場合對中頻數位訊號處理機的要求，具有很強的可伸縮性。首 先，中頻範圍寬(50MHz-500MHz)，可以適應大多無線電中頻信號處理的要求；其次，本實用 新型可以通過網口、TTL電平、RS422/485進行疊加擴展，當採用網口擴展時可以和計算機 伺服器無縫連接，由計算機伺服器完成後續的信號處理、顯示、控制等任務；再次，本實用新 型提供寬達90dB的AGC控制範圍，精度達到1. 5dB,提供豐富外接接口，可以適應更多的應用環境。2、系統硬體結構模塊化、結構化設計，硬體結構設計簡單，易於系統功能調整和維 護本實用新型設計有動態配置電路C0NF，用來實現對FPGA的動態配置。C0NF採用三片配 置晶片設計結構，可以動態切換三種FPGA硬體配置工程，真正實現軟體無線電的動態配置 能力。3、由於採用模擬正交下變頻，信號直接搬移到基帶處理，這樣就可徹底解決前述 的目前產品存在的缺點，從而達到不用帶通欠採樣，不用數字正交上、下變頻而佔用大量 FPGA資源，不必採用高速數字直接下變頻晶片DDC和大容量、高速現場可編程門陣列晶片 FPGA，從而也達到了小型、低功耗、通用型、可疊加擴展的產品性能。4、設計合理，功能完備，寬帶中頻模擬前端完成中頻模擬信號的放大、濾波、增益 控制、上下變頻等功能，其中發射通道完成中頻濾波和信號增益預放大，對於使用非恆包絡 的調製方案，為了使射頻功放發揮最大效率，中頻信號必須滿足一定的電平要求，因此中頻 發射通道的信號預增益放大就是非常必要的；對於接收通道是完成中頻濾波和自動增益控 制，現代寬帶無線通信系統往往要求大的動態範圍，本實用新型的中頻自動增益採用兩級 級聯，可以提供90dB的增益控制範圍，控制精度小於1. 5dB。經上述寬帶中頻模擬前端調 理後的信號經正交調製器和正交解調器以及低通模擬濾波器後連接到數/模轉換器(DAC) 和模/數轉換器(ADC)，完成模擬-數位訊號的轉換，基帶信號的處理採用數位訊號處理算 法，由FPGA和DSP聯合協作完成。其中，FPGA現場可編程門陣列處理模塊可以完成數字低 通濾波、載波同步、信號幀同步、樣值(採用)同步和碼元同步等功能，DSP數位訊號處理器 可以完成信息數據的組幀、拆幀處理、FEC編解碼等功能。採用這樣的處理結構可以降低對 DSP數位訊號處理器的性能要求，節省成本，提高系統的數據吞吐量。另外，本實用新型採 用的是開放的體系結構，實際開發者可以根據所應用環境的要求靈活地加以調整。綜上，本 實用新型可以連接從50MHz至500MH的中頻模擬(50歐)信號，並提供正交I\Q兩路60MHz 的基帶信號處理帶寬，同時提供有乙太網口、RS422/485/232接口等豐富的外部擴展接口。綜上所述，本實用新型體積小、功耗低且適用範圍廣、工作性能可靠、信號處理效 果好，能有效解決現有國內外同類產品所存在的成本昂貴、缺乏應用的通用性和可複製性、 應用範圍窄、對前端濾波器要求高、體積大、功耗高、工程實用性差等多種缺陷和不足，其提 供了一種小型、低功耗且通用的無線電中頻模/數混合信號處理硬體平臺，提供從低中頻 (50MHz)至高中頻(500MHz)的直接50歐接口及其數位訊號處理部件和外部連接接口部件， 可廣泛應用在無線電通信、導航、雷達數位訊號處理、無線電測控測量、無線電頻譜分析監 控等領域。下面通過附圖和實施例，對本實用新型的技術方案做進一步的詳細描述。
圖1為本實用新型的電路框圖。圖2為本實用新型寬帶中頻模擬前端的電路原理及外部接線圖。圖3為本實用新型模擬/數字混合信號處理器與外部連接接口的電路原理及外部 接線圖。圖4為本實用新型FPGA現場可編程門陣列處理模塊配置電路的電路原理及外部接線圖。[0024]附圖標記說明[0025]1-寬帶中頻模擬前端；1-1-接收通道；1-11-中頻接收前級濾[0026]波器；[0027]1-12-中頻數字自動增1-13-中頻接收後級1-14-正交解調器；[0028]益控制器；濾波器；[0029]1-15-基帶接收濾波器；1-2-中頻本振；1-21-參考頻率源；[0030]1-22-壓控振蕩器；1-23-環路濾波器；1-24-本振輸出濾波器；[0031]1-25-本振輸出驅動器；1-26-本振輸出功分1-3-發射通道；[0032]器；[0033]1-31-基帶發射濾波器；1-32-正交調製器；1-33-中頻發射前級濾[0034]波器；[0035]1-34-中頻預增益放大1-35-中頻發射末級2_模擬/數字混合信號[0036]器；濾波器；處理器；[0037]2-1-模/數轉換器ADC；2-2-數/模轉換器2-3-數位訊號處理單[0038]DAC ；元；[0039]2-31-FPGA現場可編程2-32-外部存儲單2-33-DSP數位訊號處[0040]門陣列處理模塊；元；理器；[0041]2-34-動態配置控制電2-35-配置電路；2-36-非易失Flash存[0042]路；儲晶片一；[0043]2-37-非易失Flash存儲f 2-38-非易失 Flash3-外部連接接口 ；[0044]-H-* LL ~ 心片一；存儲晶片三；[0045]3-1-乙太網接口 ；3-2-RS 422/485/2323-3-TTL電平收發緩衝[0046]接口 ；接口 ；[0047]3-4-多通道緩衝串行接4-時鐘分配系統；5_射頻設備。[0048]n ；
具體實施方式
如圖1所示，本實用新型包括與射頻設備5相接的寬帶中頻模擬前端1、與寬帶中 頻模擬前端1相接的模擬/數字混合信號處理器2、與模擬/數字混合信號處理器2相接且 用於與外部信號處理設備進行通信的外部連接接口 3以及分別與寬帶中頻模擬前端1、模 擬/數字混合信號處理器2和外部連接接口 3相接的時鐘分配系統4。結合圖2，所述寬帶中頻模擬前端1包括發射通道1-3、接收通道1-1以及分別與 發射通道1-3和接收通道1-1相接的中頻本振1-2。所述模擬/數字混合信號處理器2包 括模/數轉換器ADC2-1、數/模轉換器DAC2-2以及分別與模/數轉換器ADC2-1和數/模 轉換器DAC2-2相接的數位訊號處理單元2-3，數位訊號處理單元2-3與外部連接接口 3相 接。所述射頻設備5所接收的信號經接收通道1-1輸送至模/數轉換器ADC2-1進行模/ 數轉換後，再送至數位訊號處理單元2-3進行處理。所述數位訊號處理單元2-3處理後需 發送的信號經數/模轉換器DAC2-2進行數/模轉換後，再通過發射通道1-3送至射頻設備5進行發送。所述模/數轉換器ADC2-1、數/模轉換器DAC2-2和數位訊號處理單元2_3均 與時鐘分配系統4相接。本實施例中，所述接收通道1-1包括依次連接的中頻接收前級濾波器1-11、中頻 數字自動增益控制器1-12、中頻接收後級濾波器1-13、適用於寬頻段範圍的正交解調器 1-14和基帶接收濾波器1-15，中頻接收前級濾波器1-11與射頻設備5相接，基帶接收濾波 器1-15與模/數轉換器ADC2-1相接，所述中頻數字自動增益控制器1-12。所述發射通道
1-3包括依次連接的基帶發射濾波器1-31、能適用於寬頻段範圍的正交調製器1-32、中頻 發射前級濾波器1-33、中頻預增益放大器1-34和中頻發射末級濾波器1-35，基帶發射濾波 器1-31與數/模轉換器DAC2-2相接，中頻發射末級濾波器1-35與射頻設備5相接。所述 正交解調器1-14和正交調製器1-32均與中頻本振1-2相接。所述中頻本振1-2包括依次連接的參考頻率源1-21、壓控振蕩器1-22、本振輸出 濾波器1-24、本振輸出驅動器1-25和本振輸出功分器1-26以及與壓控振蕩器1-22相接的 環路濾波器1-23。所述環路濾波器1-23的兩端分別與壓控振蕩器1-22的輸入端和輸出端 相接，所述本振輸出功分器1-26的兩個輸出端分別與正交解調器1-14和正交調製器1-32 相接。如圖3所示，所述數位訊號處理單元2-3包括FPGA現場可編程門陣列處理模塊
2-31、與FPGA現場可編程門陣列處理模塊2-31相接的DSP數位訊號處理器2_33和FPGA 現場可編程門陣列處理模塊2-31的配置電路2-35，所述配置電路2-35分別與FPGA現場可 編程門陣列處理模塊2-31和DSP數位訊號處理器2-33相接，所述FPGA現場可編程門陣列 處理模塊2-31和DSP數位訊號處理器2-33分別與外部連接接口 3相接。結合圖4，所述配置電路2-35包括動態配置控制電路2_34以及分別與動態配置 控制電路2-34相接的非易失Flash存儲晶片一 2_36、非易失Flash存儲晶片二 2_37和非 易失Flash存儲晶片三2-38，動態配置控制電路2_34分別與FPGA現場可編程門陣列處理 模塊2-31和DSP數位訊號處理器2-33相接。所述FPGA現場可編程門陣列處理模塊2_31 和DSP數位訊號處理器2-33間通過外部存儲單元2-32進行雙向通信，所述外部存儲單元 2-32分別與FPGA現場可編程門陣列處理模塊2-31和DSP數位訊號處理器2_33相接。所述外部連接接口 3包括與FPGA現場可編程門陣列處理模塊2-31相接的乙太網 接口 3-l、RS422/485/232接口 3_2和TTL電平收發緩衝接口 3_3以及與DSP數位訊號處理 器2-33相接的多通道緩衝串行接口 3-4。本實用新型的工作過程是所述射頻設備5接收到中頻模擬信號後，先將中頻模 擬信號發送至接收通道1-1，而上述中頻模擬信號進入接收通道1-1後，先經中頻接收前 級濾波器1-11選擇出有用信號，再將所選擇出的有用信號送入中頻數字自動增益控制器 1-12進行增益控制調整，所述中頻數字自動增益控制器1-12可以提供90dB的增益控制範 圍，並且其控制精度小於1.5dB，因而其能起到調整後級電路即中頻接收後級濾波器1-13 輸入信號動態範圍的作用，使得整個系統在高動態範圍下也能正常工作；隨後，經過中頻數 字自動增益控制器1-12進行自動增益控制後獲得的高頻信號進一步通過中頻接收後級濾 波器1-13後，在正交解調器1-14中與本振輸出功分器1-26產生的中頻本振信號進行混頻 並進行中頻信號到基帶信號的下變頻正交解調後，相應形成I、Q兩路正交基帶信號，且將 所獲得的I、Q兩路正交基帶信號送至基帶接收濾波器1-15進行濾波處理(濾除正交解調後所產生的高頻鏡像分量)並相應產生解調基帶信號；之後，再通過模/數轉換器ADC2-1 將所產生的解調基帶信號轉換為數位訊號後，再送入數位訊號處理單元2-3進行分析處理 (包括解調、解擴、FFT分析等)並得到諸如視頻、音頻等信源碼流；最後通過外部連接接口 3將處理後得到的信源碼流送至外部信號處理設備進行進一步地後續處理及應用。實際使 用時，對所述中頻數字自動增益控制器1-12的控制採用數字控制方式，具體是採用FPGA現 場可編程門陣列處理模塊2-31進行控制，FPGA現場可編程門陣列處理模塊2-31採用如平 方率檢波、偽碼相關峰值等參量對外部數控的中頻數字自動增益控制器1-12進行電平調 整，電平的調整理論上不會對接收機的信噪比有所改善。採用正交解調器1-14進行正交解調的優勢在於不僅能降低後級模/數轉換器 ADC2-1對採樣時鐘頻率的要求，同時能有效降低基帶接收濾波器1-15的使用要求。具體 原因如下採用正交解調器1-14進行正交解調時，正交下變頻所產生的I Q兩路基帶信號 實際上是一個模擬信號的希爾伯特變換過程，將實信號變換為其解析形式。而實信號的解 析形式表達了信號的全部信息，因此可以實現模/數轉換器ADC2-1採樣頻率下的全頻帶分 析，而不是耐奎斯特原理的採樣頻率一半的半頻帶分析，同時，正交解調能夠有效抑制解調 後的高頻鏡像分量，從而降低對基帶濾波器的要求。相反地，經過數位訊號處理單元2-3分析處理後所產生的數字基帶信號首先通過 數/模轉換器DAC2-2轉換為基帶模擬信號，並且在此數/模轉換過程中會產生基帶的高頻 鏡像分量，為了抑制高頻鏡像分量，經數/模轉換器DAC2-2轉換所產生的基帶模擬信號要 通過基帶發射濾波器1-31濾除高頻鏡像分量，然後再送入正交調製器1-32進行基帶信號 到中頻信號的上變頻正交調製變換；按照本實用新型，採用正交調製方式同樣也有效抑制 了調製後的鏡像分量，降低了對中頻發射前級濾波器1-33和中頻發射末級濾波器1-35的 要求，在很多應用場合，與本實用新型連接的射頻設備5對輸入其內部中頻信號的電平有 要求，為了提高本實用新型的適用範圍，還增加了一級可調增益的中頻預增益放大器1-34， 通過中頻預增益放大器1-34進行可調的增益控制，可以保證將射頻部分即射頻設備5的功 放工作在一個最佳線性工作點，充分提高射頻功放的效率，這對於非恆包絡調製，如0FDM 調製方式非常有利。同時，由於採用數控可調增益即中頻預增益放大器1-34，可以避免傳統 設計中必須進行的模擬電路增益模塊調試的繁瑣工作。另外，由於無線電信號大多採用成 幀發送，具有不同的幀設計結構，有些情況要求對幀內某些信號進行功率控制，如幀的前導 功率控制，採用數控增益模塊即中頻預增益放大器1-34可以靈活地控制幀內不同信號分 量的功率，因而能有效提高信號的使用效率。所述中頻本振1-2中，壓控振蕩器1-22內部集成有鑑相器，所述鑑相器輸出壓控 振蕩器1-22中的壓控振蕩器VC0分頻後的振蕩輸出頻率和參考頻率源1-21的相位差並產 生鑑相脈衝，所產生的鑑相脈衝經過環路濾波器1-23的低通平滑後產生控制壓控振蕩器 VC0的控制電壓，該控制電壓控制壓控振蕩器VC0在某個波段內的振蕩頻率，並且使得壓控 振蕩器VC0的輸出頻率是參考頻率源1-21的某個數值的倍數，這個數值可以是小數倍，也 可以是整數倍。壓控振蕩器VC0輸出的振蕩頻率源經過本振輸出濾波器1-24即本振帶通 濾波器濾除帶外分量後送入本振輸出驅動器1-25，本振輸出驅動器1-25保證其輸出一個 0-5dBm電平的正弦波源，之後再經過本振輸出功分器1-26分別輸出到接收通道1_1和發射 通道1-3的正交解調器1-14和正交調製器1-32。[0060]所述數位訊號處理單元2-3中，FPGA現場可編程門陣列處理模塊2_31完成所有 信號的物理和邏輯連接，同時FPGA現場可編程門陣列處理模塊2-31通過SDRAM、SRAM等易 失性存儲器件(即外部存儲單元2-32)與DSP數位訊號處理器2-33交聯，其中所述外部存 儲單元2-32作為外部擴展存儲器設備，由FPGA現場可編程門陣列處理模塊2-31和DSP數 字信號處理器2-33共享數據地址空間，實現兩者的數據交換。實際使用過程中，乙太網接口 3-1與FPGA現場可編程門陣列處理模塊2_31之間 通過標準的MI I接口實現數據交換，由FPGA現場可編程門陣列處理模塊2-31和DSP數字 信號處理器2-33共同處理媒體接入層MAC的協議控制。所述RS422/485/232接口 3_2的 通信協議由FPGA現場可編程門陣列處理模塊2-31實現，可以實現異步與同步串行數據的 傳輸鏈路。所述FPGA現場可編程門陣列處理模塊2-31的配置電路2-35用來實現對FPGA 現場可編程門陣列處理模塊2-31進行動態配置。所述配置電路2-35中，非易失Flash存儲晶片一 2-36、非易失Flash存儲晶片二 2-37和非易失Flash存儲晶片三2_38為三片非易失Flash存儲晶片，分別存儲三種不同 的配置工程文件，實際使用時由動態配置控制電路2-34對上述三片非易失Flash存儲晶片 進行讀數以完成對FPGA現場可編程門陣列處理模塊2-31的動態配置過程。同時，動態配 置控制電路2-34與FPGA現場可編程門陣列處理模塊2-31的的配置單元相接，用以產生 FPGA現場可編程門陣列處理模塊2-31配置的控制時序和配置狀態命令指示信號。所述動 態配置控制電路2-34還與DSP數位訊號處理器2-33相接，用於接收外DSP數位訊號處理 器2-33下達的動態配置指令。工作過程中，DSP數位訊號處理器2-33根據當前系統狀態 可以通過動態配置控制電路2-34動態切換FPGA現場可編程門陣列處理模塊2-31的配置 工程，真正實現軟體無線電的動態配置能力。以上所述，僅是本實用新型的較佳實施例，並非對本實用新型作任何限制，凡是根 據本實用新型技術實質對以上實施例所作的任何簡單修改、變更以及等效結構變化，均仍 屬於本實用新型技術方案的保護範圍內。
權利要求一種寬帶無線電中頻收發信機，其特徵在於包括與射頻設備(5)相接的寬帶中頻模擬前端(1)、與寬帶中頻模擬前端(1)相接的模擬/數字混合信號處理器(2)、與模擬/數字混合信號處理器(2)相接且用於與外部信號處理設備進行通信的外部連接接口(3)以及分別與寬帶中頻模擬前端(1)、模擬/數字混合信號處理器(2)和外部連接接口(3)相接的時鐘分配系統(4)；所述寬帶中頻模擬前端(1)包括發射通道(1-3)、接收通道(1-1)以及分別與發射通道(1-3)和接收通道(1-1)相接的中頻本振(1-2)；所述模擬/數字混合信號處理器(2)包括模/數轉換器ADC(2-1)、數/模轉換器DAC(2-2)以及分別與模/數轉換器ADC(2-1)和數/模轉換器DAC(2-2)相接的數位訊號處理單(2-3)，數位訊號處理單元(2-3)與外部連接接口(3)相接；所述射頻設備(5)所接收的信號經接收通道(1-1)輸送至模/數轉換器ADC(2-1)進行模/數轉換後，再送至數位訊號處理單元(2-3)進行處理；數位訊號處理單元(2-3)處理後需發送的信號經數/模轉換器DAC(2-2)進行數/模轉換後，再通過發射通道(1-3)送至射頻設備(5)進行發送。
2.按照權利要求1所述的寬帶無線電中頻收發信機，其特徵在於所述接收通道(1-1) 包括依次連接的中頻接收前級濾波器(1-11)、中頻數字自動增益控制器(1-12)、中頻接收 後級濾波器(1-13)、適用於寬頻段範圍的正交解調器(1-14)和基帶接收濾波器(1-15)， 中頻接收前級濾波器(1-11)與射頻設備(5)相接，基帶接收濾波器(1-15)與模/數轉換 器ADC(2-1)相接，所述中頻數字自動增益控制器(1-12)；所述發射通道(1-3)包括依次連 接的基帶發射濾波器(1-31)、能適用於寬頻段範圍的正交調製器(1-32)、中頻發射前級濾 波器(1-33)、中頻預增益放大器(1-34)和中頻發射末級濾波器(1-35)，基帶發射濾波器 (1-31)與數/模轉換器DAC (2-2)相接，中頻發射末級濾波器(1-35)與射頻設備(5)相接； 所述正交解調器(1-14)和正交調製器(1-32)均與中頻本振(1-2)相接。
3.按照權利要求2所述的寬帶無線電中頻收發信機，其特徵在於所述中頻本振(1-2) 包括依次連接的參考頻率源(1-21)、壓控振蕩器(1-22)、本振輸出濾波器(1-24)、本振輸 出驅動器(1-25)和本振輸出功分器(1-26)以及與壓控振蕩器(1-22)相接的環路濾波器 (1-23)；所述環路濾波器(1-23)的兩端分別與壓控振蕩器(1-22)的輸入端和輸出端相接， 所述本振輸出功分器(1-26)的兩個輸出端分別與正交解調器(1-14)和正交調製器(1-32) 相接。
4.按照權利要求1、2或3所述的寬帶無線電中頻收發信機，其特徵在於所述數字信 號處理單元(2-3)包括FPGA現場可編程門陣列處理模塊(2-31)、與FPGA現場可編程門陣 列處理模塊(2-31)相接的DSP數位訊號處理器(2-33)和FPGA現場可編程門陣列處理模塊 (2-31)的配置電路(2-35)，所述配置電路(2-35)分別與FPGA現場可編程門陣列處理模塊 (2-31)和DSP數位訊號處理器(2-33)相接，所述FPGA現場可編程門陣列處理模塊(2_31) 和DSP數位訊號處理器(2-33)分別與外部連接接口(3)相接。
5.按照權利要求4所述的寬帶無線電中頻收發信機，其特徵在於所述配置電路 (2-35)包括動態配置控制電路(2-34)以及分別與動態配置控制電路(2-34)相接的非易 失Flash存儲晶片一(2-36)、非易失Flash存儲晶片二(2_37)和非易失Flash存儲晶片三 (2-38)，動態配置控制電路(2-34)分別與FPGA現場可編程門陣列處理模塊(2_31)和DSP 數位訊號處理器(2-33)相接。
6.按照權利要求4所述的寬帶無線電中頻收發信機，其特徵在於所述外部連接接口(3)包括與FPGA現場可編程門陣列處理模塊(2-31)相接的乙太網接口(3_1)、 RS422/485/232接口(3_2)和TTL電平收發緩衝接口(3_3)以及與DSP數位訊號處理器 (2-33)相接的多通道緩衝串行接口(3-4)。
7.按照權利要求4所述的寬帶無線電中頻收發信機，其特徵在於所述FPGA現場可編 程門陣列處理模塊(2-31)和DSP數位訊號處理器(2-33)間通過外部存儲單元(2_32)進 行雙向通信，所述外部存儲單元(2-32)分別與FPGA現場可編程門陣列處理模塊(2-31)和 DSP數位訊號處理器(2-33)相接。
專利摘要本實用新型公開了一種寬帶無線電中頻收發信機，包括與射頻設備相接的寬帶中頻模擬前端、與寬帶中頻模擬前端相接的模擬/數字混合信號處理器、與模擬/數字混合信號處理器相接的外部連接接口以及時鐘分配系統；寬帶中頻模擬前端包括發射通道、接收通道和中頻本振；模擬/數字混合信號處理器包括ADC、DAC和數位訊號處理單元；射頻設備所接收的信號經接收通道輸送至ADC進行模/數轉換後送至數位訊號處理單元進行處理；數位訊號處理單元處理後需發送的信號經數/模轉換後通過發射通道送至射頻設備進行發送。本實用新型體積小、功耗低且適用範圍廣、工作性能可靠、信號處理效果好，能有效解決現有國內外同類產品存在的多種缺陷和不足。
文檔編號H04B1/40GK201571052SQ20102001966
公開日2010年9月1日 申請日期2010年1月12日 優先權日2010年1月12日
發明者楊軍 申請人:陝西龍騰通訊科技有限責任公司