一種模擬i2c總線的裝置的製作方法

2023-10-08 11:01:19 1

專利名稱：一種模擬i2c總線的裝置的製作方法
技術領域：
本實用新型屬於電子產品功能自動化測試領域，尤其涉及一種模擬I2C總線的裝置。
背景技術：
目前信息社會的發展，很大程度上取決於信息與信號處理技術的先進性。隨著數位訊號處理技術的出現，改變了信息與信號處理技術的整體面貌，而數據採集作為數位訊號處理的必不可少的前期工作，在整個數字系統中起到關鍵性乃至決定性的作用，甚至其應用已經深入到信號處理的各個領域中。I2C(Inter-Integrated Circuit)總線是由PHILIPS公司開發的兩線式串行總線，用於連接微控制器及其外圍設備，是微電子通信控制領域廣泛採用的ー種總線標準。它是同步通信的ー種特殊形式，具有接ロ線少，控制方式簡單，器件封裝形式小，通信速率較聞等優點。當前電子產品功能測試系統中，如果需要用到I2C總線，總是需要採用獨立的I2C 適配器，這不僅需用額外的花費，還需要額外的驅動軟體並佔用系統空間。

實用新型內容本實用新型的目的在於提供一種模擬I2C總線的裝置，g在解決當前電子產品功能測試系統中，如果需要用到I2C總線，總是需要採用獨立的I2C適配器，不僅需用額外的花費，還需要額外的驅動軟體並佔用系統空間的問題。本實用新型是這樣實現的，一種模擬I2C總線的裝置，該裝置包括PC機、數據採集卡，其特徵在幹，該裝置還包括I2C數據輸入輸出分離電路、至少ー個I2C器件；所述I2C數據輸入輸出分離電路的雙向數據端通過I2C總線連接所述I2C器件， 其數據輸入端和數據輸出端通過I2C總線連接所述數據採集卡的數字輸入輸出通道。進ー步，所述I2C數據輸入輸出分離電路包括偏置電阻R1、偏置電阻R4、三極體 Q1、三極體Q2、上拉電阻R2、上拉電阻R3 ；I2C Data out端通過所述偏置電阻Rl與所述三極體Ql的基極相連接，所述三極體Ql的集電極通過所述上拉電阻R2與所述電源VCC相連接，所述三極體Ql的發射極與地相連接；I2C Data in端通過所述偏置電阻R4與所述三極體Q2的集電極相連接，12⑶ata 端與所述三極體Q2的集電極直接相連接，所述三極體Q2的基極與所述三極體Ql的集電極相連接，所述三極體Q2的集電極通過所述上拉電阻R3與所述電源VCC相連接，所述三極體 Q2的發射極與地相連接。進ー步，所述I2C總線是由數據線SDA和時鐘線SCL構成的串行總線。本實用新型通過電子產品自動化測試系統中數據採集卡的數字輸入輸出通道模擬I2C的時序，產生虛擬的I2C總線，充分地使用了數據採集卡，節省I2C 了適配器費用和空間，採用三個數據採集卡數字輸入輸出通道來模擬I2C總線，時鐘信號使用ー個數字輸出通道，數據信號使用ー個數字輸出通道和ー個數字輸入通道，並使用I2C數據輸入輸出分離電路來分離輸入和輸出信號，節省了配置測試系統時的I2C總線適配器，簡化了測試系統，同時I2C總線的速度可以根據需要通過軟體設置。

圖I是本實用新型實施例提供的模擬I2C總線的裝置的結構框圖；圖2是本實用新型實施例提供的模擬I2C總線的裝置的I2C數據輸入輸出分離電路的電路圖；圖3是本實用新型實施例提供的模擬I2C總線的裝置的I2C總線的連接示意圖。
具體實施方式
為了使本實用新型的目的、技術方案及優點更加清楚明白，
以下結合附圖及實施例，對本實用新型進行進一歩詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，並不用於限定本實用新型。圖I示出了本實用新型實施例提供的模擬I2C總線的裝置的結構。為了便於說明， 僅僅示出了與本實用新型實施例相關的部分。該裝置包括PC機12、數據採集卡13，I2C數據輸入輸出分離電路15、至少ー個I2C 器件16 ；12C數據輸入輸出分離電路15的雙向數據端通過I2C總線連接I2C器件16，其數據輸入端和數據輸出端通過I2C總線連接數據採集卡13的數字輸入輸出通道14。在本實用新型實施例中，I2C總線通過三個數據採集卡13數字輸入輸出通道14來模擬，時鐘信號使用ー個數字輸出通道，數據信號使用ー個數字輸出通道和ー個數字輸入通道，並使用I2C數據輸入輸出分離電路來分離輸入和輸出信號。作為本實用新型實施例的一優選方案，如圖2所示，I2C數據輸入輸出分離電路包括偏置電阻R1、偏置電阻R4、三極體Q1、三極體Q2、上拉電阻R2、上拉電阻R3 ；I2C數據輸入輸出分離電路的具體連接為I2C Data out端通過偏置電阻Rl與三極體Ql的基極相連接，三極體Ql的集電極通過上拉電阻R2與電源VCC相連接，三極體Ql的發射極與地相連接；I2C Data in端通過偏置電阻R4與三極體Q2的集電極相連接，I2C Data端與三極體Q2的集電極直接相連接，三極體Q2的基極與三極體Ql的集電極相連接，三極體Q2的集電極通過上拉電阻R3與電源VCC相連接，三極體Q2的發射極與地相連接。圖2示出了本實用新型實施例提供的模擬I2C總線的裝置的I2C數據輸入輸出分離電路的電路圖，其工作原理如下當I2C Data out端為高電位時，三極體Ql的基極端加上了偏置電流，使三極體Ql導通(即三極體Ql的集電極、發射極相當於短路)，使得三極體 Q2的基極為低電位，三極體Q2截止(即三極體Q2的集電極、發射極相當於開路)，三極體 Q2的集電極端懸空了，即高阻態，I2C Data out端、I2C Data端的電平為高電平。當I2C Data out端為低電位時，三極體Ql的基極端沒有偏置電流，三極體Ql截止 (即三極體Ql的集電極、發射極相當於開路)，三極體Ql的集電極的電壓就是VCC，使得三
4極管Q2導通(即三極體Q2的集電極、發射極相當於短路)，三極體Q2的集電極直接接地， 即三極體Q2的集電極的電平為0，也就是I2C Data out端、I2C Data端的電平狀態為O。圖3示出了 I2C總線的連接圖，I2C總線是由數據線SDA和時鐘線SCL構成的串行總線，可發送和接收數據。主機MCU與被控設備A、B、C之間，可進行數據雙向傳送，最高傳送速率100kbps。各種被控設備均並聯在這條總線上，每個設備都有唯一的地址，在信息的傳輸過程中，I2C總線14上並接的每ー個被控設備既是發送器，又是接收器，各被控設備雖然掛在同一條總線上，卻彼此獨立。通信傳輸特性分析儀表設計中使用了多種不同功能的處理器，除ARM7處理器及 51系列單片機外，其他的處理器，如通信專用處理器DSP及PIC單片機沒有自帶的I2C接 ロ，則需要自編程實現模擬I2C總線協議。為了避免總線信號的混亂，要求各設備連接到總線的輸出端必須是開漏輸出或集電極開路輸出的結構。在本實用新型實施例中，圖I示出的I2C數據輸入輸出分離電路，能夠避免總線信號混亂。本實用新型通過電子產品自動化測試系統中數據採集卡13的數字輸入輸出通道 14模擬I2C的時序，產生虛擬的I2C總線，充分地使用了數據採集卡13，節省I2C 了適配器費用和空間，採用三個數據採集卡13的數字輸入輸出通道14來模擬I2C總線，時鐘信號使用ー個數字輸出通道，數據信號使用ー個數字輸出通道和ー個數字輸入通道，並使用 I2C數據輸入輸出分離電路來分離輸入和輸出信號，節省了配置測試系統時的I2C總線適配器，簡化了測試系統，同時I2C總線的速度可以根據需要通過軟體設置。以上所述僅為本實用新型的較佳實施例而已，並不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護範圍之內。
權利要求1.一種模擬I2C總線的裝置，包括PC機、數據採集卡，其特徵在於，該裝置還包括I2C 數據輸入輸出分離電路、至少ー個I2C器件；所述I2C數據輸入輸出分離電路的雙向數據端通過I2C總線連接所述I2C器件，其數據輸入端和數據輸出端通過I2C總線連接所述數據採集卡的數字輸入輸出通道。
2.如權利要求I所述的裝置，其特徵在於，所述I2C數據輸入輸出分離電路包括偏置電阻R1、偏置電阻R4、三極體Q1、三極體Q2、上拉電阻R2、上拉電阻R3 ；I2C Data out端通過所述偏置電阻Rl與所述三極體Ql的基極相連接，所述三極體Ql 的集電極通過所述上拉電阻R2與所述電源VCC相連接，所述三極體Ql的發射極與地相連接；I2C Data in端通過所述偏置電阻R4與所述三極體Q2的集電極相連接，12⑶ata端與所述三極體Q2的集電極直接相連接，所述三極體Q2的基極與所述三極體Ql的集電極相連接，所述三極體Q2的集電極通過所述上拉電阻R3與所述電源VCC相連接，所述三極體Q2 的發射極與地相連接。
3.如權利要求I所述的裝置，其特徵在於，所述I2C總線是由數據線SDA和時鐘線SCL 構成的串行總線。
專利摘要本實用新型適用於電子產品功能自動化測試領域，一種模擬I2C總線的裝置，包括PC機、數據採集卡，該裝置還包括I2C數據輸入輸出分離電路、至少一個I2C器件；所述I2C數據輸入輸出分離電路的雙向數據端通過I2C總線連接所述I2C器件，其數據輸入端和數據輸出端通過I2C總線連接所述數據採集卡的數字輸入輸出通道。本實用新型通過電子產品自動化測試系統中數據採集卡的數字輸入輸出通道模擬I2C的時序，產生虛擬的I2C總線，充分地使用了數據採集卡，節省了I2C適配器費用和空間，並使用I2C數據輸入輸出分離電路來分離輸入和輸出信號，節省了配置測試系統時的I2C總線適配器，簡化了測試系統，同時I2C總線的速度可以根據需要通過軟體設置。
文檔編號G06F11/267GK202351858SQ20112040615
公開日2012年7月25日 申請日期2011年10月24日 優先權日2011年10月24日
發明者李明 申請人:天弘(蘇州)科技有限公司