提高ldmos器件的崩潰電壓的方法
2023-10-08 18:25:29 1
專利名稱：提高ldmos器件的崩潰電壓的方法
技術領域：
本發明涉及一種LDM0S器件的製備方法，特別涉及一種提高LDM0S器件的崩潰電 壓的方法。
背景技術：
在目前的LDM0S (橫向擴散金屬氧化物場效應電晶體)器件結構裡，一般會將多晶 矽柵極延伸至場氧區上端，這樣可以避免多晶矽只延伸LA區域，因為LA區域的薄柵氧容易 因為漏區和柵極之間的壓差而較容易擊穿導致器件崩潰電壓較小的問題。圖1所示為常見 的一種LDM0S器件結構，其中溝道區域的寬度LCH是由多晶矽和低壓P阱的交疊區構成的； LA段為從溝道區到場氧化區之間的漏區上的區域，包括場氧化區的鳥嘴部分；PF區域位於 場氧化層上；PA區域為漏區和多晶矽之間沒有被多晶矽覆蓋的場氧化層區。但是在這種結 構裡，同樣也存在著無法避免的問題，即因為柵極是一個等勢體，會導致電力線與其表面近 乎垂直，等勢線與其表面近乎平行，這樣從PF和PA交界處的電勢線會沿著場氧區近乎平行 的方向延伸到鳥嘴區域，而柵極電勢為零，這樣就會在鳥嘴區域的薄柵氧上產生一個大的 壓降，因此這種結構還是會限制器件崩潰電壓的進一步提高。對上述的LDM0S器件結構進 行崩潰電壓的模擬，當在深阱注入區電阻率為3 Q *mm，高壓漂移注入區中磷的注入條件為 注入能量150Kev，劑量3X 1012個原子/cm2 (並經過1150°C下進行約110分鐘的熱擴散處 理)，體注入區中硼的注入條件為注入能量300Kev，注入劑量2X 1013個原子/cm2，LCH、LA、 PF、PA長度分別是0. 5um、lum、1. 2um和lum時，得到的器件模擬崩潰電壓是49V。
發明內容
本發明要解決的技術問題是提供一種提高LDM0S器件的崩潰電壓的方法，通過該 方法製備的LDM0S器件具有較高的器件崩潰電壓。為解決上述技術問題，本發明的提高LDM0S器件的崩潰電壓的方法按照常規的方法在前段製備所述LDM0S器件的柵結構的工藝中，柵結構位於所述 LDM0S器件預定形成溝道的區域的上方並延伸至高壓漂移注入區的上方，柵結構與位於高 壓漂移注入區的場氧區相隔離；在後段工藝過程中，先在已經完成前面工藝的整個襯底上澱積介質層，接著在所 述介質層上澱積導體層，而後刻蝕所述介質層和所述導體層，按照器件設計要求保留位於 所述高壓漂移注入區上方的所述介質層和所述導體層以在刻蝕後形成懸浮的柵極導電等 勢體，所述柵極導電等勢體的一端位於所述高壓漂移注入區內的場氧區上，所述柵極導電 等勢體的另一端位於所述柵結構上方及所述溝道區域的一側至所述高壓漂移注入區內的 場氧區鳥嘴部分的一側之間。本發明的方法可集成在後段製作的PIP，MIP或者RP0LY或者金屬連接的工藝中， 在柵極和漏區之間製作一段懸浮的柵極導電等勢體，以提高器件崩潰電壓。而且由於漏端 導致的感應電勢，會在懸浮柵下的漏端感應出積累電荷，降低器件的導通電阻。本發明的在柵極和漏區之間製備懸浮柵極導電等勢體的方法，利用本身器件製備所集成的PIP、MIP或 RP0LY或者後段的金屬連接工藝來實現，在不增加工藝複雜性的同時節省了生產成本。
下面結合附圖與具體實施方式
對本發明作進一步詳細的說明圖1為現有的常規LDM0S器件的截面示意圖；圖2為本發明的方法中前段柵結構完成之後的截面示意圖；圖3為本發明的方法中後段工藝的介質層澱積完成後的截面示意圖；圖4為本發明的方法中後段工藝的多晶矽層澱積完成後的截面示意圖；圖5為本發明的方法中刻蝕前的光刻工藝後的截面示意圖；圖6為完成本發明的方法後的一具體截面示意圖；圖7為完成本發明的方法後的另一具體截面示意圖。
具體實施例方式在半導體器件製備中，通常將器件主要結構的製備過程稱為前段製程，而晶片中 的多個器件之間的金屬互連部分稱為後段製程。本發明的提高LDM0S器件的崩潰電壓的方 法，主要分為兩個部分一是按照常規的方法在前段製備LDM0S器件的柵結構(柵結構一般包括底層柵 氧，位於柵氧上的多晶矽柵，以及位於上述兩層材料兩側的側牆)的工藝中，形成的柵結構 位於LDM0S器件預定形成溝道的區域的上方並延伸至高壓漂移注入區的上方，柵結構與位 於高壓漂移注入區的場氧區在物理上的相互隔離(見圖2)；二是在後段的工藝過程中，先在已經完成前面工藝的整個襯底上澱積介質層(見 圖3)，接著在介質層上澱積導體層(見圖4)，而後刻蝕介質層和導體層，按照器件設計要 求，保留位於高壓漂移注入區上方的介質層和導體層以在刻蝕後形成懸浮的柵極導電等勢 體(見圖6和圖7)，柵極導電等勢體的一端位於高壓漂移注入區內的場氧區上，柵極導電等 勢體的另一端位於柵結構上方及溝道區域的一側至高壓漂移注入區內的場氧區鳥嘴部分 的一側之間(即圖7中示出的L區域之間)。本發明的提高LDM0S器件的崩潰電壓的方法，可以很方便的集成在後段製作PIP 或MIP的工藝中，這裡的PIP指由多晶矽_絕緣介質層_多晶矽組成的電容，MIP指由金 屬_絕緣介質層_多晶矽組成的電容，而Rpoly工藝是指用多晶矽用作電阻的工藝。集成 在上述工藝中時，介質層即電容工藝中的中間介質層，導體為電容的上極(可為多晶矽或 金屬)，在具體刻蝕中，先進行光刻工藝定義需要刻蝕的區域，光刻所用的光刻掩膜版為對 原來的光刻掩膜版進行修改，在所述高壓漂移注入區域增加需要保留光刻膠的位置(見圖 5)以在刻蝕過程中保護該區域內的所述介質層和所述導體層不被刻蝕，後以光刻膠為掩膜 進行刻蝕即可，刻蝕後同時製備形成PIP或MIP電容，以及柵極導電等勢體。本發明的方法集成在有RPL0Y工藝的LDM0S器件製備中，介質層澱積在RPL0Y工 藝中作為電阻的多晶矽之前，導體層為所述作為電阻的多晶矽。 本發明的方法也可以集成在後端金屬連接工藝中，在介質層的澱積集成在金屬連 接工藝中可為層間介質層的澱積，導體層即為金屬層的，刻蝕之後形成金屬連線的同時，在特定的位置形成懸浮的柵極導電等勢體。採用本發明的方法製備從柵極到漏端的柵極導電等勢體，左端的可選區域L是很 大的，可以延伸至柵極上與柵極有重疊，也可以在柵極和場氧區之間，因為上層導電體和柵 極總是會被側牆和中間介質層隔開的。在離子注入和熱條件與背景技術中所指實例相同的條件下，對利用本發明的方法 得到的LDM0S器件進行崩潰電壓的模擬，該LDM0S器件在LA區域有一柵極空隙，該柵極空 隙離LCH區域為0. 3um,離PF區域為0. 2um,模擬所得到的器件崩潰電壓為54V，明顯高於原 有LDM0S器件結構的崩潰電壓。
權利要求
一種提高LDMOS器件的崩潰電壓的方法，其特徵在於按照常規的方法在前段製備所述LDMOS器件的柵結構的工藝中，形成的柵結構位於所述LDMOS器件預定形成溝道的區域的上方並延伸至高壓漂移注入區的上方，所述柵結構與位於所述高壓漂移注入區的場氧區相隔離；在後段工藝過程中，先在已經完成前面工藝的整個襯底上澱積介質層，接著在所述介質層上澱積導體層，而後刻蝕所述介質層和所述導體層，按照器件設計要求保留位於所述高壓漂移注入區上方的所述介質層和所述導體層以在刻蝕後形成懸浮的柵極導電等勢體，所述柵極導電等勢體的一端位於所述高壓漂移注入區內的場氧區上，所述柵極導電等勢體的另一端位於所述柵結構上方及所述溝道區域的一側至所述高壓漂移注入區內的場氧區鳥嘴部分的一側之間。
2.如權利要求1所述的提高LDM0S器件的崩潰電壓的方法，其特徵在於所述柵極導 電等勢體的製備集成在後段集成有PIP或MIP工藝的LDM0S器件製備中，所述介質層為所 述PIP電容或MIP電容的絕緣介質層，所述導體層為所述PIP電容或MIP電容的上極。
3.如權利要求1所述的提高LDM0S器件的崩潰電壓的方法，其特徵在於所述柵極導 電等勢體的製備集成在後段集成有RPL0Y工藝的LDM0S器件製備中，介質層澱積在所述 RPL0Y工藝中作為電阻的多晶矽之前，所述導體層為所述作為電阻的多晶矽。
4.如權利要求1所述的提高LDM0S器件的崩潰電壓的方法，其特徵在於所述柵極導 電等勢體的製備集成在後段的金屬連接工藝中，所述介質層為層間介質層，所述導體層為 互連金屬層。
5.如權利要求1至4中任一項權利要求所述的提高LDM0S器件的崩潰電壓的方法，其 特徵在於所述介質層為二氧化矽層，所述導體層為多晶矽層或金屬。
6.如權利要求1至4中任一項權利要求所述的提高LDM0S器件的崩潰電壓的方法，其 特徵在於所述柵結構包括底層柵氧，位於所述柵氧上的多晶矽柵，以及位於上述兩層材料 兩側的側牆。
7.如權利要求1至4中任一項權利要求所述的提高LDM0S器件的崩潰電壓的方法，其 特徵在於所述刻蝕之前先進行光刻工藝定義需要刻蝕的區域，所述光刻工藝中所用的光 刻掩膜版為對原來的光刻掩膜版進行修改，在所述高壓漂移注入區域增加需要保留光刻膠 的位置以在刻蝕過程中保護該區域內的所述介質層和所述導體層不被刻蝕。
全文摘要
本發明公開了一種提高LDMOS器件的崩潰電壓的方法，先按照常規的方法在前段製備柵結構的工藝中，柵結構位於LDMOS器件溝道的區域的上方並延伸至高壓漂移注入區的上方，與位於高壓漂移注入區的場氧區隔離；在進行後段工藝中，先澱積介質層，後澱積導體層，而後刻蝕介質層和導體層，保留位於高壓漂移注入區上方的介質層和導體層以形成懸浮的柵極導電等勢體，其一端位於高壓漂移注入區內的場氧區上，另一端位於柵結構上方及溝道區域的一側至高壓漂移注入區內的場氧區鳥嘴部分的一側之間。本發明的方法可集成在後段PIP、MIP或RPOLY工藝中，也可集成在金屬連線工藝中。本發明的方法明顯提高了所製備的LDMOS器件的崩潰電壓。
文檔編號H01L21/027GK101877315SQ200910057159
公開日2010年11月3日 申請日期2009年4月29日 優先權日2009年4月29日
發明者熊濤, 羅嘯, 陳華倫, 陳瑜, 陳雄斌, 韓峰 申請人:上海華虹Nec電子有限公司