半導體裝置、場效應電晶體及其柵極的製造方法

2023-09-15 03:39:20

專利名稱：半導體裝置、場效應電晶體及其柵極的製造方法
技術領域：
本發明是有關於集成電路中的金屬氧化物半導體場效應電晶體(metal oxide semiconductor field effect transistor, MOSFET)的構造及其製造方法，且 特別是有關於具有堆疊的金屬柵極的金屬氧化物半導體場效應電晶體及其制 造方法。
背景技術：
根據當前半導體產業的趨勢，必須在單一集成電路中達成更小、更快及 更複雜的電路功能，在縮小半導體集成電路的裝置尺寸的同時，更重要的課 題是在縮放電壓時保持高驅動電流與保持較小的MOSFET尺寸。元件的驅動 電流與柵極尺寸、柵極電容及載流子遷移率等參數有極大相關性。各種保持 金屬氧化物半導體場效應電晶體的高驅動電流的技術創新中，常利用高介電 常數的柵極介電質與金屬柵極來增加MOSFET的柵極電容。
二氧化矽被廣泛的用在MOSFET的柵極介電層。然而，在先進技術中， 由於裝置尺寸的縮小而導致柵極二氧化矽層極薄，如此一來，柵極滲漏電流 會變成無法接受的大。就某種意義來說，可利用高介電常數柵極介電質來取 代二氧化矽(介電常數=3.9)柵極介電質，高介電常數柵極介電質提供較厚 的柵極介電層，可保持理想的較大柵極電容而有較大元件驅動電流，因此電 流滲漏變少。也可利用金屬柵極來改善驅動電流效能。與常見的多晶矽柵極 比較，使用金屬柵極更有助於減少多晶矽耗盡效應(depletion effect)來增加元 件驅動電流。
在既有高介電常數金屬柵極的MOSFET的製造方法中，二氧化鉿(介電 常數=20)或二氧化鋯(介電常數=23)被用來當柵極介電層的高介電常數材 料。典型為利用如原子層沉積(atomic layer deposition, ALD)的沉積工藝將 該類高介電常數材料沉積在對於氧化反應敏感的基板上(如矽片或鍺)。實 際上，在沉積高介電常數材料前，通常也會在基板上形成界面氧化層。界面
4氧化層有助於成核位置的形成，由於成核位置的形成可增強金屬前驅物吸附， 因而可改善高介電常數柵極介電層的品質。柵極金屬層為利用如物理氣相沉
積(physical vapor deposition, PVD)、化學氣相沉積(chemical vapor deposition, CVD)、原子氣相沉積(atomic vapor deposition, AVD)、原子層沉積(ALD) 或等離子體增強型原子層沉積(plasma-enhanced ALD，PEALD)的沉積工藝 形成的金屬層。接著，多晶矽覆蓋層沉積在金屬柵極層上，使高介電常數金 屬柵極的MOSFET的工藝可適用於現存的互補型金屬氧化物半導體電晶體
(CMOS)工藝中。然後，使用光刻法與柵極堆疊的蝕刻工藝可形成柵極。 在此之後，可進行現有的源極/漏極注入工藝，接著為一個或多個強熱循環， 例如閃光退火、雷射退火、用於一般半導體中段工藝(middle of the line, MOL) 和後段工藝(back end of the line, BEOL)中的快速熱退火(rapid thermal annealing, RTA)。
然而，現存的高介電常數金屬柵極的MOSFET的工藝至少有以下的問 題。首先，當以PVD工藝(如等離子體濺射沉積)沉積金屬柵極，所採用的 離子撞擊可能對高介電常數柵極介電質與界面層造成等離子體損傷，且因此 導致載流子遷移率降低。第二，當以非PVD技術(如CVD、 AVD、 ALD與 PEALD)形成柵極金屬層，在沉積的膜內易產生高含氧量。利用上述方式形 成的膜的密度較低，因而膜內也可能吸收溼氣。所沉積的金屬膜內含氧量以 及其中溼氣的存在，再加上必須在中段及後段工藝中進行熱循環，可能會導 致界面氧化層的增加，即所謂界面氧化層重新成長的現象。這個問題可能造 成明顯的MOSFET氧化層厚度(equivalent oxide thickness, EOT)增加、臨界 電壓改變以及其它負面影響。第三，形成柵極金屬層與沉積多晶矽覆蓋層的 工藝通常是由分開的工藝設備進行。在等待進行多晶矽覆蓋層的沉積時，已 沉積的金屬膜可能被氧化且吸收溼氣。替換已存在的沉積工具可能會非常昂
蟲 貝o

發明內容
本發明所要解決的技術問題在於提供一種半導體裝置、金屬氧化物半導 體場效應電晶體(MOSFET)及其柵極的製造方法，以解決或防止上述或其它 問題，且也可達到技術優勢。MOSFET的柵極包含柵極金屬層，上述柵極金屬層形成在高介電常數柵極介電層上。利用低含氧量沉積工藝在不以帶電離 子撞擊晶片基板的情形下，形成上述金屬柵極。因此可形成含氧量低的金屬 柵極層並防止界面氧化層的重新成長。形成柵極金屬層的工藝可避免對晶片 基板造成等離子體損傷。
為了實現上述目的，本發明 -較佳實施例中提出一種MOSFET的製造方 法，包含形成高介電常數介電層在半導體基板上；形成第一金屬層在高介電 常數介電層上，其中第一金屬層具有低含氧量；以及形成第二金屬層在第一 金屬層上。
為了實現上述目的，本發明另一較佳實施例中提出一種MOSFET的柵極 製造方法，包含形成界面氧化層在矽基板上；形成高介電常數柵極介電層在 界面氧化層上；形成柵極金屬層在高介電常數介電層上，其中金屬層具低含 氧量；以及形成柵極覆蓋層在柵極金屬層上。
為了實現上述目的，本發明又一較佳實施例中提出一種半導體裝置的制 造方法，包含提供半導體基板；形成界面氧化層在基板上的第一區域與第二 區域；形成高介電常數介電層在第一與第二區域的界面氧化層上；以及形成 第一金屬層在第一與第二區域的高介電常數介電層上，其中第一金屬層具低
本發明的半導體裝置、金屬氧化物半導體場效應電晶體(MOSFET)及其 柵極的製造方法，其可減少或降低等離子體造成的損傷與界面層的重新成長。


為使本發明的上述和其它目的、特徵、優點與實施例能更明顯易懂，所 附附圖的詳細說明如下
圖1至圖3以剖面圖示出了用以製造本發明實施例中具有高介電常數柵
極介電層與金屬柵極的MOSFET的工藝步驟；
圖4以折線圖示出了本發明實施例中具有金屬柵極的MOSFET與先前技 術中金屬柵極MOSFET 二者含氧量的比較；
圖5至圖6以剖面圖示出了用以製造本發明實施例中具有高介電常數柵 極介電層與金屬柵極的MOSFET的工藝步驟；
圖7示出了根據本發明實施例具有高介電常數柵極介電層與金屬柵電極的MOSFET的剖面圖。
主要組件符號說明
10:晶片 102:界面氧化層 110A:第一柵極金屬層 120:多晶矽覆蓋層 145:源極/漏極
170、 270: NMOS電晶體 200:線條
100:基板
104:高介電常數介電層 110B:第二柵極金屬層 135:墊片 150:金屬柵極
180、 280: PMOS晶體1
210:線條
具體實施例方式
本發明較佳實施例與其製造方法詳細討論揭露如下。然而，本發明提供 許多可應用的發明概念，其可被實施至特定背景做廣泛改變。在此討論的特 定實施例只是說明以特定的方法製造與使用本發明，並非用以限定本發明。
此處參照具有高介電常數柵極介電層與堆疊金屬柵極的MOSFET的較 佳實施例及其製造方法來描述本發明，其可減少或降低等離子體造成的損傷 與界面層的重新成長。然而，本發明的實施例也可應用至其它電晶體結構與 其製造方法。以工藝步驟的剖面圖示出了利用CMOS的工藝製造MOSFET 的較佳實施例。雖然每一圖中只示出了一個NMOS與一個PMOS，在單一半 導體工作元件上可同時形成多個電晶體。
請參照圖l，其示出了晶片IO剖面圖的一部分。晶片10包含基板100， 通常為位於主體矽基板上的P型單晶矽外延層，但也可由砷化鎵(GaAs)、 磷砷化鎵(GaAsP)、磷化銦(InP)、砷化鋁鎵(GaAlAs)、砷化鎵銦(InGaP) 或其相似物形成。再者，在矽覆蓋絕緣層的晶片組態中，基板100可為形成 在絕緣層上的半導體層。
在一較佳實施例中，產生MOSFET的第一步為形成分隔有源區的隔離 區，之後在有源區上形成MOS電晶體。可進行傳統的區域矽氧化法(local oxidation of silicon, LOCOS)工藝以生成熱場氧化物，上述熱場氧化物可分 隔金屬氧化物半導體電晶體的有源區。在先進工藝技術中，欲使得不同類型電晶體間的間隔較緊密，可在基板100中形成以二氧化矽(Si02)填滿的淺
溝槽隔離(shollow trench isolations, STIs)，如圖所示。淺溝槽隔離可電性隔 離兩個有源區且防止金屬或傳導性多晶矽導線(polylines)在有源區外部產 生不必要的電晶體。
在形成隔離區之後，摻雜基板100以供形成不同類型的MOSFET。欲產 生PMOS電晶體時可形成摻雜的N型阱區，而欲產生NMOS電晶體時可形 成摻雜的P型阱區。在該過程中，可利用第一光刻與離子注入工藝循環，形 成漸退式(retrograde) N型阱區，其中摻雜物濃度在靠近基板100的表面下 方處最高。在N型阱區形成後，進行第二光刻與離子注入工藝循環，以便產 生漸退式P型阱區。產生兩種阱區的工藝通常歸類為成對阱區工藝。或者是， 也可能使用背景摻雜P型的基板100而僅需在基板上形成N型阱區，同理， 也可利用N型材料來製備基板並在其上形成P型阱區。在較佳實施例中，上 述步驟至此已準備了形成MOS電晶體的裸片。
如圖2所示，在基板100上形成界面氧化層102。在一較佳實施例中， 透過化學清洗工藝形成界面氧化層102，其厚度約為4埃。將晶片10浸入稀 釋的氟化氫溶液中在柵極形成前清洗基板。可利用上述方法在基板表面上生 成原生氧化物(native oxide)而形成界面氧化層102。利用紫外光固化工藝 以密化(densify)剛形成的界面氧化層102，以便改善膜質與降低界面氧化 層102厚度。再者，界面氧化層102也可利用如乾式或溼式氧化工藝的熱氧 化工藝形成，乾式或溼式氧化工藝通常用來形成MOS電晶體的柵極氧化層。 然而，如此形成的界面氧化層的厚度通常較上述以化學清洗工藝形成的界面 氧化層厚，在先進技術中欲形成非常薄的界面氧化層時，化學清洗工藝提供 了較理想的可控制性。
同樣參照如圖2，高介電常數材料較佳是選自第IV-B族的金屬氧化物， 如二氧化鉿、二氧化鋯、二氧化鈦、氧化矽鉿、氧化鑭鉿、氧化鋯鉿。利用 物理氣相沉積工藝將上述高介電常數材料沉積在晶片10上，該一工藝包含物 理氣相金屬沉積及後續的含氧退火工藝。高介電常數材料也可透過原子層沉 積形式的金屬氧化物沉積形成，例如ALD、 PEALD、激化輔助型原子層沉 積(radical assisted atomic layer deposition, RAALD)及與其相似工藝。原子 層沉積工藝是在低溫時進行連續的原子層沉積，以使得金屬氧化物與基板間可進行反應。在一較佳實施例中，利用ALD沉積法並重複下述反應循環，
以在晶片IO上形成很薄的二氧化鉿高介電常數介電層104。上述反應循環依
序包含將滷化金屬前驅物如四氯化鉿注入至反應器中；第一次反應器衝洗； 注入清水至反應器中；以及第二次反應器衝洗步驟。通常可重複上述反應循 環，直到形成厚度大約20埃的二氧化鉿的高介電常數介電層104為止。在較 佳的情形中，可將高介電常數介電層104進行沉積後退火步驟，以穩定高介 電常數介電層104的熱動力與降低高介電常數膜的缺陷。在其它較佳的實施 例中，也可利用如化學氣相沉積、金屬有機化學氣相沉積(metal-organic vapor deposition, MOCVD)、、滅射、7冗禾只、^7、子束夕卜延(molecular beam epitaxial deposition, MBE)與其它現有的適合技術，包括上述技術的各種組合與變形， 以形成高介電常數介電層104。此外，除了上述第IV-B族的金屬氧化物之外， 也可利用其它高介電常數材料如四氮化三矽(介電常數=6.5-7.5)來形成高介 電常數介電層104。在較佳實施例中，將在接下來的工藝步驟中圖形化高介 電常數介電層104，以形成MOSFET的高介電常數柵極介電層。
透過較佳實施例的描述，需注意上述用來在MOS電晶體上形成各種工 藝層的反應器也可稱為為工藝反應器、腔室或工藝室。
繼續如圖3所示，在晶片10上沉積第一柵極金屬層110A，其包含傳導 性金屬材料，上述傳導性金屬材料是選自錳、鎢、鉑、氮化鈦、氮化鉭、碳 化鉭、氮化鎢、氮化錳、氮化鋁鈦、氮化鋁鉭、鈮、銥、鋨、釕、氧化鈮、 氧化銥、氧化鋨、氧化釕以及上述物質與其鹼性材料的任意組合包括混合物、 合金或多層結構，然而也可使用其它合適的金屬柵極材料。用來形成第一柵 極金屬層110A的沉積工藝最好為不會有帶電離子撞擊的低含氧量沉積工藝， 例如低含氧量CVD或AVD，然而也可使用其它合適的沉積工藝。AVD工藝 與加熱式ALD工藝通常包含在較高溫度下進行連續的原子層沉積，且其優 點在於可降低第一柵極金屬層110A中的氧氣含量，但是不涉及以帶電離子 撞擊晶片。在一較佳實施例中，在晶片10上進行加熱式ALD工藝，通過重 復一反應循環以形成氮化鈦第一柵極金屬層110A。上述反應循環依序包含 將滷化金屬前驅物如四氯化鈦注入至叢集沉積設備(clustered deposition tool) 中的第一工藝反應器；第一次反應器衝洗；注入反應氣體氨氣至第一工藝反 應器；以及第二次反應器衝洗步驟。通常可重複上述反應循環，直到形成厚度大約50埃的氮化鈦第一柵極金屬層110A為止。在其它實施例中，利用低 氧AVD工藝來形成厚度大約50埃的氮化鉭第一柵極金屬層IIOA。上述反 應包含將反應氣體穩定注入至叢集沉積設備中的第-一工藝反應器，且接著加 入金屬有機前驅物至第一工藝反應器。在每次接著注入金屬有機前驅物之間， 衝洗第一工藝裝置中的金屬有機前驅物。
同樣如圖3所示，在第一柵極金屬層IIOA沉積後，在晶片10上沉積第 二柵極金屬層IIOB。用來形成第二柵極金屬層110B的材料可與形成第一柵 極金屬層110A的材料相同或不同。用以形成第二柵極金屬層110B的各種材 料包含錳、鎢、鉬、氮化鈦、氮化鉭、碳化鉭、氮化鎢、氮化錳、氮化鋁鈦、 氮化鋁鉭、鈮、銥、鋨、釕、氧化鈮、氧化銥、氧化鋨、氧化釕以及上述物 質與其鹼性材料的任意組合包括混合物、合金或多層結構，然而也可使用其 它合適的金屬柵極材料。在一較佳實施例中，用來形成第二柵極金屬層110B 的材料與用來形成第一柵極金屬層110A的材料相似。此外，用來形成第二 柵極金屬層110B的沉積工藝與用來形成第一柵極金屬層IIOA的沉積工藝相 似，且最好將其導入相同的叢集沉積設備中相同或不同的工藝反應器。如此 可防止工藝中晶片在開放環境下在不同的沉積器具間轉移，而產生不理想的 效應，例如金屬層氧化與溼氣的吸收。然而，在其它實施例中，用來形成第 二柵極金屬層110B的材料可不同於用來形成第一柵極金屬層110A的材料， 且第二柵極金屬層110B可導入不同的叢集沉積設備中的工藝室以各種不同 的工藝形成。這些工藝包含ALD、 CVD、 PEALD、 RAALD、 PVD、濺射沉 積、MBE與其它合適的技術，包含上述各式技術的變化或其變化組合。在一 較佳實施例中，利用PVD工藝在厚度大約50埃的氮化鈦第一柵極金屬層 110A上形成厚度大約50埃的氮化鈦第二柵極金屬層IIOB，其中上述第一柵 極金屬層IIOA為先前利用加熱式ALD工藝形成。第一柵極金屬層IIOA與 第二柵極金屬層110B也可利用共同叢集沉積設備中的工藝室形成。
圖4A與圖4B分別示出了根據先前技術金屬柵極MOSFET利用沉積工 藝形成的柵極金屬層以及根據本發明一較佳實施例利用沉積工藝形成的第一 柵極金屬層110A 二者中的氧含量與其它原子元素含量。為了比較，在同一 塊矽基板氧化層上分別形成上述兩種氮化鈦薄層其厚度約50埃。利用通常用 來形成先前技術MOSFET金屬柵極的PEALD工藝來沉積第一種氮化鈦層；
10以及利用根據本發明一較佳實施例的加熱式ALD工藝來沉積第二種氮化鈦
層。分別以X射線光電子能譜(X-ray photoelectron spectroscopy, XPS)來測
定上述兩種氮化鈦層的含氧量。繪製XPS強度曲線時，首先會測得氮化鈦層 上表面的各式原子元素的百分比。記錄測得的原子百分比並繪圖。接著利用 濺射沉積蝕刻工藝將氮化鈦層剝去一非常薄的薄層，其厚度約為5埃。再次 利用XPS測量表面的原子百分比，且記錄結果並繪圖。重複上述XPS測量 程序，直到實質上由氧化的二氧化矽層上移除氮化鈦層為止。可通過含氧量 突然且顯著的提升來左證氮化鈦層己實質移除，該是由於下方二氧化矽層的 貢獻所致。
圖4A說明根據先前技術的沉積工藝形成的氮化鈦層中的含氧量(線條 200)與其它原子元素含量。圖4B說明根據一較佳實施例中，形成第一柵極 金屬層110A的沉積工藝形成的氮化鈦層中的含氧量(線條210)與其它原子 元素含量。透過比較證實上述較佳實施例的第一柵極金屬層110A中的含氧 量明顯較低於(大約2%)先前技術中的氮化鈦層的含氧量(大約6%-8%)。
繼續請參照圖5，在沉積第二柵極金屬層110B之後，可進行額外的沉積 工藝來形成多晶矽覆蓋層120。在較佳實施例中，將多晶矽覆蓋層120與第 一及第二柵極金屬層110A及110B—起圖形化，以形成具有堆疊結構的柵極 的MOSFET。可利用各種沉積工藝來形成多晶矽覆蓋層120。在一較佳實施 例中，禾!j用低壓CVD (low-pressure chemical vapor deposition, LPCVD)工藝 在約500 。C至約800 。C間沉積或生成多晶矽覆蓋層120。在LPCVD工藝室， 在總壓力約0.3-1.0託下以四氫化矽中當作反應氣體來生成多晶矽覆蓋層 120。所形成的多晶矽覆蓋層120厚度約600埃。在另一較佳實施例中，利用 常壓CVD (atmospheric- pressure chemical vapor deposition, APCVD)工藝在 約600 。C至約800 。C下來形成多矽覆蓋層120。若用以形成多矽沉積的工藝 設備與用以形成金屬柵極層的工藝設備不同，在晶片輸送過程中晶片會暴露 在大氣環境中，因此在進行多晶矽覆蓋層沉積工藝前，必須先將晶片放置在 氧化物還原室或是雙組件除氣工藝室中進行必要處理。
如圖6所示，在較佳實施例中，MOSFET的工藝繼續是利用例如已知的 光刻法與乾式蝕刻工藝，將形成在基板100上的各種介電或導電層圖形化， 以及形成NMOS電晶體170與PMOS電晶體180中具堆疊結構的金屬柵極150。每一金屬柵極150都有堆疊結構，由下至上依序包含界面氧化層102、 高介電常數介電層104、第一柵極金屬層110A、第二柵極金屬層IIOB與多 晶矽覆蓋層120。需要注意的是，圖6隻是說明在較佳實施例中MOSFET堆 疊的柵極結構，並沒有依照比例示出。在一較佳實施例中，高介電常數介電 層104的厚度大約20埃，柵極金屬層IIOA及110B的厚度合計大約100埃， 以及多晶矽覆蓋層的厚度大約600埃。在較佳實施例中，金屬柵極電極150 形成之後，可進行既有的後段工藝以完成MOSFET的製造。後段工藝可包含 各種已知的工藝步驟，例如多晶矽覆蓋層120的摻雜步驟、墊片135的形成、 N型摻雜物與P型摻雜物的源極/漏極145注入及之後的高溫熱退火、形成金 屬矽化層在柵極150與源極/漏極145上表面等等。
上述形成具有堆疊金屬層結構的金屬柵極150的工藝具有許多優點，是 用來製造單層金屬柵極的MOSFET的先前技術工藝所欠缺的。例如，用來形 成第一柵極金屬層110的沉積工藝含氧量低且不含帶電離子，使得形成高介 電常數介電層104時的等離子體損傷極低或大幅地降低，這是因為不涉及一 般PVD工藝所需的帶電離子撞擊。此外，上述形成具有堆疊金屬層結構的金 屬柵極150的工藝解決了界面氧化層的重新成長問題，其理由如下。利用較 佳的沉積工藝所得的第一柵極金屬層IIOA具有低含氧量，因此在後續熱工 藝中如高溫活化退火，只有少量的氧會轉移至界面氧化層102。如此一來， 可防止界面氧化層102的重新成長。
在另一較佳實施例中，用來形成多晶矽覆蓋層120的沉積工藝的工藝室 與形成第一柵極金屬層110A及第二柵極金屬層110B的工藝室位於相同的叢 集沉積設備中。同樣地，多晶矽覆蓋層120的沉積所用的沉積技術可和形成 第一柵極金屬層IIOA及第二柵極金屬層110B的沉積技術相同或不同。這些 沉積技術包含ALD、 CVD、 PEALD、 RAALD、 PVD、濺射沉積、MBE與其 它合適的技術。本實施例的優點包括但不限於此，該方法不需如同先前技術 的半導體製造廠(fabrication facility, FAB)中將製備中的晶片由金屬沉積設 備轉移至多晶矽沉積設備。熟悉本發明所述技術領域的技術人員當可理解， 在開放環境下轉移晶片可能會使得沉積的柵極金屬層氧化，且沉積的金屬層 也可能吸收空氣中的溼氣。這些非預期的作用可能明顯的增加沉積的金屬層 的含氧量，因此在之後如高溫活化退火的熱工藝中，造成金屬層氧化與界面氧化層102的重新成長。再者，在進行多晶矽覆蓋層120的沉積前需要長時
間等候的情形中，上述問題更形嚴重，而該一現象在處理設備滿載的FAB中 更是屢見不鮮。在較嚴重的情形中，可能需要額外的工藝步驟以移除形成在 柵極金屬層上的金屬氧化層。
圖7說明本發明另一實施例的MOSFET。為了簡化描述，圖7中的各種 元件其元件符號與圖6中的元件相似，且在圖6中描述過的元件不再詳述。 在該實施例中，NMOS電晶體270與PMOS電晶體280各具有電晶體裝置， 包含高介電常數柵極介電層104與金屬柵極層110。用來形成金屬柵極層110 的材料與第六圖的MOSFET中用來形成第一柵極金屬層110A的材料相似。 同樣地，金屬柵極層IIO的材料選自錳、鎢、鉑、氮化鈦、氮化鉭、碳化鉭、 氮化鎢、氮化錳、氮化鋁鈦、氮化鋁鉭、鈮、銥、鋨、釕、氧化鈮、氧化銥、 氧化鋨、氧化釕以及上述物質與其鹼性材料的任意組合包括混合物、合金或 多層結構，然而也可使用其它合適的金屬柵極材料。並且，NMOS電晶體270 與PMOS電晶體280透過互補型金屬氧化物半導體電晶體工藝形成，其相似 於前述用來形成MOSFET的工藝。然而，與圖6中的MOSFET不同之處在 於，在該實施例中的NMOS電晶體270與PMOS電晶體280各包含單一柵 極金屬層IIO。更佳的是，柵極金屬層IIO透過不會有帶電離子撞擊的低含 氧量沉積工藝形成，例如在圖6中用來形成第一柵極金屬層110A的加熱式 ALD或AVD工藝。熟悉本發明所述技術領域的技術人員當可輕易體會本發 明的優點。首先，柵極金屬層110可防止界面氧化層102重新成長，其理由 類似上文參照圖6中MOSFET的柵極金屬層IIOA所述。其次，由於加熱式 ALD或AVD工藝中採用層層堆疊的方式，使得可精確地控制柵極金屬層110 的一致性。本實施例的優點在對於柵極金屬層一致性的要求優先於沉積速率 的情形中，更顯重要。在一實施例中，以低含氧量的AVD工藝形成厚度大 約IOO埃的氮化鉭柵極金屬層110。在另一實施例中，以低含氧量的加熱式 ALD工藝形成厚度大約100埃的氮化鈦柵極金屬層110。
在一額外與/或替代性實施例中，用以沉積圖7的MOSFET的多晶矽覆 蓋層120的工藝室與用來形成柵極金屬層110的工藝室位於相同的叢集沉積 設備。同樣地，用以形成多晶矽覆蓋層120的沉積技術可與用以形成柵極金 屬層110的沉積技術相同或不同。這些沉積技術可包含ALD、 CVD、 PEALD、RAALD、 PVD、濺射沉積、MBE與其它合適的技術。在相同叢集沉積設備 中，以相同或不同的槽體形成柵極金屬層110與多晶矽覆蓋層120的優點特 徵為工藝中晶片在一真空環境中轉移，不再需要如圖5描述的額外金屬氧化 物還原室或雙組件除氣室。 一較佳實施例中，在第一工藝室中利用PECVD 工藝形成厚度大約600埃的多晶矽覆蓋層120在厚度大約100埃的氮化鉭柵 極金屬層110上，厚度大約100埃的氮化鉭柵極金屬層在相同叢集沉積設備 中的第二工藝室中利用低含氧量AVD形成。另一較佳實施例中，在第一工 藝室中利用PECVD工藝形成厚度大約600埃的多晶矽覆蓋層120在厚度大 約100埃的氮化鈦柵極金屬層110上，厚度大約100埃的氮化鉭柵極金屬層 在相同叢集沉積設備中的第二工藝室中利用低含氧量ALD形成。
雖然本發明與其優點己被詳細描述，在不脫離本發明的精神和範圍內，
當可作各種的更動與潤飾。例如，透過結合上述較佳實施例的各種特徵可以 很快地預期另外的實施例。又例如，任何熟習用來形成本發明中較佳實施例 的材料、工藝步驟、工藝參數者，在不脫離本發明的精神和範圍內，當可作 各種的更動與潤飾。
此外，本發明描述的特定實施例的工藝、儀器、產品、物質組合、裝置、 方法與步驟並非用來限定本發明。任何熟悉本領域的技術人員將可領會本發 明揭露的現存或之後發展的工藝、儀器、產品、物質組合、裝置、方法或步 驟，利用根據本發明敘述的相同實施例，依序完成相同功能或依序達到相同 結果。因此本發明的保護範圍如工藝、儀器、產品、物質組合、裝置、方法 或步驟，當視所附的權利要求的保護範圍為準。
權利要求
1、一種金屬氧化物半導體場效應電晶體的製造方法，其特徵在於，該製造方法包含形成一高介電常數介電層在一半導體基板上；形成一第一金屬層在該高介電常數介電層上，該第一金屬層具低含氧量；以及形成一第二金屬層在該第一金屬層上。
2、 根據權利要求1所述的製造方法，其特徵在於，形成該第一金屬層的 步驟是利用非等離子體且低含氧量的一沉積方法進行。
3、 根據權利要求2所述的製造方法，其特徵在於，該沉積方法包含一工 藝，該工藝是選自由原子氣相沉積工藝、加熱式原子層沉積工藝、化學氣相 沉積工藝及其任意組合所組成的群組。
4、 根據權利要求1所述的製造方法，其特徵在於，該第一金屬層及該第 二金屬層各包含一材料，該材料是選自由錳、鎢、鉑、氮化鈦、氮化鉭、碳 化鉭、氮化鎢、氮化錳、氮化鋁鈦、氮化鋁鉭、鈮、銥、鋨、釕、氧化鈮、 氧化銥、氧化鋨、氧化釕及上述任意組合所組成的群組。
5、 根據權利要求1所述的製造方法，其特徵在於，形成該第一金屬層及 形成該第二金屬層的步驟是在一相同叢集設備中的工藝室進行。
6、 根據權利要求1所述的製造方法，其特徵在於，該高介電常數介電層 包含一材料，該材料是選自由二氧化鉿、二氧化鋯、二氧化鈦、氧化矽鉿、 氧化鑭鉿、氧化鋯鉿及其任意組合所組成的群組。
7、 根據權利要求1所述的製造方法，其特徵在於，還包含 形成一多晶矽覆蓋層在該第二金屬層上；以及圖形化該高介電常數介電層、該第一金屬層及該第二金屬層與該多晶矽 覆蓋層，以形成金屬氧化物半導體場效應電晶體的一柵極。
8、 根據權利要求7所述的製造方法，其特徵在於，形成高介電常數介電 層、該第二金屬層與該多晶矽覆蓋層的步驟每一個分別利用一工藝來進行， 該工藝是選自由物理氣相沉積、化學氣相沉積、等離子體增強型化學氣相沉 積、原子層沉積、等離子體增強型原子層沉積、激化輔助型原子層沉積、濺射沉積、分子束外延及上述任意組合所組成的群組。
9、 根據權利要求8所述的製造方法，其特徵在於，形成該第二金屬層與 形成該多晶矽覆蓋層的步驟是在分開的沉積設備中進行，且其中用以形成該 多晶矽覆蓋層的該沉積設備包含一金屬氧化物還原室或一雙組件除氣室。
10、 -一種用以製備一金屬氧化物半導體場效應電晶體的一柵極的方法， 其特徵在於，該方法包含形成一界面氧化層在一單晶矽基板上； 形成一高介電常數介電層在該界面氧化層上；形成一金屬柵極層在該高介電常數介電層上，該金屬層具有低含氧量；以及形成一柵極蓋層在該柵極金屬層上。
11、 一種半導體裝置的製造方法，其特徵在於，包含 提供一半導體基板；形成一界面氧化層在該基板上的一第一區域與一第二區域； 形成一高介電常數介電層在位於該第一區域與該第二區域的該界面氧化 層上；以及形成一第一金屬層在位於該第一區域及該第二區域的該高介電常數介電 層上，該第一金屬層具低含氧量。
全文摘要
本發明涉及一種半導體裝置、金屬氧化物半導體場效應電晶體及其柵極的製造方法。金屬氧化物半導體場效應電晶體的柵極包含柵極金屬層形成在高介電常數介電層之上。利用低含氧量沉積工藝在不以帶電離子撞擊晶片基板的情形下，形成上述金屬柵極。利用上述工藝形成的柵極金屬層具有低含氧量，並可避免界面氧化層重新成長。上述形成柵極金屬層的工藝可避免對晶片基板造成等離子體損傷。
文檔編號H01L21/28GK101582379SQ20081016765
公開日2009年11月18日 申請日期2008年10月20日 優先權日2008年5月12日
發明者餘佳霖, 餘振華, 林正堂, 王湘儀, 邱永升 申請人:臺灣積體電路製造股份有限公司