減少偏移的電阻電路的製作方法
2023-09-20 07:04:30 1
減少偏移的電阻電路的製作方法
【專利摘要】電阻器段可以放置在集成電路的空間區中。電阻器段與導體之間形成的面結可以放置在多個位置處，以使得每個面結具有一個相同類型的配對對應物，所述配對對應物被間隔開以便形成相應的相同面結類型質心(即，幾何中心)。不同面結類型質心可以大致上重合，這意味著這些質心大致上重疊。用這種方式，由一對面結產生的面結電壓(或偏移電壓)可以抵消由所述電阻電路中的另一對面結產生的面結電壓。
【專利說明】減少偏移的電阻電路
[0001]相關申請的交叉引用:
[0002]本申請要求2011年6月17日提交的臨時申請序列號61/498，244所提供的優先權權益。
[0003]背景
[0004]本發明涉及用於減少可在集成電路中出現的電壓偏移的技術，並且明確來說涉及可在這類集成電路內的半導體電阻器中出現的那些電壓偏移。
[0005]在半導體電阻器中，電壓偏移是在金屬與半導體材料之間的面結處產生的電壓。電壓偏移導致集成電路以不理想的方式工作。雖然電氣工程師通常根據以下方程來對電阻器進行建模:V=I*R，其中V表示電阻器兩端的驅動電壓，I表示通過所述電阻器的電流，並且R表示構成所述電阻器的材料的電阻，但實際上電阻器可能是按V = I*R+Σ Vtwi來工作，其中Vtwi表示由所述電阻器內各種金屬與半導體面結所誘導的電壓。在要求高精度操作的應用中，電壓偏移導致精度的損失。
[0006]電壓偏移出現在如放大器的其它電路系統中。減少電壓偏移的各種技術被用於這類系統中，如斬波穩定器和自動調零電路，然而，這類技術不能應對所有的偏移現象。舉例來說，斬波穩定器通過調製偏移電壓並且在低通濾波器中對其進行抑制來減少放大器中產生的偏移電壓。雖然斬波穩定器有效地減少了放大器中產生的偏移電壓，但是它們不能減少由其它電路元件產生的偏移電壓。本發明著重於減少由電阻器結構產生的偏移電壓，所述電阻器結構具有由半導體材料製成的電阻體和由導電材料製成的端子。
[0007]圖1是產生不合需要的偏移電壓的典型多晶矽電阻器100的橫截面。金屬軌道110 (例如，鋁或銅)附接至觸點材料120 (例如，TiSi2)。觸點材料120附接至多晶矽薄膜130。根據塞貝克效應(Seebeck effect),當兩種不同導電材料在一個面結處接觸時產生電壓電位。這個電位隨著接觸材料而變化並且與溫度成比例(對於小的溫度範圍來說，變化關係是近似線性的)。導電材料之間的面結被稱為熱電偶。對於圖1中的多晶矽電阻器100來說，在多晶矽電阻器100的每個面結處存在兩個這類熱電偶140。熱電偶140處於(a)金屬軌道110與觸點材料120之間並且處於(b)觸點材料120與多晶矽薄膜130之間。
[0008]如果在多晶矽電阻器100的金屬軌道110之間存在溫差，那麼可以觀察到電壓電位(或偏移電壓)。換句話說，電阻器在這種狀況下成為了 「熱電偶」。金屬-矽面結中所產生的電壓電位的典型值是近似400μ V/°C。在這類情況下，多晶矽電阻器100兩端僅僅
0.01°C的溫差將在金屬軌道110之間產生幾μ V的電位差。現代電路應用常常需要將偏移減少至0.01 μ V。當電路耗散大量功率從而在電阻器兩端誘導更大溫差時，情況會更加嚴重。因此，對於考慮到電阻器兩端的溫度變化的偏移減少技術存在需求。
【專利附圖】
【附圖說明】
[0009]圖1示出產生不合需要的偏移電壓的多晶矽電阻器結構。
[0010]圖2示出根據本發明的一個實施方案的電阻器結構。
[0011]圖3是圖2的電阻器的電路模型。[0012]圖4示出根據本發明的另一個實施方案的電阻器結構。
[0013]圖5是圖4的電阻器的電路模型。
[0014]圖6示出根據本發明的另一個實施方案的電阻器結構。
【具體實施方式】
[0015]本發明的實施方案提供用於電阻器的集成電路結構，所述集成電路結構最大限度地減少典型半導體電阻電路中的材料面結處發生的偏移電壓。本發明可以包括可經由金屬導體來互連的至少兩個電阻器段。電阻器段可以放置在集成電路的空間區中。電阻器段與導體之間形成的面結可以放置在多個位置處，以使得每個面結具有相同類型(即，電流流動方向類型)的配對對應物，所述對應物被間隔開以便形成相應的相同面結類型質心(即，幾何中心)。不同面結類型質心可以大致上重合，這意味著質心大致上重疊。用這種方式，由一對面結產生的面結電壓(或偏移電壓)可以抵消由所述電阻電路中的另一對面結產生的面結電壓。
[0016]另外，因為配對面結的質心大致上重合，所以面結電壓可能隨著溫度以相等但是相反的方式來變化。因此，抵消效應應當持續存在，甚至在溫度變化時也如此。
[0017]本發明的原理可以應用於具有由半導體材料製成的電阻體的任何電阻器結構。舉例來說，本發明的電阻器段可以是多晶矽電阻器、N型或P型擴散電阻器或N型或P型阱電阻器。這些實施方案的電阻器段是與金屬導體耦合。然而，可以使用其它導電材料來代替金屬。此外，電阻器段可以用作連接焊盤，例如接合焊盤。
[0018]圖2不出根據本發明的一個實施方案的電阻器200的布局。電阻器200可以包括兩個電阻器段210、220和三個導體230、240、250。前兩個導體230、240 (展示為「軌道」)可以在面結處耦合至相應電阻器段210、220。軌道230、240可以為電阻器200提供輸入/輸出端子。軌道230、240與電阻器`段210、220之間的每個結合部形成一個面結(即，熱電偶)，對於軌道230來說大體展示為TCA，並且對於軌道240來說大體展示為TCd。第三導體250可以將電阻器段210、220的第二末端彼此連接。第三導體250與電阻器段210、220之間的每個結合部形成一個面結，對於導體250來說大體分別展示為TCb和TC。。每個面結產生一個電壓，圖3中進一步討論。
[0019]電阻器段210、220可以放置在集成電路的空間區中。如圖2中所示，電阻器段210、220與導體230、240、250之間形成的每個面結可以放置在圍繞電阻器200的質心(展示為CRT)的一個位置處。質心可以作為電阻器200的幾何中心來提供。在一個實施方案中，質心可以定義為面結1^、1^、1^和TCd的x-y坐標的平均值。此外，每個面結可以包括多個觸點，例如平行長方形觸點，並且由此，每個面結還可以包括中心位置。因此，質心可以相對於每個面結的中心位置來提供。
[0020]每個面結可以與相似類型(即，N型或P型)對應物配對，其中這對面結形成這種面結類型的一個質心。面結類型可以基於穿過電阻器段的電流流動方向來分類。舉例來說，具有從金屬部分到電阻器的電流流動的面結可以歸類為第一類型的面結，並且具有從電阻器到金屬部分的電流流動的另一個面結可以歸類為第二類型的面結。此外，每個面結和其配對對應物可以共同距離與電阻器質心間隔開。例如，面結1^和TC。相對於電阻器質心來對稱地布置並且可以歸類為第一類型的面結，Jmk(具有金屬至電阻器電流流動的面結)。類似地，面結TCb和TCd相對於質心來對稱地布置並且可以歸類為第二類型的面結，Jem(具有電阻器至金屬電流流動的面結)。配對面結可以具有彼此相反的極性。因此，與配對面結TCa和TC。相關聯的面結電壓可能抵消電阻器200中與配對面結TCb和TCd相關聯的面結電壓。
[0021]此外，電阻器200可以用作連接至焊盤的電阻器。舉例來說，導體230、240、250可以連接至導電接合焊盤。
[0022]圖3是圖2中描述的電阻器300的實施方案的電氣模型。所述模型包括兩個電阻器段310、320和三個導體330、340、350。圖3中的面結TCA、TCB、TCc和TCd建模為電壓Va、VpVcJPVdt5電壓Va-Vd表示每個相應熱電偶處的總熱電位。這些電壓可以基於溫度而變化。
[0023]在軌道330與340之間出現的總熱電位(或偏移電壓)Vtot為
[0024]Vtot=Va - Vb+Vc - Vd 方程(1.)
[0025]因此，只要滿足以下條件，就可抵消電阻電路300的熱電位(或偏移電壓):
[0026]Va+Vc=Vb+Vd 方程(2.)
[0027]在圖3中所示的當前實施方案中，面結對TCA、TC。和TCB、TCD圍繞電阻器300的質心來對稱地布置。因此，假定每個電阻器段310、320兩端的熱梯度是線性的，那麼每個面結處的溫度滿足以下方程:
[0028]TEMPTCa+TEMPTCc=TEMPTCb+TEMPTCd 方程(3.)
[0029]其中TEMPrca是TCa處的溫度，TEMPrcb是TCb處的溫度，TEMPTC。是TCc處的溫度，並且TEMPtm是TCd處的溫度。
[0030]因為熱電位與溫度成線性變化關係，所以總熱電位(或偏移電壓)Vtot應為:
[0031 ] Va - Vb+Vc - Vd=K* (TEMPTCa+TEMPTCc-TEMPTCb-TEMPTCd)方程(4.)
[0032]其中K是與形成面結的導電材料相關的常數。另夕卜，當TEMPTCa+TEMPTCc=TEMPTCb+TEMPTCd時，總熱電位(或偏移電壓)變成零。
[0033]圖4示出根據本發明的另一個實施方案的減少偏移的電阻電路的布局。在這個實施方案中，電阻器400可以包括四個電阻器段410、420、430、440和五個導體450、460、470、480、490。前兩個導體450、460(展示為「軌道」)可以在面結處耦合至相應電阻器段410、440。軌道450、460可以為電阻器400提供輸入/輸出端子。軌道450、460與電阻器段410、440之間的每個結合部形成一個面結，對於軌道450來說大體展示為TCa並且對於軌道460來說大體展示為TCe。
[0034]中間導體470、480、490可以連接電阻器段410、420、430、440。中間導體470、480、490和電阻器段410、420、430、440可以形成從軌道450到軌道460的導電通路。導體470可以連接電阻器段410和420，導體480可以連接電阻器段420和430，並且導體490可以連接電阻器段430和440。導體470、480、490與電阻器段410、420、430、440之間的每個結合部形成一個面結。導體470與電阻器段410之間的面結展示為TCB，導體480與電阻器段420之間的面結展不為TC。,等等。
[0035]電阻器段410、420、430、440可以放置在集成電路的空間區中。如圖4中所示，電阻器段410、420、430、440與導體450、460、470、480，490之間形成的每個面結TCa-TCh可以放置在圍繞電阻器400的質心的一個位置處。每個面結可以與相似類型(即，N型或P型)對應物配對,其中這對面結形成這種面結類型的一個質心。此外,每個面結和其配對對應物可以共同距離與電阻器質心間隔開。例如，面結TCa和TCh相對於電阻器質心來對稱地布置，面結TCb和TCe相對於電阻器質心來對稱地布置，等等。配對面結可以具有彼此相反的極性。因此，類似於圖2中所示的實施方案，圖4中的配對面結電壓可能在電阻電路400中彼此抵消。
[0036]圖5是圖4中描述的電阻電路500的實施方案的電氣模型。這個模型示出四個電阻器段510、520、530、540和五個導體550、560、570、580、590。面結TCa - TCh建模為電壓Va _\。電壓Va-Vh表示每個相應面結處的總熱電位。這些電壓可以基於溫度而變化。
[0037]在軌道550和560之間出現的總熱電位(或偏移電壓)Vtot為:
[0038]Vtot=Va - VVc — VVe — Vf+Vg - Vh 方程(5.)
[0039]如以上圖2和3的討論中所描述，圖5中所示的實施方案中的熱梯度預期在圍繞質心以共同位置定位的電阻器段內是類似的-這意味著電阻器段520中的效應可能類似於電阻器段530中的那些效應，並且電阻器段510中的效應可能類似於電阻器段540中的那些效應。擴展來說，面結TCa - TCh中每一個的熱效應可能類似於對應面結的那些熱效應(例如，TCa應類似於TCH，TCb應類似於TCe，等等)。因此，面結之間的電壓可能在很大程度上得以抵消。
[0040]在另一個實施方案中，電阻器可以用於由產生熱的有源和無源裝置構成的集成電路系統中。在這樣一種實施方案中，將配對面結圍繞系統的熱質心對稱地分布可以有利於實現偏移電壓抵消。在這種情況下，系統的質心可以不同於電阻器的質心。
[0041]在圖6中展示的另一個實施方案中，根據先前實施方案的兩個電阻電路610、620可以在集成電路上以類似的方式並且彼此緊鄰地布置。在這樣一種實施方案中，根據本發明的原理減少每個單獨電阻電路的電壓偏移將會減少兩個電阻電路之間產生的總電壓偏移。明確來說，因為兩個電阻電路610、620彼此緊鄰地布置，所以電阻電路610、620中每一個的對應成對面結將經歷類似的熱效應。根據這樣一種實施方案，兩個電阻電路610、620之間的電壓差將會減少，因此兩個電阻電路之間產生的電壓偏移將會減少。圖6實施方案可以尤其適用於差分信號，其中兩個電阻電路610、620可以減少差分信號的正部與負部之間產生的偏移電壓。
[0042]前述實施方案中的電阻器段以大體線性段形式來示出，然而本發明的原理不限於此。本發明的原理可以適應任何其它的幾何形狀-如圓弧或肘狀-只要存在圍繞共同質心對稱地布置並且串聯連接的偶數個金屬-矽面結即可。以這樣一種方式布置金屬-矽面結最大限度地減少了由於塞貝克效應而由金屬-矽面結產生的電壓。
[0043]雖然前述討論暗示出會發生電壓的完全抵消，但是這些只代表理想的情況。當電阻器被製造在集成電路中時，不可能發生完全抵消。在製造電阻器時，它們不可能恰好如圖3和5中所示的電路模型中所描述來工作。舉例來說，熱梯度不可能是完全線性的，而可能發生小的裝置錯配。然而，圖2至6中所示的布置可極大地減少由這類電阻器產生的總偏移電壓。
[0044]本文中明確地說明且/或描述了本發明的一些實施方案。然而，應了解的是，本發明的修改和變化是由以上教義所涵蓋並且在附加權利要求書的範圍內而不脫離本發明的精神和預期範圍。
【權利要求】
1.一種電阻電路,其包括: 第一電阻器段和第二電阻器段，每一段都具有第一末端和第二末端， 第一導體，其耦合至所述第一段的所述第一末端從而形成第一面結； 第二導體，其耦合至所述第二段的所述第一末端從而形成第二面結；以及第三導體，其耦合至兩個電阻器段的所述第二末端，從而形成相對於所述第一電阻器段的第三面結和相對於所述第二電阻器段的第四面結； 其中第一類型的面結形成的第一質心，所述第一質心與由第二類型的面結所形成的第二質心大致上重合。
2.如權利要求1所述的電阻電路，其中所述第一類型的面結包括所述第一面結和第四面結，並且所述第二類型的面結包括所述第二面結和第三面結。
3.如權利要求1所述的電阻電路，其中所述第一類型的面結包括具有從金屬到電阻器的電流流動的面結，並且所述第二類型的面結包括具有從電阻器到金屬的電流流動的面結。
4.如權利要求1所述的電阻電路，其中每個面結包括多個平行觸點。
5.如權利要求1所述的電阻電路，其中至少一個導體耦合至導電結合焊盤。
6.如權利要求1所述的電阻電路，其中所述電阻器段由半導體材料製成。
7.如權利要求1所述 的電阻電路，其中所述電阻器段是多晶矽電阻器。
8.如權利要求1所述的電阻電路，其中所述電阻器段是N型擴散電阻器。
9.如權利要求1所述的電阻電路，其中所述電阻器段是P型擴散電阻器。
10.如權利要求1所述的電阻電路，其中所述電阻器段是N型阱電阻器。
11.如權利要求1所述的電阻電路，其中所述電阻器段是P型阱電阻器。
12.如權利要求1所述的電阻電路，其中所述電阻器段具有線性形狀。
13.如權利要求1所述的電阻電路，其中所述電阻器段具有弧形形狀。
14.如權利要求1所述的電阻電路，其中所述電阻器段具有肘狀形狀。
15.如權利要求1所述的電阻電路，其中所述導體由金屬製成。
16.如權利要求1所述的電阻電路，其中所述電阻器段被安置於集成電路中。
17.—種電阻電路,其包括: 第一電阻器段和第二電阻器段， 第一導體和第二導體，其在面結處耦合至相應電阻器段，以及 第三導體，其在面結處耦合至所述電阻器段的其他末端， 其中不同類型的對應成對面結定位於對稱位置處，從而形成大致上彼此重合的相應面結類型質心。
18.如權利要求17所述的電阻電路，其中所述面結類型基於電流流動方向來歸類。
19.如權利要求17所述的電阻電路，其中所述電阻器段由半導體材料製成。
20.如權利要求17所述的電阻電路，其中所述電阻器段是多晶矽電阻器。
21.如權利要求17所述的電阻電路，其中所述電阻器段是N型擴散電阻器。
22.如權利要求17所述的電阻電路，其中所述電阻器段是P型擴散電阻器。
23.如權利要求17所述的電阻電路，其中所述電阻器段是N型阱電阻器。
24.如權利要求17所述的電阻電路，其中所述電阻器段是P型阱電阻器。
25.如權利要求17所述的電阻電路，其中所述電阻器段具有線性形狀。
26.如權利要求17所述的電阻電路，其中所述電阻器段具有弧形形狀。
27.如權利要求17所述的電阻電路，其中所述電阻器段具有肘狀形狀。
28.如權利要求17所述的電阻電路，其中所述導體由金屬製成。
29.—種電阻電路,其包括: 多個電阻器段，其安置於集成電路中，所述電阻器段在多個面結處耦合至導體， 其中成對面結遍布於所述集成電路中的多個位置處從而形成每個類型的相應面結質心，其中所述質心大致上重合。
30.如權利要求29所述的電阻電路，其中根據電流定向，面結中的至少兩對是不同的面結類型。
31.如權利要求29所述的電阻電路，其中所述電阻器段由半導體材料製成。
32.如權利要求29所述的電阻電路，其中所述電阻器段是多晶矽電阻器。
33.如權利要求29所述的電阻電路，其中所述電阻器段是N型擴散電阻器。
34.如權利要求29所述的電阻電路，其中所述電阻器段是P型擴散電阻器。
35.如權利要求29所述的電阻電路，其中所述電阻器段是N型阱電阻器。
36.如權利要求29所述的電阻電路，其中所述電阻器段是P型阱電阻器。
37.如權利要求29所述的電阻電路，其中所述電阻器段具有線性形狀。
38.如權利要求29所述的電阻電路，其中所述電阻器段具有弧形形狀。
39.如權利要求29所述的電阻電路，其中所述電阻器段具有肘狀形狀。
40.如權利要求29所述的電阻電路，其中所述導體由金屬製成。
41.如權利要求29所述的電阻電路，其中所述成對面結相對於所述電阻器段的質心而定位於對稱位置處。
42.如權利要求29所述的電阻電路，其中所述成對面結相對於所述集成電路的熱質心而定位於對稱位置處。
43.一種用於集成電路的設備，其包括: 多個半導體段，其經由金屬導體來互連，單個段與導體之間的連接形成相應面結，其中第一類型的面結形成的第一類型質心，所述第一類型質心與由第二類型的面結所形成的第二類型質心大致上重合。
44.如權利要求43所述的設備，其中所述段是多晶矽電阻器。
45.如權利要求43所述的設備，其中所述段是N型擴散電阻器。
46.如權利要求43所述的設備，其中所述段是P型擴散電阻器。
47.如權利要求43所述的設備，其中所述段是N型阱電阻器。
48.如權利要求43所述的設備，其中所述段是P型阱電阻器。
49.如權利要求43所述的設備，其中所述段具有線性形狀。
50.如權利要求43所述的設備，其中所述段具有弧形形狀。
51.如權利要求43所述的設備，其中所述段具有肘狀形狀。
52. 一種用於集成電路的設備，其包括: 兩個電阻電路，其在所述集成電路上以類似的方式布置並且彼此緊鄰地定位， 第一電阻電路，其包括:多個半導體段，其經由金屬導體來互連，單個段與導體之間的連接形成相應面結，其中第一類型的面結形成的第一類型質心，所述第一類型質心與由第二類型的面結所形成的第二類型質心大致上重合， 第二電阻電路，其包括: 多個半導體段，其經由金屬導體來互連，單個段與導體之間的連接形成相應面結，其中第一類型的面結形成的第一類型質心，所述第一類型質心與由第二類型的面結所形成的第二類型質心大致上重合。
53.如權利要求52所述的設備，其中所述段是多晶矽電阻器。
54.如權利要求52所述的設備，其中所述段是N型擴散電阻器。
55.如權利要求52所述的設備，其中所述段是P型擴散電阻器。
56.如權利要求52所述的設備，其中所述段是N型阱電阻器。
57.如權利要求52所述的設備，其中所述段是P型阱電阻器。
58.如權利要求52所述的設備，其中所述段具有線性形狀。
59.如權利要求52所述的設備，其中所述段具有弧形形狀。
60.如權利要求52所述的設備，其中所述段具有肘狀形狀。
61.如權利要求52所述的設備，其中所述設備被配置來接收差分信號。
【文檔編號】H01L21/00GK103620706SQ201280029846
【公開日】2014年3月5日 申請日期:2012年6月14日 優先權日:2011年6月17日
【發明者】林毅竟, D·麥克卡特內 申請人:美國亞德諾半導體公司