用於保護半導體器件免於靜電放電的器件及其製造方法
2023-09-21 01:04:50 1
專利名稱：用於保護半導體器件免於靜電放電的器件及其製造方法
技術領域：
本發明涉及半導體器件，更具體地，涉及一種用於保護半導體器件免於靜電放電 的器件及其製造方法。
背景技術：
為保護集成電路免於靜電放電，使用了一種ESD(ElectrostaticDischarge，靜電 放電)保護器件。使用高驅動電壓且在易於產生靜電的環境中操作的高壓集成電路(例如 汽車)要求比普通邏輯集成電路更高的ESD保護水平(level)。 通常，DENM0S (Drain Extended NM0S，漏極擴展NM0S)或高壓二極體(HV-Diode) 被用作高壓ESD保護器件。 圖1示出了相關技術的HV 二極體ESD保護器件的截面。參照圖1，由於HV 二極體 要求擊穿電壓比驅動電壓高大約1.5倍，通常，在陽極區N+形成雜質濃度比有源區低的漂 移區N-Drift，為滿足以上條件，擊穿電壓取決於陽極區N+。 半導體製造工藝不斷減小設計規則，並且不斷增加STI (淺溝槽隔離，Shallow Trench Isolation)的深度以利用很好的隔離來降低洩露，這將導致ESD保護器件具有很 低的效率。具體地，與二極體的反向特性相比，在高壓阱(HP well,high voltage well)內 兩個電極N+和P+之間的電阻值的增加會消弱二極體器件的正向特性。
發明內容
因此，本發明針對一種用於保護半導體器件免於靜電放電的器件及其製造方法。
本發明的一個目的在於提供一種用於保護半導體器件免於靜電放電的器件及其 製造方法，該器件及其製造方法可以改善ESD保護器件的性能而無需附加的雜質注入步 驟。 本公開的其他優點、目的和特徵一部分將在下文中闡述，一部分對於本領域的普 通技術人員而言通過下文的實驗將變得顯而易見或者可以從本發明的實踐中獲得。通過所 寫的說明書及其權利要求以及附圖中特別指出的結構，可以了解和獲知本發明的這些目的 和其他優點。 為了實現這些目的和其他優點以及根據本發明的目的，如在本文中所體現和概括 描述的，一種用於保護半導體器件免於靜電放電的器件包括高壓第一導電型阱，形成在半 導體襯底中；第一堆疊區，具有順序堆疊在高壓第一導電型阱的一個區域中的第一導電型 漂移區和第一導電型雜質區；第二堆疊區，具有順序堆疊在高壓第一導電型阱的另一區域 中的第二導電型漂移區和第二導電型雜質區；以及器件隔離膜，形成在第一堆疊區和第二 堆疊區之間，用於隔離第一堆疊區和第二堆疊區。
4
在本發明的另一方面中，一種製造用於保護半導體器件免於靜電放電的器件的方 法包括步驟通過將第一導電型雜質注入半導體襯底中來形成高壓第一導電型阱；通過將 第一導電型雜質注入高壓第一導電型阱的一個區域中來形成第一堆疊區，其中，該第一堆 疊區具有順序堆疊在高壓第一導電型阱的一個區域中的第一導電型漂移區和第一導電型 雜質區；通過將第二導電型雜質注入高壓第一導電型阱的另一個區域中來形成第二堆疊 區，其中，該第二堆疊區具有順序堆疊在高壓第一導電型阱的另一個區域中的第二導電型 漂移區和第二導電型雜質區；以及在第一堆疊區和第二堆疊區之間形成器件隔離膜，用來 隔離第一堆疊區和第二堆疊區。 可以理解的是，本發明的上述總體描述和以下的具體描述都是示例性的和說明性 的，並且旨在提供對所要求的本發明的進一步解釋。
附圖被包括用來提供對本發明的進一步理解，並結合於此而構成本申請的一部
分。本發明的示例性實施例連同描述都用來解釋本發明的原理。在附圖中 圖1示出了相關技術的HV 二極體(HV-diode)ESD保護器件的截面。 圖2示出了根據本發明的優選的實施例的ESD保護器件的截面。 圖3示出了圖2中的第一堆疊區的淨摻雜輪廓(net dopingprofile)。 圖4示出了根據本發明的另一優選的實施例的ESD保護器件的截面。 圖5示出了圖4中的第一堆疊區的淨摻雜輪廓。
具體實施例方式
現在將詳細描述本發明的具體的實施例，在附圖中示出了實施例的實例。在所有
可能的地方，在整個附圖中使用相同的標號以表示相同或相似的部件。 圖2示出了根據本發明一個優選的實施例的ESD保護器件的截面。如圖2所示，
ESD保護器件200包括半導體襯底210、高壓第一導電型(例如P型)阱215、器件隔離膜
220、第一導電型漂移區230、第一導電型雜質區240、第二導電型(例如N型)漂移區250
以及第二導電型雜質區260。 在圖2中，雖然第一導電型是P型而第二導電型是N型，但本發明局限於此，而是 第一導電型可以是N型，第二導電型可以是P型。 半導體襯底210可以是第一導電型矽襯底。高壓第一導電型阱215可以通過將P 型雜質(例如硼)注入到半導體襯底210的一個區域中形成。 第一導電型漂移區230和第一導電型雜質區240的每一個通過將P型雜質離子注 入到高壓第一導電型阱215中形成。在這種情況下，第一導電型漂移區230和第一導電型 雜質區240可以通過使用用於形成低壓器件的漂移區、源極和漏極的步驟形成，而無需加 入離子注入步驟。 第一導電型雜質區240形成在高壓第一導電型阱215的部分上表面上，第一導電 型漂移區230形成在第一導電型雜質區240的下方。第一導電型雜質區240可以是二極體 的陽極區。 第二導電型漂移區250和第二導電型雜質區260通過分別將N型雜質離子(例如磷)注入到高壓第一導電型阱215中形成。 第二導電型雜質區260形成在高壓第一導電型阱215的部分上表面上，第二導電 型漂移區250形成在第二導電型雜質區260的下方。第二導電型雜質區260可以是二極體 的陰極。 第一導電型漂移區230和第一導電型雜質區240與第二導電型漂移區250和第二 導電型雜質區260通過器件隔離膜220相隔離。例如，器件隔離膜220形成在第一堆疊區 270和第二堆疊區280之間，第一堆疊區270形成在第二堆疊區280的相對側上，其中，第一 堆疊區270具有垂直堆疊的第一導電型漂移區230和第一導電型雜質區240，第二堆疊區 280具有垂直堆疊的第二導電型漂移區250和第二導電型雜質區260。第一堆疊區270被 稱為採集區(pick-upregion)或保護環區(guard ring region)。 通過STI (Shallow Trench Isolation,淺溝道隔離)工藝，器件隔離膜220可以在 高壓第一導電型阱215中比第一堆疊區270和第二堆疊區280更深地形成。
圖3示出了圖2中的第一堆疊區的淨摻雜輪廓。如圖3所示，第一導電型漂移區 230的雜質濃度低於第一導電型雜質區240的雜質濃度。然而，由於摻雜P型雜質以形成第 一導電型漂移區230，所以第一堆疊區270的淨摻雜增大。當電流從高壓第一導電型阱215 流過第一導電型雜質區240和第二導電型雜質區260的之間的通道(path)時，由於通道縮 短，保護環270的淨摻雜增大，所以可以降低通道的電阻。 圖4示出了根據本發明的另一優選的實施例的ESD保護器件的截面。如圖4所 示，ESD保護器件400包括半導體襯底410、高壓第一導電型(例如P型)阱420、第一導 電型阱432、第一導電型漂移區434、第一導電型雜質區436、第二導電型(例如N型)漂移 區452、第二導電型雜質區454以及器件隔離膜470。 在圖2中，雖然第一導電型是P型，而第二導電型是N型，但是本發明局限於此，而 是第一導電型可以是N型，第二導電型可以是P型。 半導體襯底410可以是第一導電型矽襯底。高壓第一導電型阱420可以形成在半 導體襯底410的一個區域上。 在高壓第一導電型阱420的一個區域中形成有第一堆疊區440，其中，第一堆疊區 440具有順序垂直堆疊直至半導體襯底表面的第一導電型阱432、第一導電型漂移區434以 及第一導電型雜質區436。 例如，可以通過將第一導電型雜質注入到高壓第一導電型阱420的一個區域中形 成第一導電型漂移區434。可以通過將第一導電型雜質注入到第一導電型漂移區434中，在 第一導電型漂移區434上形成第一導電型雜質區436。 在這種情況下，可以通過使用用於形成低壓器件的漂移區和源極/漏極區的步驟 形成P-漂移區434和第一導電型雜質區436，而無需另外的離子注入步驟。
在高壓第一導電型阱420的另一區域中形成有第二堆疊區460，其中，第二堆疊區 460具有堆疊在第一導電阱420的另一區域中的第二導電型漂移區452和第二導電型雜質 區454。 例如，可以通過將第二導電型雜質注入到高壓第一導電型阱420的另一個區域中 形成第二導電型漂移區452。可以通過將第二導電型雜質注入到第二導電型漂移區452中， 在第二導電型漂移區452上形成第二導電型雜質區454。
器件隔離膜470形成在第一堆疊區440和第二堆疊區460之間，用於隔離第一堆 疊區440和第二堆疊區460。第一堆疊區440形成在第二堆疊區460的相對側上。
器件隔離膜470可以在高壓第一導電型阱420中深於第一導電型漂移區434而淺 於第一導電型阱432形成。 圖5示出了圖4中的第一堆疊區的淨摻雜輪廓的截面。如圖5所示，第一導電型 阱432的雜質濃度低於第一導電型漂移區434的雜質濃度，第一導電型漂移區434的雜質 濃度低於第一導電型雜質區436的雜質濃度。 然而，如果與圖3中的雜質摻雜輪廓相比，由於附加的用於形成第一導電型阱432 的第一導電型雜質摻雜，所以，圖5中的淨摻雜具有增大的輪廓，與圖3相比提供了更大的 通道電阻減小效應(path resistance reduction effect)。 如已經所描述的，本發明的用於保護半導體器件免於靜電放電的器件及其製造方 法具有以下優點。 提高保護環的淨摻雜的堆疊結構的形成可以減小ESD保護器件的陽極和陰極之 間的電阻。 在不脫離本發明的精神和範圍內可以作各種修改及變形，這對於本領域的技術人 員而言是顯而易見的。因此，本發明意在涵蓋在所附權利要求及其等同替換的範圍內的對 本發明的修改和變形。
權利要求
一種用於保護半導體器件免於靜電放電的器件，包括高壓第一導電型阱，形成在半導體襯底中；第一堆疊區，具有順序堆疊在所述高壓第一導電型阱的一個區域中的第一導電型漂移區和第一導電型雜質區；第二堆疊區，具有順序堆疊在所述高壓第一導電型阱的另一區域中的第二導電型漂移區和第二導電型雜質區；以及器件隔離膜，形成在所述第一堆疊區和所述第二堆疊區之間，用於隔離所述第一堆疊區和所述第二堆疊區。
2. 根據權利要求1所述的器件，其中，所述第一堆疊區形成在所述第二堆疊區的相對
3. 根據權利要求1所述的器件，其中，所述器件隔離膜在所述高壓第一導電型阱中深 於所述第一堆疊區和所述第二堆疊區形成。
4. 根據權利要求1所述的器件，其中，所述第一導電型漂移區的雜質濃度低於所述第 一導電型雜質區的雜質濃度。
5. 根據權利要求1所述的器件，其中，所述第一堆疊區進一步包括 第一導電型阱，形成在所述第一導電型漂移區下方。
6. —種製造用於保護半導體器件免於靜電放電的器件的方法包括步驟 通過將第一導電型雜質注入到半導體襯底中，形成高壓第一導電型阱； 通過將第一導電型雜質注入到所述高壓第一導電型阱的一個區域中，形成第一堆疊區，其中，所述第一堆疊區具有順序堆疊在所述高壓第一導電型阱的一個區域中的第一導 電型漂移區和第一導電型雜質區；通過將第二導電型雜質注入到所述高壓第一導電型阱的另一個區域中，形成第二堆疊 區，其中，所述第二堆疊區具有順序堆疊在所述高壓第一導電型阱的另一個區域中的第二 導電型漂移區和第二導電型雜質區；以及在所述第一堆疊區和所述第二堆疊區之間形成器件隔離膜，用來隔離所述第一堆疊區 和所述第二堆疊區。
7. 根據權利要求6所述的方法，其中，所述用於形成器件隔離膜的步驟包括步驟 通過利用STI(淺溝道隔離，Shallow Trench Isolation)技術在所述高壓第一導電型阱中形成深於所述第一堆疊區和所述第二堆疊區的所述器件隔離膜。
8. 根據權利要求6所述的方法，其中，所述形成第一堆疊區的步驟包括步驟 通過將第一導電型雜質注入到所述高壓第一導電型阱的一個區域中，形成第一導電型漂移區；以及通過將第一導電型雜質注入到所述第一導電型漂移區中，形成第一導電型雜質區。
9. 根據權利要求6所述的方法，其中，所述用於形成第一堆疊區的步驟進一步包括步驟通過將第一導電型雜質注入到所述高壓第一導電型阱的一個區域中在所述第一導電 型漂移區下方形成第一導電型阱。
10. 根據權利要求9所述的方法，其中，所述用於形成器件隔離膜的步驟包括 在所述高壓第一導電型阱中形成深於所述第一導電型漂移區而淺於所述第一導電型阱的所述器件隔離膜c
全文摘要
本發明提供了一種用於保護半導體器件免於靜電放電的器件及其製造方法。該保護半導體器件免於靜電放電的器件包括高電壓第一導電型阱，形成在半導體襯底中；第一堆疊區，具有順序堆疊在高壓第一導電型阱的一個區域中的第一導電型漂移區和第一導電型雜質區；第二堆疊區，具有順序堆疊在高壓第一導電型阱的另一區域中的第二導電型漂移區和第二導電型雜質區；以及器件隔離膜，形成在第一堆疊區和第二堆疊區之間，用來隔離第一堆疊區和第二堆疊區。
文檔編號H01L21/329GK101764161SQ20091026039
公開日2010年6月30日 申請日期2009年12月17日 優先權日2008年12月24日
發明者張駿泰 申請人:東部高科股份有限公司