一種穩壓電路及電子裝置的製作方法
2023-09-20 23:03:16 1
本發明涉及半導體領域，具體地，本發明涉及一種穩壓電路及電子裝置。
背景技術：
維持sram中儲存的數據所需的電壓很小，約在0.6v～0.9v，而且所需求電流非常小，大概是ua級別的量級。在可攜式產品中，通常使用ldo(低壓差線性穩壓器)來給該模塊供電。ldo是一種線性穩壓器，使用在其線性區域內運行的電晶體或fet，從應用的輸入電壓中減去超額的電壓，產生經過調節的輸出電壓。所謂壓降電壓，是指穩壓器將輸出電壓維持在其額定值上下100mv之內所需的輸入電壓與輸出電壓差額的最小值。正輸出電壓的ldo(低壓降)穩壓器通常使用功率電晶體(也稱為傳遞設備)作為pnp。這種電晶體允許飽和，所以穩壓器可以有一個非常低的壓降電壓，通常為200mv左右；與之相比，使用npn複合電源電晶體的傳統線性穩壓器的壓降為2v左右。負輸出ldo使用npn作為它的傳遞設備，其運行模式與正輸出ldo的pnp設備類似。
更新的發展使用mos功率電晶體，它能夠提供最低的壓降電壓。使用功率mos，通過穩壓器的唯一電壓壓降是電源設備負載電流的on電阻造成的。如果負載較小，這種方式產生的壓降只有幾十毫伏。
但是ldo本身也會消耗ua級別的電流，而隨著可穿戴式設備的出現對功耗的要求也越來越高，因此如何節省功耗將是必須解決的問題。
另一種使用二極體連接的方式供電，這種方法的優點是自身不消耗dc電流，但是輸出電壓不可控制，一般會隨著vth改變，如55nm中2.5v的device，vth為0.6～0.75v，三個mos串接壓降變化為1.8～2.25v，對輸出的影響變化為0.45v。
若使用電容來穩定輸出則輸出電流會受到器件影響，若受到影響則輸出時間將會被拉長或縮短，導致器件上的壓降不足。
因此，需要提供一種穩壓電路，以解決上面提到的問題。
技術實現要素：
針對現有技術的不足，本發明通過被配置為基於充放電時間的改變，改寫所述控制計數器的計數量的算數邏輯單元構成穩壓電路。本發明的穩壓電路可以不引入直流電流，從而節省功耗，並且得到可控的輸出電壓，避免器件上的壓降不足。
本發明的實施例提供一種穩壓電路，所述穩壓電路包括：供電單元和穩定單元，所述供電單元的輸出端通過一可控開關耦接至所述穩壓電路的電壓輸出端；所述穩定單元包括:控制計數模塊，被配置為計算進行所述電壓輸出端的電壓檢測的時間間隔；以及算數邏輯模塊，被配置為基於電壓檢測結果的改變，改寫所述控制計數器的計數量。
示例性地，所述穩定單元的輸出端耦接至所述可控開關，以控制所述可控開關的開關，同時所述輸出端耦接至所述控制計數模塊。
示例性地，根據權利要求1所述的穩壓電路，其特徵在於，所述穩壓電路還具有耦接至所述穩定單元的電壓控制端的檢測點，所述電壓控制端同時耦接至所述算數邏輯模塊，其中所述電壓控制端提供對所述電壓檢測結果的反饋。
示例性地，所述電壓輸出端耦接至穩壓電容器。
示例性地，所述穩定單元的時鐘信號輸入端連接至一外部時鐘源。
示例性地，所述算數邏輯單元具有追速模式，用於當檢測電壓出現連續異常時，重新計算所述充放電時間。
示例性地，所述算數邏輯單元具有修正模式，用於當所述追速模式無法修正所述異常時，直接重新進行所述控制計數單元的計數。
示例性地，所述算數邏輯單元具有正常模式，用於當沒有檢測到電壓連續異常時，累計到固定計數才進行電壓檢測。
本發明的又一實施例提供一種電子裝置，包括所述的穩壓電路。
根據本發明的穩壓電路可以不引入直流電流，從而節省功耗，並且得到可控的輸出電壓，避免器件上的壓降不足。
附圖說明
通過結合附圖對本發明實施例進行更詳細的描述，本發明的上述以及其它目的、特徵和優勢將變得更加明顯。附圖用來提供對本發明實施例的進一步理解，並且構成說明書的一部分，與本發明實施例一起用於解釋本發明，並不構成對本發明的限制。在附圖中，相同的參考標號通常代表相同部件或步驟。
圖1為傳統的利用ldo供電的電路的示意性框圖；
圖2為傳統的利用二極體供電的電路的示意性框圖；
圖3為本發明的穩壓電路的示意性框圖；
圖4為根據本發明的實施例的穩壓電路的示意性框圖；
圖5為根據本發明的實施例的穩壓電路中的測試單元塊的流程圖；
圖6為根據本發明的實施例的穩壓電路及其可控電阻的示意性框圖；
圖7為根據本發明的實施例的電子裝置的示意圖；以及
圖8為根據本發明的實施例的電子裝置的另一示意圖。
具體實施方式
為了使得本發明的目的、技術方案和優點更為明顯，下面將參照附圖詳細描述根據本發明的示例實施例。顯然，所描述的實施例僅僅是本發明的一部分實施例，而不是本發明的全部實施例，應理解，本發明不受這裡描述的示例實施例的限制。基於本發明中描述的本發明實施例，本領域技術人員在沒有付出創造性勞動的情況下所得到的所有其它實施例都應落入本發明的保護範圍之內。
應當明白，當元件或層被稱為「在...上」、「與...相鄰」、「連接到」或「耦合到」其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為「直接在...上」、「與...直接相鄰」、「直接連接到」或「直接耦合到」其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本發明教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。
空間關係術語例如「在...下」、「在...下面」、「下面的」、「在...之下」、「在...之上」、「上面的」等，在這裡可為了方便描述而被使用從而描述圖中所示的一個元件或特徵與其它元件或特徵的關係。應當明白，除了圖中所示的取向以外，空間關係術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然後，描述為「在其它元件下面」或「在其之下」或「在其下」元件或特徵將取向為在其它元件或特徵「上」。因此，示例性術語「在...下面」和「在...下」可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)並且在此使用的空間描述語相應地被解釋。
在此使用的術語的目的僅在於描述具體實施例並且不作為本發明的限制。在此使用時，單數形式的「一」、「一個」和「所述/該」也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白朮語「組成」和/或「包括」，當在該說明書中使用時，確定所述特徵、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語「和/或」包括相關所列項目的任何及所有組合。
為了徹底理解本發明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發明的技術方案。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
為了透徹地理解本發明，首先參照圖1至圖2來描述現有技術中傳統的穩壓電路。
如圖1所示，電路由帶隙(bangap)、op運算放大器和取樣電阻組成。電流源是由帶隙提供的，但是帶隙的啟動又會依靠op是否能夠正常工作。圈起來的dc直流是指當帶隙被應用時，主要消耗掉功耗的區域。
取樣電壓加在放大器的同相輸入端，與加在反相輸入端的基準電壓相比較，兩者的差值經放大器放大後，控制串聯調整管的壓降，從而穩定輸出電壓。當輸出電壓降低時，基準電壓與取樣電壓的差值增加，比較放大器輸出的驅動電流增加，串聯調整管壓降減小，從而使輸出電壓升高。相反，若輸出電壓超過所需要的設定值，比較放大器輸出的前驅動電流減小，從而使輸出電壓降低。供電過程中，輸出電壓校正連續進行，調整時間只受比較放大器和輸出電晶體迴路反應速度的限制。
傳統使用一個op運算放大器維持負載電壓，需額外提供op運算放大器功耗。
如圖2所示，其示出了傳統的利用二極體供電的電路。其左側示出了三個串聯的nmos，而右側示出了三個串聯的pmos，二者以二極體連接的方式供電。在該類型的電路中，改變成使用mos壓降控制輸出電壓，雖然沒有dc電流，但是輸出電壓不可控制，一般會隨著vth改變，如55nm中2.5v的設備vth為0.6～0.75v，三個mos串接壓降變化為1.8～2.25v，對輸出的影響變化為0.45v。
為了解決上述技術問題，本發明提供了一種具有新結構的穩壓電路。該穩壓電路可以不引入直流電流，從而節省功耗，並且得到可控的輸出電壓，避免器件上的壓降不足。下面，參照圖3來具體描述本發明的一種穩壓電路。
圖3為本發明的穩壓電路的示意性框圖。本發明的穩壓電路包括：
供電單元和穩定單元，
所述供電單元的輸出端通過一可控開關耦接至所述穩壓電路的電壓輸出端；
所述穩定單元包括:
控制計數模塊，被配置為計算進行所述電壓輸出端的電壓檢測的時間間隔；以及
算數邏輯模塊，被配置為基於電壓檢測結果的改變，改寫所述控制計數器的計數量。
本發明的測試電路設想是，針對ldo電路輸出不穩定，輸出電壓易受溫度影響的問題設計一組穩壓電路。穩壓電路中包含控制計數器，控制計數器會計算需多少時間後進行電壓檢測，藉此減少頻繁檢測電壓的問題。穩定電壓中包含一個alu(算數邏輯單元)，藉此假若充放電時間發生改變將改寫控制計數器的計數量。同時以三個mos串聯為例進行穩定電壓設計。
與此不同，傳統的基於ldo的穩壓電路會引入dc電流，這將帶來較大的功耗，而傳統的基於二極體連接的方式供電的電路會使得輸出電壓不穩定。
本發明的穩壓電路利用alu，基於充放電時間的改變，改寫所述控制計數器的計數量。因而，本發明的穩壓電路可以不引入直流電流，從而節省功 耗，並且得到可控的輸出電壓，避免器件上的壓降不足。
示例性地，所述穩定單元的輸出端耦接至所述可控開關，以控制所述可控開關的開關，同時所述輸出端耦接至所述控制計數模塊。
示例性地，所述穩壓電路還具有耦接至所述穩定單元的電壓控制端的檢測點，所述電壓控制端同時耦接至所述算數邏輯模塊，其中所述電壓控制端提供對所述電壓檢測結果的反饋。
示例性地，所述電壓輸出端耦接至穩壓電容器。
示例性地，所述穩定單元的時鐘信號輸入端連接至一外部時鐘源。
示例性地，所述算數邏輯單元具有追速模式，用於當檢測電壓出現連續異常時，重新計算所述充放電時間。
示例性地，所述算數邏輯單元具有修正模式，用於當所述追速模式無法修正所述異常時，直接重新進行所述控制計數單元的計數。
示例性地，所述算數邏輯單元具有正常模式，用於當沒有檢測到電壓連續異常時，累計到固定計數才進行電壓檢測。
實施例一
圖4為根據本發明的實施例的穩壓電路的示意性框圖。
如圖4所示，以三個mos串聯來進行穩壓電路設計。時鐘信號輸入至測試單元，其中所述測試單元(即穩定單元)主要由alu和控制計數器構成，由測試單元輸出控制信號和輸出信號。其中，輸出信號連接至開關，而控制信號連接至電容。本發明實施例的穩壓電路包括：供電單元和穩定單元，所述供電單元的輸出端通過一可控開關耦接至所述穩壓電路的電壓輸出端；所述穩定單元包括:控制計數模塊，被配置為計算進行所述電壓輸出端的電壓檢測的時間間隔；以及算數邏輯模塊，被配置為基於電壓檢測結果的改變，改寫所述控制計數器的計數量。
具體地，藉由輸出信號控制s0控制電容儲存量，通過控制信號來判斷當前電壓，輸入一個時鐘信號來控制內部計數，在計數時間內即不需反覆檢測控制信號藉此達到省電效果。
初始在每個時鐘時檢測控制信號，並累計計數的數量以計算上升電壓所需的計數數量；當上升電壓到達指定範圍時，輸出信號切斷s0中止充電，並 確認控制信號檢測下降的電壓是否到達指定範圍，並累計所需的放電計數。
之後進入正常控制模式，每一次計數到達預計狀況才接收控制信號，以檢查是否需要調整計數，如果差異電壓過大，則進入高速修正模式，快速調整計數，如果連續幾次內無法修正電壓則強制開啟控制信號接受電壓實時修正，直接將在電壓控制回安全範圍內重新計數。
與此不同，傳統的基於ldo的穩壓電路會引入dc電流，這將帶來較大的功耗，而傳統的基於二極體連接的方式供電的電路會使得輸出電壓不穩定。
本發明的穩壓電路利用alu，基於充放電時間的改變，改寫所述控制計數器的計數量。因而，本發明的穩壓電路可以不引入直流電流，從而節省功耗，並且得到可控的輸出電壓，避免器件上的壓降不足。
示例性地，所述穩定單元的輸出端耦接至所述可控開關，以控制所述可控開關的開關，同時所述輸出端耦接至所述控制計數模塊。
示例性地，所述穩壓電路還具有耦接至所述穩定單元的電壓控制端的檢測點，所述電壓控制端同時耦接至所述算數邏輯模塊，其中所述電壓控制端提供對所述電壓檢測結果的反饋。
示例性地，所述電壓輸出端耦接至穩壓電容器。
示例性地，所述穩定單元的時鐘信號輸入端連接至一外部時鐘源。
示例性地，所述算數邏輯單元具有追速模式，用於當檢測電壓出現連續異常時，重新計算所述充放電時間。
示例性地，所述算數邏輯單元具有修正模式，用於當所述追速模式無法修正所述異常時，直接重新進行所述控制計數單元的計數。
示例性地，所述算數邏輯單元具有正常模式，用於當沒有檢測到電壓連續異常時，累計到固定計數才進行電壓檢測。
圖5為根據本發明的實施例的穩壓電路中的測試單元塊的流程圖。如圖5所示，測試單元塊的流程主要包括三個流程。在第一流程中，首先等待時鐘信號的進入，當輸出信號為「1」時，如果控制信號大於「0.6v」，則繼續判斷控制信號是否還小於「0.7v」。如果控制信號不滿足大於「0.6v」的條件，則進入修正模式。如果控制信號滿足小於「0.7v」的條件，則使得計數加「1」，否則，輸出信號變為「0」，同時計數變為上升計數，計數設置值為「0」。接下來，判斷控制信號是否大於「0.6v」，如果是，則使得計數加「1」，否則， 輸出信號設置為「1」，同時計數變為下降計數，其中給r_reg賦值為「3`bxxx」，給f_reg同樣賦值為「3`bxxx」，令看門狗為「1」，x＝1，y＝1。接下來，進入第二流程。
在第二流程中，首先等待時鐘信號的進入，然後判斷計數是否為上升計數。如果為否，則繼續等待時鐘信號的進入，如果為是，則檢查控制信號，其中另等於「0.71」的控制信號進入寄存器reg[2]的位置，另等於「0.70」的控制信號進入寄存器reg[1]的位置，另等於「0.69」的控制信號進入寄存器reg[0]的位置。接下來判斷變量reg是否等於「r_reg」，如果為是，則使得看門狗加「1」，同時x+1，如果為否，則使得看門狗等於「0」。接下來，在111處，上升計數的值要減去x的值，在011處，x＝1，在001處，上升計數的值要加上x的值，在000處，上升計數的值要加上兩倍x的值(即2x)，同時使得輸出信號為「0」。另外，在使得看門狗加「1」，同時x+1的步驟之後，也進行上述111至000的步驟以及另輸出信號為「0」的步驟。接下來，判斷看門狗是否大於「4」，如果為是，則繼續判斷控制信號是否小於「0.6」，如果為否，則進入第三流程。當判斷控制信號小於「0.6v」時，進入修正模式，而當判斷控制信號不滿足小於「0.6v」的條件時，等待時鐘信號的進入。
在第三流程中，首先等待時鐘信號的進入。然後，判斷計數是否為下降計數，如果為否，則繼續等待時鐘信號的進入，如果為是，則檢查控制信號，其中，另等於「0.61」的控制信號進入寄存器reg[2]的位置，另等於「0.60」的控制信號進入寄存器reg[1]的位置，另等於「0.59」的控制信號進入寄存器reg[0]的位置。接下來判斷變量reg是否等於「r_reg」，如果為是，則使得y加「1」，如果為否，則在111處，上升計數的值要加上x的值，在011處，x＝1，在001處，上升計數的值要減去x的值，在000處，上升計數的值要減去兩倍x的值(即2x)，同時使得輸出信號為「1」。同時在將y加「1」之後，也進行上述111至000的步驟以及另輸出信號為「1」的步驟。
具體地，藉由輸出信號控制s0控制電容儲存量，通過控制信號來判斷當前電壓，輸入一個時鐘信號來控制內部計數，在計數時間內即不需反覆檢測控制信號藉此達到省電效果。
初始在每個時鐘時檢測控制信號，並累計計數的數量以計算上升電壓所需的計數數；當上升電壓到達指定範圍時，輸出信號切斷s0中止充電，並確認控制信號檢測下降的電壓是否到達指定範圍，並累計所需的放電計數。
之後進入正常控制模式，每一次計數到達預計狀況才接收控制信號，以檢查是否需要調整計數，如果差異電壓過大，則進入高速修正模式，快速調整計數，如果連續幾次內無法修正電壓則強制開啟控制信號接受電壓實時修正，直接將在電壓控制回安全範圍內重新計數。
與此不同，傳統的基於ldo的穩壓電路會引入dc電流，這將帶來較大的功耗，而傳統的基於二極體連接的方式供電的電路會使得輸出電壓不穩定。
本發明的穩壓電路利用alu，基於充放電時間的改變，改寫所述控制計數器的計數量。因而，本發明的穩壓電路可以不引入直流電流，從而節省功耗，並且得到可控的輸出電壓，避免器件上的壓降不足。
接下來，參照圖6來描述本發明的實施例的穩壓電路的仿真結果。其中，圖6為根據本發明的實施例的穩壓電路及其可控電阻的示意性框圖。
如圖6所示，為了仿真輸出負載因溫度造成電流變化的狀態，因此串聯6個可控電阻，逐步開啟，並逐步關閉藉此觀察設計的測試單元塊能否正常運作。其中，電阻與開關並聯，主要是控制串聯的電阻數，藉此手動改變電流值，仿真溫度變化狀況。
根據仿真結果，rl上的電壓範圍可穩定地控制在0.6至0.7之間，如果rl上的電壓發生變化，電壓超過0.7，則進行修正。即使電流不斷變化，也不影響輸出電壓，本發明的實施例的穩壓電路能將輸出電壓控制在安全範圍內。
本發明的實施例的穩壓電路可獲得穩定的輸出電壓，而當電阻改變造成電流突變時，可通過修正模式來對計數進行修正。本發明的穩壓電路利用alu，基於充放電時間的改變，改寫所述控制計數器的計數量。因而，本發明的穩壓電路可以不引入直流電流，從而節省功耗，並且得到可控的輸出電壓，避免器件上的壓降不足。
實施例二
本發明的再一個實施例提供一種電子裝置，所述電子裝置包括實施例一所述的穩壓電路。
圖7為根據本發明的實施例的電子裝置的示意圖。圖8為根據本發明的 實施例的電子裝置的另一示意圖。
如圖7和圖8所示，本實施例的電子裝置，可以是手機(如圖7中所示的裝置700)和平板電腦(如圖8中所示的裝置800)。另外，本實施例的電子裝置還包括但不限於，筆記本電腦、上網本、遊戲機、電視機、vcd、dvd、導航儀、照相機、攝像機、錄音筆、mp3、mp4、psp等任何電子產品或設備，也可為任何包括該半導體器件的中間產品。
本發明實施例的電子裝置，由於使用了上述的穩壓電路，因而同樣具有上述優點。
儘管這裡已經參考附圖描述了示例實施例，應理解上述示例實施例僅僅是示例性的，並且不意圖將本發明的範圍限制於此。本領域普通技術人員可以在其中進行各種改變和修改，而不偏離本發明的範圍和精神。所有這些改變和修改意在被包括在所附權利要求所要求的本發明的範圍之內。