用於雙數據路徑處理的裝置和方法
2023-08-22 08:33:11
專利名稱：用於雙數據路徑處理的裝置和方法
技術領域：
本發明涉及一種計算機處理器，一種操作該計算機處理器的方法，以及一種包括計算機用的指令集的電腦程式產品。
背景技術：
為了提高計算機處理器的速度，現有技術結構已使用了雙執行路徑用於執行指令。雙執行路徑處理器可以根據單指令多數據(SIMD)原理操作，利用操作的並行性用於提高處理器速度。
然而，雖然使用雙執行路徑和SIMD處理，但是仍不斷的需要提高處理器速度。典型的雙執行路徑處理器使用兩個大致類似的通路，因此每個通路都處理控制代碼和數據路徑代碼。雖然公知的處理器支持32位標準編碼和16位「密集」編碼的組合，但是該方案承受著許多不足，包括缺少在16位格式中少數可用位中的語義內容。
此外，常規的通用數位訊號處理器不能匹配用於許多目的的應用特定算法，包括執行諸如卷積、快速傅立葉變換、Trellis/Viterbi編碼、相關性、有限脈衝響應過濾和其他操作的專用操作。
發明內容
在根據本發明的一個實施例中，提供一種具有控制和數據處理能力的計算機處理器。該計算機處理器包括用於解碼指令的解碼單元；包括第一數據執行路徑和第二數據執行路徑的數據處理設備，所述第一數據執行路徑包括固定操作符，所述第二數據執行路徑至少包括可配置操作符，所述可配置操作符具有多個預定義的配置，通過數據處理指令的操作碼部分可選擇所述配置中的至少一些；其中所述解碼單元可操作用於檢測數據處理指令是定義固定數據處理操作還是可配置數據處理操作，所述解碼單元使計算機系統將用於處理的數據在檢測到所述固定數據處理指令時提供給所述第一數據執行路徑，而在檢測到可配置數據處理指令時提供給所述可配置數據執行路徑。
在另一相關實施例中，解碼單元能夠解碼來自存儲器的指令包流，每個包包括多個指令。解碼單元也可操作用於檢測指令包是否包含數據處理指令。可配置操作符以多位值的級別、或者以字的級別可配置，其中多位值包括具有四個或更多位的多位值。根據單指令多數據原理，第一數據執行路徑的多個固定操作符可以被布置用於在獨立通道中執行多個固定操作。同樣，根據單指令多數據原理，第二數據執行路徑的多個可配置操作符可以被布置用於在不同通道中執行多個操作。
在另一相關實施例中，第二執行路徑的可配置操作符可以被布置用於接收確定所執行的操作的特性的配置信息。可以從定義可配置數據處理操作的指令的欄位接收該信息。第二執行路徑的可配置操作符可以被布置用於接收包括控制相關的互連性的信息的可配置信息。該計算機處理器進一步包括與第二數據執行路徑的可配置操作符相關聯的控制映射，所述控制映射可操作用於從可配置數據處理指令接收至少一個配置位，並給響應於此的可配置操作符提供配置信息。該配置信息可以通過所述可配置操作符確定操作的特性；並且控制兩個或多個所述配置操作符之間的互連性。
在另一相關實施例中，第二執行路徑的可配置操作符可被布置用於從源而不是從可配置數據處理指令來接收確定待執行的操作的特性的配置信息、或者控制互連性的配置信息。第二數據執行路徑的至少一個可配置操作符能夠在向結果存儲器返回結果之前以比兩個計算大的執行深度來執行數據處理指令。該計算機處理器可以包括轉換裝置，其用於從可配置數據處理指令接收數據處理操作數並在適當時轉換所述數據處理操作數用於提供給一個或多個所述可配置操作符。計算機處理器也可以包括以下轉換裝置，其用於從一個或多個所述可配置操作符接收結果，並在適當時轉換所述結果用於提供給結果存儲器和反饋循環中的一個或多個。該計算機處理器也包括多個控制映射，其用於將從可配置數據處理指令所接收的配置位映射成用於提供給第二數據執行路徑的可配置操作符的配置信息。同樣，該計算機處理器可以包括以下轉換裝置，其用於從控制映射接收配置信息，並在適當時轉換該配置信息用於提供給第二數據執行路徑的可配置操作符。該計算機處理器也可以包括從一個或多個以下項所選擇的可配置操作符乘累加操作符；算術操作符；狀態操作符；和交叉通道換碼器。同樣，該計算機處理器可以包括能執行從如下項中所選擇的一個或多個操作的操作符和指令集快速傅立葉變換；反向快速傅立葉變換；Viterbi編碼/解碼；Turbo編碼/解碼；和有限脈衝響應計算；以及任何其他相關性或卷積。
在根據本發明的另一實施例中，提供一種操作具有控制和數據處理能力的計算機處理器的方法，所述計算機處理器包括第一數據執行路徑和第二數據執行路徑，所述第一數據執行路徑包括固定操作符，所述第二數據執行路徑包括可配置操作符，所述可配置操作符具有多個預定義的配置，所述配置中的至少一些可通過數據處理指令的操作碼部分來選擇。該方法包括解碼多個指令以檢測所述多個指令的至少一個數據處理指令是定義固定數據處理操作還是可配置數據處理操作；使計算機處理器將用於處理的數據在檢測到固定數據處理指令時提供給所述第一數據執行路徑，而在檢測可配置數據處理指令時提供給所述可配置數據執行路徑；以及輸出結果。
在根據本發明的另一實施例中，提供一種包括程序代碼裝置的電腦程式產品，所述程序代碼裝置用於使計算機處理器執行以下步驟，其中所述計算機處理器包括第一數據執行路徑和第二數據執行路徑，所述第一數據執行路徑包括固定操作符，所述第二數據執行路徑包括可配置操作符，所述可配置操作符具有多個預定義的配置，所述配置中的至少一些可通過數據處理指令的操作碼部分來選擇，即解碼多個指令以檢測所述多個指令的至少一個數據處理指令是定義固定數據處理操作還是可配置數據處理操作；使計算機處理器將用於處理的數據在檢測到固定數據處理指令時提供給所述第一數據執行路徑，而在檢測可配置數據處理指令時提供給所述可配置數據執行路徑；以及輸出結果。
在根據本發明的另一實施例中，提供一種包括第一多個指令和第二多個指令的數據處理指令集，所述第一多個指令具有指示數據處理操作的固定類型的欄位，所述第二多個指令具有指示數據處理操作的可配置類型的欄位。
在根據本發明的另一實施例中，提供一種包含可配置操作符的數據執行路徑的計算機處理器，其中可配置操作符包括操作符配置的多個預定義的組，每個組包括來自獨立的操作符類的操作符。操作符類可以包括從一個或多個如下項中所選擇的類乘累加操作符；算術操作符；狀態操作符；和換碼器。從操作符配置的每個預定義的組內所選擇的操作符之間的連接能夠通過由計算機處理器所執行的指令內的操作碼部分來配置。同樣，從操作符配置的多於一個的預定義的組所選擇的操作符之間的連接能夠通過由計算機處理器所執行的指令內的操作碼部分來配置。
本發明的其他優點和新穎特性在如下說明中將會部分地被提出，並且依據下面的審查和附圖，對於本領域技術人員而言部分地是顯然的；或者可以通過實施本發明被學習到。
為了更好的理解本發明，並說明可以如何同樣實施本發明，現在將僅通過示例參考附圖，其中圖1是根據本發明實施例的不對稱的雙執行路徑計算機處理器的框圖；圖2表示根據本發明實施例的用於圖1的處理器的指令的示例性類；以及圖3是表示根據本發明實施例的可配置深執行單元的組件的示意圖；具體實施方式
圖1是根據本發明實施例的不對稱的雙路徑計算機處理器的框圖。圖1的處理器將單指令流100的處理在兩個不同的硬體執行路徑之間劃分即用於處理控制代碼的控制執行路徑102、和用於處理數據代碼的數據執行路徑103。兩個執行路徑102、103的數據寬度、操作符和其他特徵根據控制代碼和數據路徑代碼的不同特徵而不同。典型地，控制代碼支持較少、較窄的寄存器，難於並行化，典型地(但不是唯一地)用C代碼或另一高級語言來寫，並且它的代碼密度一般比它的速度性能更重要。相反，數據路徑代碼典型地支持寬寄存器的大文件，可高度並行化，以彙編語言來寫，並且它的性能比它的代碼密度更重要。在圖1的處理器中，兩個不同的執行路徑102和103專用於處理兩種不同類型的代碼，每側都具有其自己的結構寄存器文件(諸如控制寄存器文件104和數據寄存器文件105)，在寄存器寬度和數量方面是不同的；控制寄存器具有較窄的寬度，以位數計(在一個示例中，32位)，而數據寄存器具有較寬的寬度(在一個示例中，64位)。因為寄存器的兩個執行路徑執行不同的專門功能而具有不同的位寬度，因此該處理器是不對稱的。
在圖1的處理器中，指令流100由指令包的序列組成。所提供的每個指令包由指令解碼單元101解碼，其從數據指令中分離控制指令，如下進一步所述。控制執行路徑102為指令流處理控制流操作，並利用分支單元106、執行單元107、和載入存儲單元108管理機器的狀態寄存器，其中在該實施例中所述載入存儲單元108被數據執行路徑103共享。只有處理器的控制側需要對編譯器(諸如對於C、C++、或Java語言的編譯器、或另一高級語言編譯器)可視。在控制側內，分支單元106和執行單元107的操作依照本領域普通技術人員公知的常規處理器設計。
在固定執行單元109和可配置深度執行單元110中，數據執行路徑103使用SIMD(單指令多數據)並行性。就像將在下面進一步描述的那樣，除了常規的SIMD處理器所使用的寬度以外，為了增加每指令工作，可配置深度執行單元110提供處理的深度。
如果被解碼的指令定義控制指令，則其被施加給機器的控制執行路徑上的適當的功能單元(例如分支單元106、執行單元107和載入/存儲單元108)。如果被解碼的指令定義具有固定或者可配置數據處理操作的指令，則其被供應給數據處理執行路徑。在指令包的數據指令部分內，指定位表示指令是固定還是可配置數據處理指令，以及在可配置指令的情況下，另外的指定位定義配置信息。根據被解碼的數據處理指令的子類型，將數據提供給機器的數據處理路徑的固定或可配置執行子路徑。
這裡，「可配置」表示從多個預定義的(「偽靜態」)操作符配置中選擇操作符配置的能力。操作符的偽靜態配置是有效的用以使操作符(i)執行特定類型的操作或者(ii)以特定形式與相關元件互連或者(iii)上述(i)和(ii)的組合。實際上，所選的偽靜態配置每次可以確定許多操作符元素的特性和互連性。它也能控制與數據路徑相關聯的轉換配置。在優選的實施例中，至少部分多個偽靜態操作符配置通過數據處理指令的操作代碼部分是可選擇的，這將在下面進一步描述。同樣根據這裡的實施例，「可配置指令」允許以多位值的級別執行定製的操作；例如以四個或多個位多位值的級別，或者以字的級別。
需要指出的是，控制和數據處理指令可以定義存儲器訪問(載入/存儲)和基本算術操作，所述控制和數據處理指令在機器的它們的相應不同的側上被執行。用於控制操作的輸入/操作數可被提供給控制寄存器文件104/從控制寄存器文件104提供，而用於數據處理操作的數據/操作數被提供給寄存器文件105/從寄存器文件105提供。
根據本發明的實施例，每個數據處理操作的至少一個輸入可以是矢量。在這方面，可以認為可配置數據路徑的可配置操作符和/或轉換電路是可配置的，以利用所執行的操作的特性和/或其間的互連性執行矢量操作。例如，對數據處理操作的64位矢量輸入可以包括四個16位的標量操作數。這裡，「矢量」是標量操作數的集合。矢量算術可以在多個標量操作數上執行，並可以包括標量元素的轉向、移動和置換。不是矢量操作的所有操作數都需要是矢量；例如，矢量操作可以有標量和至少一個矢量作為輸入；並且輸出或者是標量或者是矢量的結果。
這裡，「控制指令」包括專用於程序流和分支以及地址產生的指令；但不是數據處理。「數據處理指令」包括用於邏輯操作或算術操作的指令，對於該算術操作，至少一個輸入是矢量。數據處理指令可以在多個數據指令上操作，例如在SIMD處理中，或在處理數據元素的寬的、短的矢量中。上述的控制指令和數據處理指令的基本功能並不重疊；然而，共性在於兩種類型的代碼都具有邏輯和標量算術能力。
圖2示出用於圖1的處理器的指令包的三種類型。指令包的每種類型都是64位長。指令包211是3標量類型，用於密集控制代碼，並包括三個21位控制指令(c21)。指令包212和213是LIW(長指令字)類型，用於數據路徑代碼的並行執行。在該示例中，每個指令包212、213都包括兩個指令，但是如果需要可以包括不同的數目。指令包212包括34位數據指令(d34)和28位存儲器指令(m28)；並且被用於並行執行具有數據側載入存儲操作(m28指令)的數據側算術(d34指令)。存儲器類指令(m28)可以利用來自控制側的地址從處理器的控制側或數據側讀出，或寫入處理器的控制側或數據側。指令包213包括34位數據指令(d34)和21位控制指令(c21)；並被用於並行執行具有控制側操作(c21指令)(例如控制側算術、分支或者載入存儲操作)的數據側算術(d34指令)。
圖1的實施例的指令解碼單元101使用每個指令包的初始識別位、或者在預定位位置處的某些其他指定的識別位，用於確定正在解碼哪一種類型的包。例如，如圖2所示，初始位「1」表示指令包是標量控制指令類型，具有3個控制指令；而初始位「01」和「00」表示類型212和213的指令包，在包212中具有數據和存儲器指令或者在包213中具有數據和控制指令。已經解碼了每個指令包的初始位，圖1的解碼單元101根據指令包的類型將每個包的指令適當地傳遞到控制執行路徑102或者數據執行路徑103。
為了執行圖2的指令包，圖1的實施例的處理器的指令解碼單元101從存儲器順序地取得程序包；並程序包順序地被執行。在指令包內，順序地執行包211的指令，其中首先執行64位字的最低有效端的21位控制指令，然後是接下來的21位控制指令，以及然後是最高有效端的21位控制指令。在指令包212和213內，可以同時執行指令(在根據本發明的實施例中，雖然這不是必需的情況)。因此，以圖1的實施例的處理器的程序順序，程序包被順序地執行；但是包內的指令可以或者順序地被執行(對於包類型211)，或同時被執行(對於包212和213)。下面，將類型212和213的指令包分別簡稱為MD和CD包(分別包含一個存儲器和一個數據指令；以及一個控制指令和一個數據指令)。
通過使用21位控制指令，圖1的實施例克服了許多在具有其他長度指令的處理器中以及特別是在支持數據指令用的32位標準編碼和控制代碼用的16位「密集」編碼的組合的處理器中所發現的缺陷。在這種雙16/32位處理器中，由於使用每條指令用的雙編碼、或者使用具有通過分支、提取地址在編碼方案之間轉換的裝置或其他裝置的兩個獨立的解碼器而引起冗餘。根據本發明實施例，通過使用單21位長度用於所有控制指令來消除該冗餘。此外，使用21位控制指令消除在16位「密集」編碼方案中不充分的語義內容所產生的缺陷。由於不充分的語義內容，使用16位方案的處理器典型地需要設計折衷的某些混合，諸如使用兩操作數破壞性操作，其中相應的代碼膨脹(code bloat)用於複製；使用對寄存器文件的子集的有窗口訪問，其中代碼膨脹用於溢出/填充或者窗口指針操作；或頻繁逆轉為32位格式，因為不是所有的操作都可以以16位格式中很少可用的操作碼位來表示。在本發明實施例中，通過使用21位控制指令減輕這些缺陷。
根據本發明實施例，可以使用大量指令。例如，指令籤名可以是如下任一種，其中C格式、M格式、和D格式分別表示控制、存儲器訪問和數據格式
同樣，根據本發明一個實施例，C格式指令都提供SISD(單指令單數據)操作，而M格式和D格式指令提供SISD或SIMD操作。例如，控制指令可以提供一般的算術、比較和邏輯指令；控制流指令；存儲器載入和存儲指令；以及其他。數據指令可以提供一般的算術、移位、邏輯和比較指令；清洗(shuffle)、分類、字節擴展和置換指令；線性反饋偏移寄存指令；以及經由可配置深度執行單元110(如下所述)由用戶定義的指令。存儲器指令可以提供存儲器載入和存儲；將所選擇的數據寄存器複製到控制寄存器；將廣播控制寄存器複製到數據寄存器；以及立即到寄存器指令。
根據本發明一個實施例，圖1的處理器的特徵在於第一固定數據執行路徑和第二可配置數據執行路徑。第一數據路徑具有以與常規的SIMD處理設計類似的形式被分裂為通道的固定SIMD執行單元。第二數據路徑具有可配置深度執行單元110。「深度執行」指的是在向寄存器文件返回結果之前在由單個發布的指令所提供的數據上執行多個連續操作的處理器能力。深度執行的一個示例在於常規的MAC操作(乘和累加)，其在來自單個指令的數據上執行兩個操作(乘法和加法)，因此具有數量級2的深度。深度執行也可以以操作數輸入的數目等於結果輸出的數目為特徵；或等同地，價進(valency-in)等於價出(valency-out)。因此，例如具有一個結果的常規兩操作數加法不是優選的深度執行的示例，因為操作數的數目不等於結果的數目；而卷積、快速傅立葉變換、Trellis/Viterbi編碼、相關器、有限脈衝響應過濾器以及其他信號處理算法是深度執行的示例。專用數位訊號處理(DSP)算法典型地在位級上以及以存儲器映射的形式執行深度執行。但是，常規的寄存器映射通用DSP的算法不執行深度執行，而是在MAC操作中，執行順序深度最多為數量級2的指令。相反，圖1的處理器提供寄存器映射通用處理器，其能夠深度執行數量級大於2的動態可配置的字級指令。在圖1的處理器中，深度執行指令的特性(待執行的數學函數的圖表)可以由指令本身中的配置信息調節/定製。在優選實施例中，格式指令包括被分配給配置信息的位位置。為了提供這個能力，深度執行單元110具有可配置執行資源，其意味著可以上載操作符模式、互連性和常數以適合每個應用。深度執行對執行的並行性添加深度，其正交於由SIMD和LIW處理的早期構思所提供的寬度；因此它表示用於增加目標處理器的每指令工作(work-per-instruction)的其他尺度。
圖3示出根據本發明實施例的可配置深度執行單元310的組件。如圖1所示，可配置深度執行單元110是數據執行路徑103的一部分，並因此可以由來自圖2的MD和CD指令包212和213的數據側指令指示。在圖3中，從圖1的指令解碼單元101和數據寄存器文件105將指令314和操作數315提供到深度執行單元310。被解碼的指令314中的多位配置代碼被用於訪問控制映射316，其將多位代碼擴展為比較複雜的配置信號集用於配置深度執行單元的操作符。例如，控制映射316可以被實施為查詢表，其中將指令的不同的可能多位代碼映射為深度執行單元的不同的可能操作符配置。根據對控制映射316的查詢表查詢的結果，交叉互連317配置一組操作符318-321，在任何布置中對於執行由多位指令代碼所表示的操作符配置都是必要的。例如，該操作符可以包括乘法操作符318、算術邏輯單元(ALU)操作符319、狀態操作符320、或交叉通道換碼器321。在一個實施例中，深度執行單元包含15個操作符一個乘法操作符318、八個ALU操作符319、四個狀態操作符320、和兩個交叉通道換碼器321；儘管其他操作符數目也是可能的。被提供到深度執行單元的操作數315可以是例如16位操作數；將這些操作數提供到第二交叉互連322，其可以將操作數提供給合適的操作符318-321。第二交叉互連322也從操作符318-321接收中間結果的反饋324，所述反饋接著又同樣可以由第二交叉互連322提供給合適的操作符318-321。第三交叉互連323多路復用來自操作符318-321的結果，並輸出最後結果325。各種控制信號可以被用於配置操作符；例如，圖3的實施例的控制映射316不必要被實施為單個查詢表，而是可以被實施為兩個或更多級聯查詢表的序列。第一查詢表中的項目可以從給出的多位指令代碼指向第二查詢表，因此減少了在每個查詢表中用於複雜操作符配置所需的存儲量。例如，第一查詢表可以被組織為配置種類的庫，使得多個多位指令代碼在第一查詢表中被組合在一起，其中每組指向提供該組的每個多位代碼的特定配置的隨後的查詢表。
根據圖3的實施例，操作符優選地被預配置為各種操作符類。實際上，這通過硬布線的策略層來實現。該方法的優勢在於，意味著需要存儲更少的預定義的配置，並且控制電路可以更簡單。例如，將操作符318預配置在乘法操作符的類中；將操作符319預配置為ALU操作符；將操作符320預配置為狀態操作符；以及將操作符321預配置為交叉通道換碼器；而且其他預配置的類是可能的。然而，即使操作符的類被預配置，對於用於實施所給出的算法的特定配置的最終布置，指令的運行時間靈活性能夠布置至少以下項(i)在每類中的操作符的連接性；(ii)與來自其他類的操作符的連接性；(iii)任何相關轉換裝置的連接性。
技術人員應當理解，雖然上面已描述了什麼被認為是本發明的最佳模式以及在什麼情況下執行本發明的其他模式是適當的，但是本發明不應局限於在優選實施例的所述描述中公開的特定裝置配置或方法步驟。本領域技術人員同樣應當認識到，本發明具有廣泛的應用，並且實施例允許在不偏離本發明構思的情況下具有廣範的不同的實施和修改。特別是，這裡提及的示例性位寬不是限制性的，也不是被稱為半字、字、長等的位寬的任意選擇。
權利要求
1.一種具有控制和數據處理能力的計算機處理器，包括用於解碼指令的解碼單元；包括第一數據執行路徑和第二數據執行路徑的數據處理設備，所述第一數據執行路徑包括固定操作符，所述第二數據執行路徑至少包括可配置操作符，所述可配置操作符具有多個預定義的配置，所述配置中的至少一些可通過數據處理指令的操作碼部分來選擇；其中所述解碼單元可操作用於檢測數據處理指令是定義固定數據處理操作還是可配置數據處理操作，所述解碼單元使計算機系統將用於處理的數據在檢測到固定數據處理指令時提供給所述第一數據執行路徑，而在檢測到可配置數據處理指令時提供給所述可配置數據執行路徑。
2.如權利要求1所述的計算機處理器，其中解碼單元能夠解碼來自存儲器的指令包流，每個包包括多個指令。
3.如權利要求1或2所述的計算機處理器，其中解碼單元可操作用於檢測指令包是否包含數據處理指令。
4.如前述權利要求之一所述的計算機處理器，其中可配置操作符以多位值的級別可配置。
5.如權利要求4所述的計算機處理器，其中可配置操作符以包括四個或更多位的多位值的級別可配置。
6.如權利要求4所述的計算機處理器，其中可配置操作符以字的級別可配置。
7.如前述權利要求之一所述的計算機處理器，其中根據單指令多數據原理，第一數據執行路徑的多個固定操作符被布置用於在獨立通道中執行多個固定操作。
8.如前述權利要求之一所述的計算機處理器，其中根據單指令多數據原理，第二數據執行路徑的多個可配置操作符被布置用於在不同通道中執行多個操作。
9.如前述權利要求之一所述的計算機處理器，其中第二執行路徑的可配置操作符被布置用於接收確定所執行的操作的特性的配置信息。
10.如權利要求9所述的計算機處理器，其中第二執行路徑的可配置操作符被布置用於從定義可配置數據處理操作的指令的欄位接收確定所執行的操作的特性的配置信息。
11.如前述權利要求之一所述的計算機處理器，其中第二執行路徑的可配置操作符被布置用於接收包括控制相關的互連生的信息的配置信息。
12.如前述權利要求之一所述的計算機處理器，包括與第二數據執行路徑的可配置操作符相關聯的控制映射，所述控制映射可操作用於從可配置數據處理指令接收至少一個配置位，並給響應於此的可配置操作符提供配置信息。
13.根據權利要求12所述的計算機處理器，其中所述配置信息控制兩個或更多所述可配置操作符之間的互連性。
14.根據前述權利要求之一所述的計算機處理器，其中第二執行路徑的可配置操作符被布置用於從源而不是從可配置數據處理指令接收確定待執行的操作的特性的配置信息、或者控制互連性的配置信息。
15.根據前述權利要求之一所述的計算機處理器，其中第二數據執行路徑的至少一個可配置操作符能夠在向結果存儲器返回結果之前以比兩個計算大的執行深度執行數據處理指令。
16.根據前述權利要求之一所述的計算機處理器，包括轉換裝置，其用於從可配置數據處理指令接收數據處理操作數，並在適當時轉換所述數據處理操作數用於提供給一個或多個所述可配置操作符。
17.根據前述權利要求之一所述的計算機處理器，包括轉換裝置，其用於從一個或多個所述可配置操作符接收結果，並在適當時轉換所述結果用於提供給結果存儲器和反饋循環中的一個或多個。
18.根據前述權利要求之一所述的計算機處理器，包括多個控制映射，其用於將從可配置數據處理指令所接收的配置位映射成用於提供給第二數據執行路徑的可配置操作符的配置信息。
19.根據前述權利要求之一所述的計算機處理器，包括轉換裝置，其用於從控制映射接收配置信息，並在適當時轉換該配置信息用於提供給第二數據執行路徑的可配置操作符。
20.根據前述權利要求之一所述的計算機處理器，包括可配置操作符，其從一個或多個如下項中選出乘累加操作符；算術操作符；狀態操作符；以及交叉通道換碼器。
21.根據前述權利要求之一所述的計算機處理器，包括能執行從如下項選擇的一個或多個操作的操作符、指令集快速傅立葉變換；反向快速傅立葉變換；Viterbi編碼/解碼；Turbo編碼/解碼；和有限脈衝響應計算；以及任何其他相關生或卷積。
22.操作具有控制和數據處理能力的計算機處理器的方法，所述計算機處理器包括第一數據執行路徑和第二數據執行路徑，所述第一數據執行路徑包括固定操作符，所述第二數據執行路徑包括可配置操作符，所述可配置操作符具有多個預定義的配置，所述配置中的至少一些可通過數據處理指令的操作碼部分來選擇，該方法包括解碼多個指令以檢測所述多個指令的至少一個數據處理指令是定義固定數據處理操作還是可配置數據處理操作；使計算機處理器將用於處理的數據在檢測到固定數據處理指令時提供給所述第一數據執行路徑，而在檢測到可配置數據處理指令時提供給所述可配置數據執行路徑；以及輸出結果。
23.包括程序代碼裝置的電腦程式產品，所述程序代碼裝置用於使計算機處理器執行以下步驟，其中所述計算機處理器包括第一數據執行路徑和第二數據執行路徑，所述第一數據執行路徑包括固定操作符，所述第二數據執行路徑包括可配置操作符，所述可配置操作符具有多個預定義的配置，所述配置中的至少一些可通過數據處理指令的操作碼部分來選擇，即解碼多個指令以檢測所述多個指令的至少一個數據處理指令是定義固定數據處理操作還是可配置數據處理操作；使計算機處理器將用於處理的數據在檢測到固定數據處理指令時提供給所述第一數據執行路徑，而在檢測到可配置數據處理指令時提供給所述可配置數據執行路徑；以及輸出結果。
24.包括第一多個指令和第二多個指令的數據處理指令集，所述第一多個指令具有指示數據處理操作的固定類型的欄位，所述第二多個指令具有指示數據處理操作的可配置類型的欄位。
25.一種具有包含可配置操作符的數據執行路徑的計算機處理器，其中可配置操作符包括操作符配置的多個預定義的組，每個組包括來自獨立的操作符類的操作符。
26.如權利要求25所述的計算機處理器，其中操作符類包括從一個或多個如下項所選擇的類乘累加操作符；算術操作符；狀態操作符；以及換碼器。
27.如權利要求25所述的計算機處理器，其中從操作符配置的一個或多個預定義的組內所選擇的操作符之間的連接能夠通過由計算機處理器所執行的指令內的操作碼部分來配置。
28.如權利要求25所述的計算機處理器，其中從操作符配置的多於一個的預定義的組所選擇的操作符之間的連接能夠通過由計算機處理器所執行的指令內的操作碼部分來配置。
全文摘要
一種具有控制和數據處理能力的計算機處理器，包括用於解碼指令的解碼單元。數據處理裝置包括第一數據執行路徑和第二數據執行路徑，所述第一數據執行路徑包括固定操作符，所述第二數據執行路徑至少包括可配置操作符，所述可配置操作符具有多個預定義的配置，所述配置中的至少一些可通過數據處理指令的操作碼部分來選擇。解碼單元可操作用於檢測數據處理指令是定義固定數據處理操作還是可配置數據處理操作，所述解碼單元使計算機系統將用於處理的數據在檢測到所述固定數據處理指令時提供給所述第一數據執行路徑，而在檢測到可配置數據處理指令時提供給所述可配置數據執行路徑。
文檔編號G06F9/318GK1989485SQ200580010665
公開日2007年6月27日 申請日期2005年3月22日 優先權日2004年3月31日
發明者S·諾勒斯 申請人:艾色拉公司